JPH08234212A

JPH08234212A - 液晶表示素子

Info

Publication number: JPH08234212A
Application number: JP6506695A
Authority: JP
Inventors: Toshifumi Hioki; 利文日置
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1995-02-28
Filing date: 1995-02-28
Publication date: 1996-09-13

Abstract

(57)【要約】【目的】画素毎の光の通過量を均一にでき、しかもス
イッチング素子への光入射も防止できる液晶表示素子を
提供する。【構成】表示駆動パネル１１側のＴＦＴ２２の上方に
柱状のスペーサ２４を、遮光性を有する樹脂で形成する
ことにより、画素電極１７上にスペーサを設けなくてよ
いため、各画素電極を通過する光の量を均一にすること
が可能となる。また、画素毎にスペーサ２４が形成でき
るため、表示駆動パネル１１と共通電極パネル１２とを
貼り合わせたときに、両パネル間のギャップの面内均一
性を向上させることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、液晶表示素子に関す
る。

【０００２】

【従来の技術】従来の液晶表示素子としては、図８に示
すようなものが知られている。この液晶表示素子の構造
は、同図に示すように、下ガラス基板１側に、複数の画
素電極２と、これに接続されたスイッチング素子として
の薄膜トランジスタ（以下、ＴＦＴと称する）３とが設
けられ、上ガラス基板４側に、共通電極５とブラックマ
トリクス６とが設けられている。ブラックマトリクス６
は、ＴＦＴ３等に対向する位置に配設されている。ま
た、両ガラス基板１、４の対向内側面にはそれぞれ配向
膜７、８が形成されている。そして、これら両ガラス基
板１、４間を所定の間隔に保つために、例えば樹脂を球
形に加工してなる多数のスペーサ（ギャップ材）９が両
ガラス基板１、４間に介在されている。なお、スペーサ
９は、下ガラス基板１と上ガラス基板４とを貼り合わせ
る前に、一方のガラス基板の配向膜上に散布することに
より配置されている。このようなスペーサ９によって両
ガラス基板１、４間に形成された間隙に液晶１０が封入
されて、液晶表示素子が構成されている。

【０００３】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の液晶表示素子にあっては、スペーサ９を一方
のガラス基板の配向膜上に散布するという方法を採って
いるため、画素電極２上の配向膜７上にスペーサ９が当
然のってしまうのでスペーサ９が常に基板間に入射され
る光を透過してしまったり、液晶分子の配向を乱してし
まい、印加電圧に応じて、画素電極２を通過する光の量
や発色を調整することが困難となり、表示品質を低下さ
せる問題があった。また、スペーサ９は、樹脂でなるた
め静電気が帯電しやすく、このため粒子どうしが集まり
やすなり、散布によってスペーサ９を均一に分布させる
のが困難であった。図９は下ガラス基板１上に散布され
たスペーサ９の分布状態を示す平面説明図である。同図
から判るように、画素電極２によっては全くスペーサ９
が散布されていないものや、多くのスペーサ９が集まっ
てのっているものなどがあり、スペーサ９の分布に偏り
が生じている。このため、画素毎の光の通過量が異なっ
てしまうなどの問題があった。さらに、図８に示すよう
に、上ガラス基板４側には、ブラックマトリクス６が形
成されているの拘わらず、斜め方向から入射する光がＴ
ＦＴ３の半導体層に入射し、電子−正孔対が励起してし
まうため、スイッチング素子としてのＴＦＴ３の電気特
性が変化して、表示品質を劣化させるという問題があっ
た。

【０００４】この発明は、画素上の液晶分子配向を乱さ
ずに、しかもスイッチング素子への光入射も防止できる
液晶表示素子を提供することを、その目的としている。

【０００５】

【課題を解決するための手段】そこで、請求項１記載の
発明は、相対向する面の表示領域にそれぞれ表示電極が
設けられた一対の基板間に液晶が封入されると共に、前
記両基板のうち一方の基板の表示電極がマトリクス状に
配置され、且つ当該表示電極にそれぞれスイッチング素
子が接続されている液晶表示素子において、少なくとも
前記スイッチング素子の上に遮光性を有するスペーサを
設けたことを特徴としている。請求項２記載の発明は、
前記スイッチング素子が、薄膜トランジスタでなり、こ
の薄膜トランジスタのゲート電極は走査駆動回路に接続
されたゲートラインに接続され、前記薄膜トランジスタ
のドレイン電極は信号駆動回路に接続されたドレインラ
インに接続され、前記スペーサが、前記薄膜トランジス
タと、少なくとも前記ゲートラインおよび前記ドレイン
ラインのいずれか一方と、の上にパターン形成されるこ
とを特徴としている。請求項３記載の発明は、前記スペ
ーサが、パターン形成された透明樹脂の表面に遮光性材
料膜を被覆してなることを特徴としている。請求項４記
載の発明は、前記液晶が、高分子分散型液晶であること
を特徴としている。

【０００６】

【作用】請求項１記載の発明においては、一方の基板の
表示電極がマトリクス状に配置され、且つその表示電極
にそれぞれスイッチング素子が接続されて、少なくとも
スイッチング素子の上にスペーサが設けられているた
め、この一方の基板の表示電極上にスペーサを設けるこ
とがなく、画素上は常に液晶で満たされているので各画
素における光の通過量が均一となり、またスペーサによ
る画素の液晶の配向状態の乱れがほとんどないので、光
の通過量が同一となる。このため、表示品質を向上させ
る作用がある。さらに、スペーサが、遮光性を有するた
め、スイッチング素子に光が入射するのを防止する作用
がある。このため、スイッチング素子が薄膜トランジス
タの場合に、半導体層に光が入射して電気特性を変化さ
せるのを防止する作用がある。また、請求項２記載の発
明においては、スペーサが、薄膜トランジスタとゲート
ラインおよびドレインラインとの上にパターン形成され
ているため、一対の基板間のギャップの面内均一性をよ
り向上させる作用を奏する。また、他方の基板側にブラ
ックマトリクスを設けなくてよいため、基板の平坦性を
高めることができる。また、請求項３記載の発明におい
ては、フォトリソグラフィー工程で位置合わせが容易な
透明樹脂をパターン形成した後、透明樹脂の表面に遮光
性材料膜を被覆することでスペーサが形成できるため、
スペーサを確実にスイッチング素子等の上に形成するこ
とが可能となる。さらに、請求項４記載の発明において
は、薄膜トランジスタと、ゲートラインおよびドレイン
ラインと、の上にスペーサが格子形状をなすように形成
しても、封入する液晶が高分子分散型液晶であるため、
両基板を貼り合わせる前にスペーサで形成される凹部に
この液晶を埋め込むことが可能となる。

【０００７】

【実施例】以下、この発明に係る液晶表示素子の詳細を
図面に示す各実施例に基づいて説明する。（実施例１）図１は本発明の実施例１を適用したアクテ
ィブマトリクス型の液晶表示素子の要部を示す断面図で
あり、図２は実施例１を適用したアクティブマトリクス
型の液晶表示素子の一方の基板側の要部斜視図である。
この液晶表示素子では、相対向する基板のうちの一方の
基板としての表示駆動パネル（ＴＦＴパネル）１１上
に、他方の基板としての共通電極パネル１２が図示しな
いシール材を介して貼り合わされ、その間に液晶１３が
封入された構造となっている。

【０００８】表示駆動パネル１１は、ガラス等からなる
下透明基板１４を備えている。下透明基板１４の上面に
は、所定の位置に例えばアルミニウムでなるゲート電極
１５Ａと、このゲート電極１５Ａと接続されるように一
括してパターン形成されたゲートライン１５（図２参
照）と、が形成されている。なお、このゲートライン１
５は、後記する画素電極１７の一辺に沿って敷設される
ように設定され、図示しない走査駆動回路に接続されて
いる。そして、これらゲート電極１５Ａ、ゲートライン
１５および露出する下透明基板１４の上面には、例えば
酸化シリコンや窒化シリコン等からなるゲート絶縁膜１
６が全面に堆積されている。

【０００９】また、ゲート絶縁膜１６上の１画素形成領
域には、ＩＴＯでなる画素電極１７が、図２に示すよう
に１つの隅に矩形の切欠部１７Ａが形成され、かつ全体
として略矩形状に形成されている。そして、この切欠部
１７Ａの下方に上記したゲート電極１５Ａが位置するよ
うに設計されている。この画素電極１７の切欠部１７Ａ
におけるゲート絶縁膜１６上の、前記ゲート電極１５Ａ
と対向する位置に、ＴＦＴ（薄膜トランジスタ；スイッ
チング素子）の能動層として真性のアモルファスシリコ
ン等でなる半導体層１８がパターン形成されている。こ
の半導体層１８上の中央には、ゲート幅方向に沿って半
導体層１８を横切るように窒化シリコン等でなるブロッ
キング層１９が形成されており、また、半導体層１８上
のブロッキング層１９を挟む両側には、それぞれ高不純
物濃度半導体層を介してソース電極２０とドレイン電極
２１Ａが形成されている。ソース電極２０の端部は、図
１および図２に示すように、画素電極１７の切欠部１７
Ａの縁部に重なるようにパターン形成されて電気的に導
通するように接続されている。一方、ドレイン電極２１
Ａは、画素電極１７の側方を前記ゲートライン１５と直
交するように敷設されるドレインライン２１と一括して
形成されたものであり、このドレインライン２１は図示
しない信号駆動回路に接続されている。なお、図中２２
は、ゲート電極１５Ａ、ゲート絶縁膜１６、半導体層１
８、ソース電極２０およびドレイン電極２１Ａ等からな
るＴＦＴを示している。

【００１０】このように画素電極１７およびスイッチン
グ素子としてのＴＦＴ２２が形成された下透明基板１４
の上面には、図１に示すように、全面に下配向膜２３が
形成されている。そして、この下配向膜２３上のＴＦＴ
２２と対向する位置には、図１および図２に示すよう
に、例えば遮光性を有する樹脂でなる、断面矩形の柱状
に加工されたスペーサ２４が設けられている。なお、図
２では下配向膜２３を省略して示している。このスペー
サ２４は、下配向膜２３上の全面に樹脂を塗布した後、
リソグラフィー技術およびウェットエッチング技術を用
いて形成することができる。このようなスペーサ２４
は、図２に示すように、１画素に１つずつ形成されるた
め、後に共通電極パネルが貼り合わされたときに、表示
駆動パネル１１と共通電極パネルとの間隔の面内均一性
を向上させることができる。特に、例えばスペーサ２４
を構成する樹脂の粘度を調整した後、この樹脂を表示駆
動パネル１１上にスピンコートさせ、樹脂表面が平坦に
なるようにしておけば、樹脂の下地である下配向膜２３
の表面に凹凸等の段差があっても、加工後のスペーサ２
４の高さを均一にすることができる。

【００１１】その後、図１に示すように、表面駆動パネ
ル１１に図示しないシール材を介して共通電極パネル１
２を貼り合わせれば、共通電極パネル１２側に設けられ
た上配向膜２５がスペーサ２４の上端に当接し、両パネ
ル１１、１２間の間隔を均一に保持することができる。
なお、共通電極パネル１２は、ガラス等でなる上透明基
板２６の下面の表示領域全面にＩＴＯでなる共通電極２
７が形成され、この共通電極２７と露出する上透明基板
２６の下面とに、上記した上配向膜２５を全面に形成し
てなる。本実施例では、スペーサ２４が遮光性を有する
ため、共通電極パネル１２側の、ＴＦＴ２２と対向する
位置にはブラックマトリクスを設ける必要がなく、共通
電極パネル１２の製造工程を簡略化できる利点がある。
また、ＴＦＴ２２が存在する部分のみにスペーサ２４を
形成するだけでよいため、画素電極１７に入射する光の
通過量を減少させることがなく、表示品質の良好な液晶
表示素子の製造を実現させることができる。なお、スペ
ーサ２４が柱状であるため、液晶１３を封入させる工程
で、液晶１３がパネル間の間隙に進入するのをスペーサ
２４が邪魔することがない。

【００１２】（実施例２）図３は、本発明の実施例２を
適用したアクティブマトリクス型の液晶表示素子の要部
を示す断面図である。本実施例は、上記実施例１におけ
るＴＦＴ２２の上方に設けたスペーサ２４を、透明部２
４Ａと遮光部２４Ｂとで構成したものであり、他の構成
は、上記実施例１と同様である。このスペーサ２４を形
成するには、まず、透明樹脂を下配向膜２３上のコーテ
ィングし、この透明樹脂上にフォトレジストをリソグラ
フィー技術にてパターニングし、このフォトレジストを
マスクとしてウェットエッチングを行う。つぎに、パタ
ーニングされた透明部２４Ａの表面に例えば顔料等の遮
光性を有する材料を吸着させて遮光部２４Ｂを形成すれ
ばよい。スペーサ２４をこのような構成とすることによ
り、透明部２４Ａのパターニングの際に、表示駆動パネ
ル１１側に形成した位置合わせマーク（アライメントマ
ーク）などの位置決め手段を良好に認識でき、スペーサ
２４の本体をなす透明部２４Ａを確実な位置に配設する
ことが可能となる。

【００１３】（実施例３）図４は、本発明の実施例３を
適用したアクティブマトリクス型の液晶表示素子の表示
駆動パネル１１側の平面を示す図面である。本実施例で
は、ＴＦＴ２２と、その近傍のゲートライン１５とドレ
インライン２１とが交差する部分と、の上方（下配向膜
上）にスペーサ２４を形成した構成であり、他の構成
は、上記実施例１と同様である。本実施例においても、
画素電極１７にスペーサが存在しないため、画素電極１
７上の液晶分子の配列を乱さずまた、画素電極１７上に
液晶が満たされているので、表示品質の良好な液晶表示
素子の製造を実現させることができる。また、本実施例
においてもスペーサ２４が柱状であるため、液晶１３を
封入させる工程で、液晶１３がパネル間の間隙に進入す
るのをスペーサ２４が邪魔することがほとんどない。

【００１４】（実施例４）図５は、本発明の実施例４を
適用したアクティブマトリクス型の液晶表示素子の表示
駆動パネル１１側の平面を示す図面であり、図６
（Ａ）、（Ｂ）はそれぞれ図５のＡ−Ａ断面図とＢ−Ｂ
断面図である。本実施例では、表示駆動パネル１１にお
ける下配向膜２３の上に、ゲートライン１５、ドレイン
ライン２１およびＴＦＴ２２を覆う（これらのラインお
よびＴＦＴ２２の上方に位置する）ようにスペーサ２４
を格子状に形成している。図６（Ａ）および（Ｂ）に示
すように、ゲートライン１５とドレインライン２１とが
交差する部分のスペーサ２４Ｃは、表示駆動パネル１１
と共通電極パネル１２との間隙を規定する高さを有し、
スペーサ２４Ｃどうしの間のスペーサ２４Ｄは、液晶の
流入を許容できるようにその高さが低く設定されてい
る。このようなスペーサ２４を形成するには、スペーサ
２４Ｃ部分の上にレジストマスクを形成してウェットエ
ッチングを行い、スペーサ２４Ｄ部分の高さが所定高さ
になった時点でウェットエッチングを停止することによ
り、形成できる。本実施例においても、液晶の流入をス
ペーサ２４が妨害することがなく、円滑な液晶封入工程
を行うことが可能である。しかも、スペーサ２４Ｃとス
ペーサ２４Ｄとは一体に形成されているため、強度が高
く下配向膜からはがれることがない。また、スペーサ２
４がゲートライン１５、ドレインライン２１およびＴＦ
Ｔ２２を覆う構造であるため、ゲートライン１５、ドレ
インライン２１およびＴＦＴ２２の乱反射を遮るので、
共通電極パネル側に一切ブラックマトリクスを形成する
必要がない。上記実施例ではゲートラインおよびドレイ
ンラインにスペーサを形成したが、いずれか一方のライ
ンのみでもよい。

【００１５】（実施例５）図７は、本発明の実施例５を
適用したアクティブマトリクス型の液晶表示素子の表示
駆動パネルの平面を示している。本実施例においてスペ
ーサ２４を形成する領域は、上記実施例４と全く同様で
あり、ゲートライン１５、ドレインライン２１およびＴ
ＦＴ２２を覆うように形成する。そして、スペーサ２４
の高さは、すべての部分で同一に設定した。このため、
スペーサ２４で囲まれる画素電極１７は凹部の底に位置
する構造となる。このような構造では、通常の液晶を封
入することは困難であるため、高分子分散型の液晶をこ
の凹部に埋め込むことで用いることができる。高分子分
散型液晶は、既にカプセル化した液晶でも、高分子材料
と液晶とが相溶した溶液を凹部に埋め込んだ後、高分子
材料を重合させ、網状高分子中に液晶を分散した構造で
もよい。このため、共通電極パネル側にブラックマトリ
クスを一切形成する必要がなく、製造工程を簡略化でき
るという利点がある。なお、本実施例における他の構成
は上記実施例１と同様である。

【００１６】以上、実施例１〜５について説明したが、
本発明はこれらに限定されるものではなく、構成の要旨
に付随する各種の設計変更が可能である。例えば、上記
各実施例では、スイッチング素子としてＴＦＴ２２を適
用したが、これに限らずＭＩＭ素子を適用してもよい。
また、上記各実施例では、スペーサ２４を樹脂で形成し
たが、酸化シリコンや窒化シリコンなどの無機系の材料
で形成することも可能である。

【発明の効果】以上の説明から明らかなように、この発
明によれば、画素電極上にスペーサ（ギャップ材）が存
在しないため、表示品質を向上させる効果を奏する。ま
た、スイッチング素子（例えば薄膜トランジスタ）を遮
光性のスペーサで覆った構造であるため、斜め方向から
の光がスイッチング素子に入射することがなく、スイッ
チング素子の電気的特性が光の影響を受けることなく良
好に液晶を駆動させる効果がある。さらに、スイッチン
グ素子が形成された基板の対向内側面に凹凸があっても
スペーサの高さを予め決定することができるため、両基
板間のギャップサイズの面内均一性を向上させる効果が
ある。

【図面の簡単な説明】

【図１】この発明の実施例１を示す要部断面図。

【図２】この発明の実施例１の表示駆動パネルの斜視
図。

【図３】この発明の実施例２を示す要部断面図。

【図４】この発明の実施例３の表示駆動パネルの平面
図。

【図５】この発明の実施例４の表示駆動パネルの平面
図。

【図６】（Ａ）は図５のＡ−Ａ断面図、（Ｂ）は図５の
Ｂ−Ｂ断面図。

【図７】この発明の実施例５の表示駆動パネルの平面
図。

【図８】従来の液晶表示素子の要部断面図。

【図９】従来の液晶表示素子の平面説明図。

【符号の説明】

１１表示駆動パネル１２共通電極パネル１３液晶１４下透明基板１５ゲートライン１７画素電極２１ドレインライン２２ＴＦＴ２３下配向膜２４スペーサ２４Ａ透明部２４Ｂ遮光部２５上配向膜２６上透明基板２７共通電極

Claims

【特許請求の範囲】

【請求項１】相対向する面の表示領域にそれぞれ表示
電極が設けられた一対の基板間に液晶が封入されると共
に、前記両基板のうち一方の基板の表示電極がマトリク
ス状に配置され、且つ当該表示電極にそれぞれスイッチ
ング素子が接続されている液晶表示素子において、少なくとも前記スイッチング素子の上に遮光性を有する
スペーサを設けたことを特徴とする液晶表示素子。
【請求項２】前記スイッチング素子は、薄膜トランジ
スタでなり、この薄膜トランジスタのゲート電極は走査
駆動回路に接続されたゲートラインに接続され、前記薄
膜トランジスタのドレイン電極は信号駆動回路に接続さ
れたドレインラインに接続され、前記スペーサは、前記薄膜トランジスタと、少なくとも
前記ゲートラインおよび前記ドレインラインのいずれか
一方と、の上にパターン形成されることを特徴とする請
求項１記載の液晶表示素子。
【請求項３】前記スペーサは、パターン形成された透
明樹脂の表面を遮光性材料膜で被覆してなることを特徴
とする請求項１記載の液晶表示素子。
【請求項４】前記液晶は、高分子分散型液晶であるこ
とを特徴とする請求項１記載の液晶表示素子。