JPH08202468A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH08202468A JPH08202468A JP7011821A JP1182195A JPH08202468A JP H08202468 A JPH08202468 A JP H08202468A JP 7011821 A JP7011821 A JP 7011821A JP 1182195 A JP1182195 A JP 1182195A JP H08202468 A JPH08202468 A JP H08202468A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- power consumption
- processors
- processor
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 abstract description 44
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000005259 measurement Methods 0.000 description 9
- 230000007257 malfunction Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】通常の動作モ−ドと低消費電力モ−ドとの切り
換え時、あるいは電源投入/遮断時に生じる電力変動が
低減されたマルチプロセッサシステムを提供することに
ある。 【構成】予めいくつかのグル−プに分けられたプロセッ
サ部101、102、103〜109と、キ−ボ−ド1
50のキ−入力を監視するシステム状態監視部201
と、通常の動作モ−ドにおいてキ−入力が一定時間行わ
れなかったときに、現時点での各プロセッサ部の総消費
電力と、予め測定した、低消費電力モ−ドでの総消費電
力との差分を算出する消費電力監視部301と、算出さ
れた差分が所定値よりも大きい場合には、低消費電力モ
−ドに移行すべく、各プロセッサ部に供給している動作
クロックをグル−プ単位で、順次、低下あるいは停止す
る動作クロック制御部210とを備える。
換え時、あるいは電源投入/遮断時に生じる電力変動が
低減されたマルチプロセッサシステムを提供することに
ある。 【構成】予めいくつかのグル−プに分けられたプロセッ
サ部101、102、103〜109と、キ−ボ−ド1
50のキ−入力を監視するシステム状態監視部201
と、通常の動作モ−ドにおいてキ−入力が一定時間行わ
れなかったときに、現時点での各プロセッサ部の総消費
電力と、予め測定した、低消費電力モ−ドでの総消費電
力との差分を算出する消費電力監視部301と、算出さ
れた差分が所定値よりも大きい場合には、低消費電力モ
−ドに移行すべく、各プロセッサ部に供給している動作
クロックをグル−プ単位で、順次、低下あるいは停止す
る動作クロック制御部210とを備える。
Description
【0001】
【産業上の利用分野】本発明は、複数のプロセッサを備
えるマルチプロセッサシステムに関する。
えるマルチプロセッサシステムに関する。
【0002】
【従来の技術】ノートブック型のパーソナルコンピュー
タやワードプロセッサ等に代表される情報処理装置は、
一般的に、その内部にバッテリが設けられている。バッ
テリには様々なタイプがあるが、何れにしてもその畜電
量には限りがある。したがって、バッテリ駆動時におい
て、いかに装置の消費電力を低減するかということが重
要な課題となる。
タやワードプロセッサ等に代表される情報処理装置は、
一般的に、その内部にバッテリが設けられている。バッ
テリには様々なタイプがあるが、何れにしてもその畜電
量には限りがある。したがって、バッテリ駆動時におい
て、いかに装置の消費電力を低減するかということが重
要な課題となる。
【0003】一方、日経エレクトロニクス誌1993年
9月13号(NO.590、P103〜123)記載の
ように、米国のエナジースタープログラム等において商
用電源を使用する一般の情報処理装置に関しても、省エ
ネルギの観点から、未使用時(待機状態)での消費電力
の低減が求められている。
9月13号(NO.590、P103〜123)記載の
ように、米国のエナジースタープログラム等において商
用電源を使用する一般の情報処理装置に関しても、省エ
ネルギの観点から、未使用時(待機状態)での消費電力
の低減が求められている。
【0004】したがって、現在では、情報処理装置を通
常の動作モ−ドから低消費電力モ−ドに移行させるなど
して様々な省電力化が実施されている。低消費電力モ−
ドへの移行は、例えば、CPUの動作クロック周波数を
低下もしくは停止したり、CPUへ供給する電源電圧を
5Vから3.3Vに変更することで実現している。
常の動作モ−ドから低消費電力モ−ドに移行させるなど
して様々な省電力化が実施されている。低消費電力モ−
ドへの移行は、例えば、CPUの動作クロック周波数を
低下もしくは停止したり、CPUへ供給する電源電圧を
5Vから3.3Vに変更することで実現している。
【0005】なお、従来例としては、特開平2−176
921号に記載されているものがある。
921号に記載されているものがある。
【0006】
【発明が解決しようとする課題】しかしながら、従来技
術では、装置の消費電力を低減できるものの、通常モ−
ドから低消費電力モ−ドに移行する際(又は低消費電力
モ−ドから通常モ−ドに移行する際)、大きな電力変動
が生じてしまう。CPUが1個で、CPU自身の消費電
力が小さい場合はよいが、高速・高性能化を図るために
複数個のCPUを搭載したマルチプロセッサシステムで
は消費電力が比較的大きくなるため、具体的には、次の
ような問題が生じることになる。
術では、装置の消費電力を低減できるものの、通常モ−
ドから低消費電力モ−ドに移行する際(又は低消費電力
モ−ドから通常モ−ドに移行する際)、大きな電力変動
が生じてしまう。CPUが1個で、CPU自身の消費電
力が小さい場合はよいが、高速・高性能化を図るために
複数個のCPUを搭載したマルチプロセッサシステムで
は消費電力が比較的大きくなるため、具体的には、次の
ような問題が生じることになる。
【0007】すなわち、CPU一個あたりの消費電力変
動量をQワット(W)とし、これがN個のCPUで同時
に発生したとすると、総電力変動量はN・Qワット
(W)と大きなものとなる。
動量をQワット(W)とし、これがN個のCPUで同時
に発生したとすると、総電力変動量はN・Qワット
(W)と大きなものとなる。
【0008】このようにN・Qワット(W)の電力量が
瞬時に変動してしまうと、電源回路での突入電流が非常
に大きくなる。この突入電流は、回路基板の電源部や基
準電位を与えるグラウンド部にノイズを発生させ、装置
の誤動作を誘発する。また、これらのノイズが空中に放
射されて、他のテレビやラジオ、通信装置に雑音として
障害を与えたり、他の情報処理装置を誤動作させる可能
性もある。突入電流による障害は、電源遮断時あるいは
電源投入時にも発生する。なお、突入電流を防止するた
めに、電源回路に大容量のコンデンサを挿入する等、保
護回路を新たに取り付けてもよいが、この場合、電源部
が大きくなったり、電源効率を落ちてしまう可能性があ
る。
瞬時に変動してしまうと、電源回路での突入電流が非常
に大きくなる。この突入電流は、回路基板の電源部や基
準電位を与えるグラウンド部にノイズを発生させ、装置
の誤動作を誘発する。また、これらのノイズが空中に放
射されて、他のテレビやラジオ、通信装置に雑音として
障害を与えたり、他の情報処理装置を誤動作させる可能
性もある。突入電流による障害は、電源遮断時あるいは
電源投入時にも発生する。なお、突入電流を防止するた
めに、電源回路に大容量のコンデンサを挿入する等、保
護回路を新たに取り付けてもよいが、この場合、電源部
が大きくなったり、電源効率を落ちてしまう可能性があ
る。
【0009】本発明の目的は、通常の動作モ−ドと低消
費電力モ−ドとの切り換え時、あるいは電源投入/遮断
時に生じる電力変動が低減されたマルチプロセッサシス
テムを提供することにある。
費電力モ−ドとの切り換え時、あるいは電源投入/遮断
時に生じる電力変動が低減されたマルチプロセッサシス
テムを提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
の本発明の第1の態様によれば、複数のプロセッサを備
えるマルチプロセッサシステムにおいて、前記複数のプ
ロセッサのそれぞれが通常状態にある第1モ−ド、およ
び、前記複数のプロセッサのそれぞれが、前記通常状態
と比較して消費する電力が少ない低消費電力状態にある
第2モ−ドの何れかの設定要求を受け付ける受付手段
と、前記複数のプロセッサを、少なくとも一つのプロセ
ッサを含む複数のグル−プに予め分類し、前記受付手段
で前記第1モ−ドの設定要求を受け付けると、前記複数
のプロセッサを前記グル−プ毎に、順次、通常状態に
し、前記受付手段で前記第2モ−ドの設定要求を受け付
けると、前記複数のプロセッサを前記グル−プ毎に、順
次、低消費電力状態にする設定手段とを備えることを特
徴とするマルチプロセッサシステムが提供される。
の本発明の第1の態様によれば、複数のプロセッサを備
えるマルチプロセッサシステムにおいて、前記複数のプ
ロセッサのそれぞれが通常状態にある第1モ−ド、およ
び、前記複数のプロセッサのそれぞれが、前記通常状態
と比較して消費する電力が少ない低消費電力状態にある
第2モ−ドの何れかの設定要求を受け付ける受付手段
と、前記複数のプロセッサを、少なくとも一つのプロセ
ッサを含む複数のグル−プに予め分類し、前記受付手段
で前記第1モ−ドの設定要求を受け付けると、前記複数
のプロセッサを前記グル−プ毎に、順次、通常状態に
し、前記受付手段で前記第2モ−ドの設定要求を受け付
けると、前記複数のプロセッサを前記グル−プ毎に、順
次、低消費電力状態にする設定手段とを備えることを特
徴とするマルチプロセッサシステムが提供される。
【0011】上記目的を達成するための本発明の第2の
態様によれば、第1の態様において、前記設定手段は、
さらに、前記受付手段で前記第1モ−ドあるいは前記第
2モ−ドの設定要求を受け付けると、前記複数のプロセ
ッサの総消費電力を測定し、測定した総消費電力と、予
め記憶しておいた、設定要求されたモ−ドにおける前記
複数のプロセッサの総消費電力との差分を算出し、算出
した差分が、予め定めた値よりも小さい場合には、設定
要求されたモ−ドに応じて前記複数のプロセッサを一括
して通常状態あるいは低消費電力状態にすることを特徴
とするマルチプロセッサシステムが提供される。
態様によれば、第1の態様において、前記設定手段は、
さらに、前記受付手段で前記第1モ−ドあるいは前記第
2モ−ドの設定要求を受け付けると、前記複数のプロセ
ッサの総消費電力を測定し、測定した総消費電力と、予
め記憶しておいた、設定要求されたモ−ドにおける前記
複数のプロセッサの総消費電力との差分を算出し、算出
した差分が、予め定めた値よりも小さい場合には、設定
要求されたモ−ドに応じて前記複数のプロセッサを一括
して通常状態あるいは低消費電力状態にすることを特徴
とするマルチプロセッサシステムが提供される。
【0012】上記目的を達成するための本発明の第3の
態様によれば、第1または第2の態様において、前記設
定手段は、前記プロセッサの動作周波数を変化させるこ
とで該プロセッサを通常状態と低消費電力状態とに切り
換えることを特徴とするマルチプロセッサシステムが提
供される。
態様によれば、第1または第2の態様において、前記設
定手段は、前記プロセッサの動作周波数を変化させるこ
とで該プロセッサを通常状態と低消費電力状態とに切り
換えることを特徴とするマルチプロセッサシステムが提
供される。
【0013】上記目的を達成するための本発明の第4の
態様によれば、第1または第2の態様において、前記設
定手段は、前記プロセッサへの供給電圧を変化させるこ
とで該プロセッサを通常状態と低消費電力状態とに切り
換えることを特徴とするマルチプロセッサシステムが提
供される。
態様によれば、第1または第2の態様において、前記設
定手段は、前記プロセッサへの供給電圧を変化させるこ
とで該プロセッサを通常状態と低消費電力状態とに切り
換えることを特徴とするマルチプロセッサシステムが提
供される。
【0014】上記目的を達成するための本発明の第5の
態様によれば、第1、第2、第3または第4の態様にお
いて、外部からの操作を受け付ける入力手段と、前記第
1モ−ドが設定されている場合に、前記入力手段で前記
操作が為されていない状態が、一定時間継続したとき
に、前記受付手段に前記第2モ−ドの設定要求を出力
し、前記第2モ−ドが設定されている場合に、前記入力
手段が前記操作を受け付けたときに、前記受付手段に前
記第1モ−ドの設定要求を出力する手段とをさらに備え
ることを特徴とするマルチプロセッサシステムが提供さ
れる。
態様によれば、第1、第2、第3または第4の態様にお
いて、外部からの操作を受け付ける入力手段と、前記第
1モ−ドが設定されている場合に、前記入力手段で前記
操作が為されていない状態が、一定時間継続したとき
に、前記受付手段に前記第2モ−ドの設定要求を出力
し、前記第2モ−ドが設定されている場合に、前記入力
手段が前記操作を受け付けたときに、前記受付手段に前
記第1モ−ドの設定要求を出力する手段とをさらに備え
ることを特徴とするマルチプロセッサシステムが提供さ
れる。
【0015】上記目的を達成するための本発明の第6の
態様によれば、第1、第2、第3または第4の態様にお
いて、前記複数のプロセッサのそれぞれの処理の総負荷
の大きさを検出する検出手段と、前記第1モ−ドが設定
されている場合に、前記検出手段で検出した総負荷の大
きさが、予め定めた総負荷の大きさよりも小さくなり、
その状態が一定時間継続したときに、前記受付手段に前
記第2モ−ドの設定要求を出力し、前記第2モ−ドが設
定されている場合に、前記検出手段で検出した総負荷の
大きさが、予め定めた総負荷の大きさよりも大きくなっ
たときに、前記受付手段に前記第1モ−ドの設定要求を
出力する手段とをさらに備えることを特徴とするマルチ
プロセッサシステムが提供される。
態様によれば、第1、第2、第3または第4の態様にお
いて、前記複数のプロセッサのそれぞれの処理の総負荷
の大きさを検出する検出手段と、前記第1モ−ドが設定
されている場合に、前記検出手段で検出した総負荷の大
きさが、予め定めた総負荷の大きさよりも小さくなり、
その状態が一定時間継続したときに、前記受付手段に前
記第2モ−ドの設定要求を出力し、前記第2モ−ドが設
定されている場合に、前記検出手段で検出した総負荷の
大きさが、予め定めた総負荷の大きさよりも大きくなっ
たときに、前記受付手段に前記第1モ−ドの設定要求を
出力する手段とをさらに備えることを特徴とするマルチ
プロセッサシステムが提供される。
【0016】上記目的を達成するための本発明の第7の
態様によれば、複数のプロセッサを備えるマルチプロセ
ッサシステムにおいて、前記複数のプロセッサを、少な
くとも一つのプロセッサを含む複数のグル−プに予め分
類し、外部から電力供給要求を受け付けた場合には、前
記複数のプロセッサに前記グル−プ毎に、順次、電力を
供給し、外部から電力停止要求を受け付けた場合には、
前記複数のプロセッサへの電力供給を前記グル−プ毎
に、順次、停止する手段を備えること特徴とするマルチ
プロセッサシステムが提供される。
態様によれば、複数のプロセッサを備えるマルチプロセ
ッサシステムにおいて、前記複数のプロセッサを、少な
くとも一つのプロセッサを含む複数のグル−プに予め分
類し、外部から電力供給要求を受け付けた場合には、前
記複数のプロセッサに前記グル−プ毎に、順次、電力を
供給し、外部から電力停止要求を受け付けた場合には、
前記複数のプロセッサへの電力供給を前記グル−プ毎
に、順次、停止する手段を備えること特徴とするマルチ
プロセッサシステムが提供される。
【0017】上記目的を達成するための本発明の第8の
態様によれば、第1、第2、第3、第4、第5、第6ま
たは第7の態様において、前記複数のプロセッサは、実
装するプリント配線基板単位でをグループ分けされてい
ることを特徴とするマルチプロセッサシステムが提供さ
れる。
態様によれば、第1、第2、第3、第4、第5、第6ま
たは第7の態様において、前記複数のプロセッサは、実
装するプリント配線基板単位でをグループ分けされてい
ることを特徴とするマルチプロセッサシステムが提供さ
れる。
【0018】
【作用】本発明によれば、受付手段は、複数のプロセッ
サのそれぞれが通常状態にある第1モ−ド、および、前
記複数のプロセッサのそれぞれが低消費電力状態にある
第2モ−ドの何れかの設定要求を受け付けることができ
る。そして、設定手段は、前記複数のプロセッサを、少
なくとも一つのプロセッサを含む複数のグル−プに予め
分類し、前記受付手段で前記第1モ−ドの設定要求を受
け付けると、前記複数のプロセッサを前記グル−プ毎
に、順次、通常状態にし、前記受付手段で前記第2モ−
ドの設定要求を受け付けると、前記複数のプロセッサを
前記グル−プ毎に、順次、低消費電力状態にする。各プ
ロセッサの状態を、このようにグル−プ単位で切り換え
ていくことにより、モ−ド移行時の電力変動を小さくす
ることができる。
サのそれぞれが通常状態にある第1モ−ド、および、前
記複数のプロセッサのそれぞれが低消費電力状態にある
第2モ−ドの何れかの設定要求を受け付けることができ
る。そして、設定手段は、前記複数のプロセッサを、少
なくとも一つのプロセッサを含む複数のグル−プに予め
分類し、前記受付手段で前記第1モ−ドの設定要求を受
け付けると、前記複数のプロセッサを前記グル−プ毎
に、順次、通常状態にし、前記受付手段で前記第2モ−
ドの設定要求を受け付けると、前記複数のプロセッサを
前記グル−プ毎に、順次、低消費電力状態にする。各プ
ロセッサの状態を、このようにグル−プ単位で切り換え
ていくことにより、モ−ド移行時の電力変動を小さくす
ることができる。
【0019】なお、現時点での各プロセッサの総消費電
力と、移行先のモ−ドにおける各プロセッサの総消費電
力との差分が予め定めた値よりも小さい場合には、前記
複数のプロセッサを一括して通常状態又は低消費電力状
態にすることもできる。プロセッサの状態の切り換え
は、例えば、該プロセッサの動作周波数あるいは供給電
圧を変化させることで行うことができる。
力と、移行先のモ−ドにおける各プロセッサの総消費電
力との差分が予め定めた値よりも小さい場合には、前記
複数のプロセッサを一括して通常状態又は低消費電力状
態にすることもできる。プロセッサの状態の切り換え
は、例えば、該プロセッサの動作周波数あるいは供給電
圧を変化させることで行うことができる。
【0020】また、前記受付手段が受け付ける設定要求
を、入力手段での操作の受け付け状況や複数のプロセッ
サのそれぞれの処理の総負荷に応じて出力できるように
構成してもよい。
を、入力手段での操作の受け付け状況や複数のプロセッ
サのそれぞれの処理の総負荷に応じて出力できるように
構成してもよい。
【0021】また、外部から電力供給要求を受け付けた
場合には、前記複数のプロセッサに前記グル−プ毎に、
順次、電力を供給し、外部から電力停止要求を受け付け
た場合には、前記複数のプロセッサへの電力供給を前記
グル−プ毎に、順次、停止すれば、電源投入/遮断時に
生じる電力変動を抑えるこができる。
場合には、前記複数のプロセッサに前記グル−プ毎に、
順次、電力を供給し、外部から電力停止要求を受け付け
た場合には、前記複数のプロセッサへの電力供給を前記
グル−プ毎に、順次、停止すれば、電源投入/遮断時に
生じる電力変動を抑えるこができる。
【0022】なお、前記複数のプロセッサが、実装する
プリント配線基板単位でグループ分けされていれば、プ
ロセッサの状態切り換えを各プリント配線基板単位で行
うことが可能となり制御が簡素化される。
プリント配線基板単位でグループ分けされていれば、プ
ロセッサの状態切り換えを各プリント配線基板単位で行
うことが可能となり制御が簡素化される。
【0023】
【実施例】以下、本発明のマルチプロセッサシステムを
パーソナルコンピュータに適用した場合の各種実施例を
図面を参照して説明する。
パーソナルコンピュータに適用した場合の各種実施例を
図面を参照して説明する。
【0024】図1〜図3には、本発明の第1実施例が示
されている。
されている。
【0025】図1において、m個のグル−プに分けられ
たN個のプロセッサ部(プロセッサ部101、102、
103、…、109)は、それぞれプロセッサバス12
2に接続している。なお、本実施例では、各グル−プに
1つずつプロセッサ部を割り当てているため、N=mの
関係が成り立つ。各プロセッサ部には同一仕様のCPU
がそれぞれ内蔵されている。
たN個のプロセッサ部(プロセッサ部101、102、
103、…、109)は、それぞれプロセッサバス12
2に接続している。なお、本実施例では、各グル−プに
1つずつプロセッサ部を割り当てているため、N=mの
関係が成り立つ。各プロセッサ部には同一仕様のCPU
がそれぞれ内蔵されている。
【0026】プロセッサバス122は、I/Oバスブリ
ッジ120を介してI/Oバス123に接続している。
主メモリ130は、プロセッサバス122に接続してお
り、各プロセッサ部からアクセスされる。キーボード1
50、ファイルシステム160、通信制御部170、表
示制御部181、および、ROM140は、それぞれI
/Oバス123に接続している。表示制御部181は、
CRT180の画像表示を制御する。
ッジ120を介してI/Oバス123に接続している。
主メモリ130は、プロセッサバス122に接続してお
り、各プロセッサ部からアクセスされる。キーボード1
50、ファイルシステム160、通信制御部170、表
示制御部181、および、ROM140は、それぞれI
/Oバス123に接続している。表示制御部181は、
CRT180の画像表示を制御する。
【0027】また、201はシステム状態監視部、21
0は動作クロック制御部、301は消費電力監視部、3
00は電源部、211は基準クロック発生部である。
0は動作クロック制御部、301は消費電力監視部、3
00は電源部、211は基準クロック発生部である。
【0028】動作クロック制御部210は、基準クロッ
ク発生部211から送られたクロック信号をもとに、各
プロセッサ部に供給するクロック信号を生成する。各プ
ロセッサ部では、供給されたクロック信号に応じてCP
Uの動作周波数が変化する。具体的には、各CPUは、
動作クロック制御部210から供給される動作クロック
が低下あるいは停止した場合、消費する電力が通常稼働
時よりも低減する。
ク発生部211から送られたクロック信号をもとに、各
プロセッサ部に供給するクロック信号を生成する。各プ
ロセッサ部では、供給されたクロック信号に応じてCP
Uの動作周波数が変化する。具体的には、各CPUは、
動作クロック制御部210から供給される動作クロック
が低下あるいは停止した場合、消費する電力が通常稼働
時よりも低減する。
【0029】なお、プロセッサ部全体で消費される電力
は、本システムで消費される電力のかなりの割合を占め
るが、各プロセッサ部のそれぞれで消費される電力はそ
れ程大きくない。したがって、何れか一つのプロセッサ
部の消費電力が、例えばゼロから通常の消費量に変化し
てたとしても、本システムに影響はない。
は、本システムで消費される電力のかなりの割合を占め
るが、各プロセッサ部のそれぞれで消費される電力はそ
れ程大きくない。したがって、何れか一つのプロセッサ
部の消費電力が、例えばゼロから通常の消費量に変化し
てたとしても、本システムに影響はない。
【0030】つぎに、図1および図2を用いて、本シス
テムをサスペンドモ−ドにする場合の動作を説明する。
サスペンドモ−ドでは、各プロセッサ部は低消費電力状
態にあり、該モ−ドは、各プロセッサ部に供給する動作
クロックを低下あるいは停止することで実現することが
できる。以下、説明を簡略化するため、動作クロックを
停止する場合を例にとって説明する。なお、図1の各プ
ロセッサ部には、通常のクロック周波数(fn)を有す
るクロック信号が供給されているものとする。この状態
において、システム状態監視部201は、I/Oバス1
23を介して、キーボード150のキ−入力を監視す
る。
テムをサスペンドモ−ドにする場合の動作を説明する。
サスペンドモ−ドでは、各プロセッサ部は低消費電力状
態にあり、該モ−ドは、各プロセッサ部に供給する動作
クロックを低下あるいは停止することで実現することが
できる。以下、説明を簡略化するため、動作クロックを
停止する場合を例にとって説明する。なお、図1の各プ
ロセッサ部には、通常のクロック周波数(fn)を有す
るクロック信号が供給されているものとする。この状態
において、システム状態監視部201は、I/Oバス1
23を介して、キーボード150のキ−入力を監視す
る。
【0031】システム状態監視部201は、キーボード
150がキ−入力待ち状態になったことを検出すると
(ステップ801)、この待ち状態が予め設定された時
間以上継続したか否かを判断する(ステップ802)。
キ−入力待ち状態が設定時間以上継続した場合には、シ
ステム状態監視部201は、動作クロック制御部210
に対して、各プロセッサ部に出力しているクロックを停
止するよう要求するとともに、消費電力監視部301に
計測指令を与える。なお、動作クロック制御部210の
クロックの停止処理については、実際には、消費電力監
視部301からの停止指令を待って行われる(ステップ
803)。前記計測指令を出力したのち、システム状態
監視部201は、プロセッサバス122の使用権利を優
先的に獲得する(ステップ804)。
150がキ−入力待ち状態になったことを検出すると
(ステップ801)、この待ち状態が予め設定された時
間以上継続したか否かを判断する(ステップ802)。
キ−入力待ち状態が設定時間以上継続した場合には、シ
ステム状態監視部201は、動作クロック制御部210
に対して、各プロセッサ部に出力しているクロックを停
止するよう要求するとともに、消費電力監視部301に
計測指令を与える。なお、動作クロック制御部210の
クロックの停止処理については、実際には、消費電力監
視部301からの停止指令を待って行われる(ステップ
803)。前記計測指令を出力したのち、システム状態
監視部201は、プロセッサバス122の使用権利を優
先的に獲得する(ステップ804)。
【0032】計測指令を受けた消費電力監視部301
は、このときのプロセッサ部全体の消費電力を計測す
る。つぎに、消費電力監視部301は、計測した消費電
力(以下、消費電力A)から、各プロセッサ部の動作ク
ロックを停止した場合のプロセッサ部全体の消費電力
(以下、予定消費電力A)を差し引き、その結果(以
下、変動電力A)を算出する。予定消費電力Aは、前も
って測定された値であり、ROM140に予め記憶され
ている(ステップ805)。
は、このときのプロセッサ部全体の消費電力を計測す
る。つぎに、消費電力監視部301は、計測した消費電
力(以下、消費電力A)から、各プロセッサ部の動作ク
ロックを停止した場合のプロセッサ部全体の消費電力
(以下、予定消費電力A)を差し引き、その結果(以
下、変動電力A)を算出する。予定消費電力Aは、前も
って測定された値であり、ROM140に予め記憶され
ている(ステップ805)。
【0033】この後、消費電力監視部301は、算出し
た変動電力Aが予め設定された変動電力(以下、予定変
動電力A)よりも大きいか否かを判定する(ステップ8
06)。予定変動電力Aは、システムに影響を与えるこ
とない大きさに設定されており、予定消費電力Aと同じ
く、ROM140に予め記憶されている。変動電力Aが
予定変動電力Aよりも大きい場合には、消費電力監視部
301は、動作クロック制御部210に第1停止指令を
与える。動作クロック制御部210は、これを受けて、
各プロセッサ部に供給している動作クロックを順次停止
する(ステップ807、ステップ808、ステップ80
9)。
た変動電力Aが予め設定された変動電力(以下、予定変
動電力A)よりも大きいか否かを判定する(ステップ8
06)。予定変動電力Aは、システムに影響を与えるこ
とない大きさに設定されており、予定消費電力Aと同じ
く、ROM140に予め記憶されている。変動電力Aが
予定変動電力Aよりも大きい場合には、消費電力監視部
301は、動作クロック制御部210に第1停止指令を
与える。動作クロック制御部210は、これを受けて、
各プロセッサ部に供給している動作クロックを順次停止
する(ステップ807、ステップ808、ステップ80
9)。
【0034】このように、N個のプロセッサ部の動作ク
ロックを順次停止していけば、サスペンドモ−ドに移行
する際の電力変動を少なくすることができる。なお、各
グル−プに複数個のプロセッサ部を振り分けた場合は、
グル−プ内のプロセッサ部のクロック停止を一括して行
い、これを全てのグル−プに対して順次実施する。
ロックを順次停止していけば、サスペンドモ−ドに移行
する際の電力変動を少なくすることができる。なお、各
グル−プに複数個のプロセッサ部を振り分けた場合は、
グル−プ内のプロセッサ部のクロック停止を一括して行
い、これを全てのグル−プに対して順次実施する。
【0035】一方、ステップ806において、算出した
変動電力Aが予め設定した予定変動電力Aよりも小さい
場合は、消費電力監視部301は、動作クロック制御部
210に第2停止指令を与える。第2停止指令を受けた
動作クロック制御部210は、グル−プに関係なく全て
のプロセッサ部のクロックを一斉に停止する(ステップ
800)。算出した変動電力Aがシステムに影響を与え
ないような大きさであるならば、このように全プロセッ
サ部のクロックを同時に停止したほうが時間の短縮にな
る。
変動電力Aが予め設定した予定変動電力Aよりも小さい
場合は、消費電力監視部301は、動作クロック制御部
210に第2停止指令を与える。第2停止指令を受けた
動作クロック制御部210は、グル−プに関係なく全て
のプロセッサ部のクロックを一斉に停止する(ステップ
800)。算出した変動電力Aがシステムに影響を与え
ないような大きさであるならば、このように全プロセッ
サ部のクロックを同時に停止したほうが時間の短縮にな
る。
【0036】そして、全プロセッサ部の動作クロックを
停止した時点でプロセッサバス122の使用権利を解放
する(ステップ810)。
停止した時点でプロセッサバス122の使用権利を解放
する(ステップ810)。
【0037】以上がサスペンドモ−ドに移行する際の処
理の流れであるが、本実施例のように、クロック停止処
理(S807)以前に、システム状態監視部201がプ
ロセッサバス122の使用権利を獲得すれば(S80
4)、プロセッサ部−プロセッサ部間、プロセッサ部−
外部キャッシュ間、プロセッサ部−メモリ間等のデータ
の通信を禁止することが可能となり、これを実施するこ
とで、プロセッサ部に内蔵されたレジスタや内部キャシ
ュのデ−タと、外部キャッシュやメモリに保持されたデ
−タとのコヒーレンシを保つことができる。
理の流れであるが、本実施例のように、クロック停止処
理(S807)以前に、システム状態監視部201がプ
ロセッサバス122の使用権利を獲得すれば(S80
4)、プロセッサ部−プロセッサ部間、プロセッサ部−
外部キャッシュ間、プロセッサ部−メモリ間等のデータ
の通信を禁止することが可能となり、これを実施するこ
とで、プロセッサ部に内蔵されたレジスタや内部キャシ
ュのデ−タと、外部キャッシュやメモリに保持されたデ
−タとのコヒーレンシを保つことができる。
【0038】なお、一般的に過渡電流iと誘導電圧Vの
関係は、下式で表される。
関係は、下式で表される。
【0039】 V=−L×(di/dt) [L:インダクタンス] すなわち、誘導電圧Vは、変動電力、具体的には電流の
変動量に比例する。よって、本実施例の如く、複数のプ
ロセッサ部をm個のグループに分けて順次動作クロック
を停止していけば、その分電流の変動量が小さくなり、
これにともなって誘導電圧Vも低下する。誘導電圧Vが
下がれば、電源やグラウンドで生じるスパイクノイズが
抑えられ、システムの誤動作や放射ノイズの発生を防止
できる。
変動量に比例する。よって、本実施例の如く、複数のプ
ロセッサ部をm個のグループに分けて順次動作クロック
を停止していけば、その分電流の変動量が小さくなり、
これにともなって誘導電圧Vも低下する。誘導電圧Vが
下がれば、電源やグラウンドで生じるスパイクノイズが
抑えられ、システムの誤動作や放射ノイズの発生を防止
できる。
【0040】なお、CPUのなかには、外部から一定の
周波数の動作クロックを受取りつつ、状況に応じて内部
動作周波数のみを変化させて省電力化を図ることができ
るものもあるが、もちろんこのようなCPUを用いても
本発明は実施可能である。
周波数の動作クロックを受取りつつ、状況に応じて内部
動作周波数のみを変化させて省電力化を図ることができ
るものもあるが、もちろんこのようなCPUを用いても
本発明は実施可能である。
【0041】つぎに、図1および図3を用いて、サスペ
ンドモ−ドから通常の動作モ−ドに復帰する場合の動作
を説明する。
ンドモ−ドから通常の動作モ−ドに復帰する場合の動作
を説明する。
【0042】システム状態監視部201は、サスペンド
モ−ドが設定されている間においても、I/Oバス12
3を介して、キーボード150を監視して(ステップ8
11)、キ−入力を検出し(ステップ812)、キ−入
力があった場合にはステップ813の処理を行う。
モ−ドが設定されている間においても、I/Oバス12
3を介して、キーボード150を監視して(ステップ8
11)、キ−入力を検出し(ステップ812)、キ−入
力があった場合にはステップ813の処理を行う。
【0043】ステップ813において、システム状態監
視部201は、動作クロック制御部210に対して、動
作クロック(クロック周波数fn)の供給を開始するよ
う要求するとともに、消費電力監視部301に計測指令
を与える。なお、動作クロック制御部210のクロック
の供給開始処理については、実際には、消費電力監視部
301からの開始指令を待って行われる(ステップ81
3)。前記計測指令を出力した後、システム状態監視部
201は、プロセッサバス122の使用権利を優先的に
獲得する(ステップ814)。
視部201は、動作クロック制御部210に対して、動
作クロック(クロック周波数fn)の供給を開始するよ
う要求するとともに、消費電力監視部301に計測指令
を与える。なお、動作クロック制御部210のクロック
の供給開始処理については、実際には、消費電力監視部
301からの開始指令を待って行われる(ステップ81
3)。前記計測指令を出力した後、システム状態監視部
201は、プロセッサバス122の使用権利を優先的に
獲得する(ステップ814)。
【0044】計測指令を受けた消費電力監視部301
は、このときのプロセッサ部全体の消費電力を計測す
る。つぎに、消費電力監視部301は、各プロセッサ部
の動作クロックが正常状態(クロック周波数が(fn)
の状態)にある場合のプロセッサ部全体の消費電力(以
下、予定消費電力B)から、計測した消費電力(以下、
消費電力B)を差し引き、その結果(以下、変動電力
B)を算出する。予定消費電力Bは、前もって測定され
た値であり、ROM140に予め記憶されている。な
お、サスペンドモ−ドに入る前に、毎回、プロセッサ部
全体の消費電力を測定し、これを予定消費電力Bとして
用いてもよい(ステップ815)。
は、このときのプロセッサ部全体の消費電力を計測す
る。つぎに、消費電力監視部301は、各プロセッサ部
の動作クロックが正常状態(クロック周波数が(fn)
の状態)にある場合のプロセッサ部全体の消費電力(以
下、予定消費電力B)から、計測した消費電力(以下、
消費電力B)を差し引き、その結果(以下、変動電力
B)を算出する。予定消費電力Bは、前もって測定され
た値であり、ROM140に予め記憶されている。な
お、サスペンドモ−ドに入る前に、毎回、プロセッサ部
全体の消費電力を測定し、これを予定消費電力Bとして
用いてもよい(ステップ815)。
【0045】この後、消費電力監視部301は、算出し
た変動電力Bが、予め設定された変動電力(以下、予定
変動電力B)よりも大きいか否かを判定する(ステップ
816)。予定変動電力Bは、システムに影響を与える
ことのない大きさに設定されており、前述の予定変動電
力Aと同じ値でも構わない。変動電力Bが予定変動電力
Bよりも大きい場合には、消費電力監視部301は、動
作クロック制御部210に第1開始指令を与える。動作
クロック制御部210は、これを受けて、各プロセッサ
部の動作クロックの供給を順次開始する(ステップ81
7、ステップ818、ステップ819)。前述と同様、
各グル−プに複数個のプロセッサ部を振り分けた場合
は、グル−プ内のプロセッサ部のそれぞれに対してクロ
ックを一斉に供給し、これを全てのグル−プに対して順
次実施する。このような処理を行えば、サスペンドモ−
ドから通常の動作モ−ドに移行する場合においても、電
源やグラウンドで発生するスパイクノイズを抑えること
ができ、システムの誤動作や放射ノイズの発生を防止で
きる。
た変動電力Bが、予め設定された変動電力(以下、予定
変動電力B)よりも大きいか否かを判定する(ステップ
816)。予定変動電力Bは、システムに影響を与える
ことのない大きさに設定されており、前述の予定変動電
力Aと同じ値でも構わない。変動電力Bが予定変動電力
Bよりも大きい場合には、消費電力監視部301は、動
作クロック制御部210に第1開始指令を与える。動作
クロック制御部210は、これを受けて、各プロセッサ
部の動作クロックの供給を順次開始する(ステップ81
7、ステップ818、ステップ819)。前述と同様、
各グル−プに複数個のプロセッサ部を振り分けた場合
は、グル−プ内のプロセッサ部のそれぞれに対してクロ
ックを一斉に供給し、これを全てのグル−プに対して順
次実施する。このような処理を行えば、サスペンドモ−
ドから通常の動作モ−ドに移行する場合においても、電
源やグラウンドで発生するスパイクノイズを抑えること
ができ、システムの誤動作や放射ノイズの発生を防止で
きる。
【0046】一方、ステップ816において、算出した
変動電力Bが予め設定した予定変動電力Bよりも小さい
場合は、消費電力監視部301は、動作クロック制御部
210に第2開始指令を与える。第2開始指令を受けた
動作クロック制御部210は、グル−プに関係なく全て
のプロセッサ部にクロックを一斉に供給する(ステップ
821)。このようにすれば、前述と同様、時間の短縮
になる。
変動電力Bが予め設定した予定変動電力Bよりも小さい
場合は、消費電力監視部301は、動作クロック制御部
210に第2開始指令を与える。第2開始指令を受けた
動作クロック制御部210は、グル−プに関係なく全て
のプロセッサ部にクロックを一斉に供給する(ステップ
821)。このようにすれば、前述と同様、時間の短縮
になる。
【0047】そして、全プロセッサ部の動作クロックの
供給が完了した時点でプロセッサバス122の使用権利
を解放する(ステップ820)。
供給が完了した時点でプロセッサバス122の使用権利
を解放する(ステップ820)。
【0048】なお、システムの消費電力を低減するため
に、図2、図3では、各プロセッサ部の動作クロックを
停止させる処理を例示したが、動作クロックの周波数を
通常動作時よりも低くする場合においても同様の効果を
得ることが出来る。
に、図2、図3では、各プロセッサ部の動作クロックを
停止させる処理を例示したが、動作クロックの周波数を
通常動作時よりも低くする場合においても同様の効果を
得ることが出来る。
【0049】つぎに、本発明の第2実施例を図4〜図6
を用いて説明する。本実施例では、システムに電源を投
入あるいは遮断するときに発生する電力変動を、各プロ
セッサ部の電力供給/停止を時間的にずらすことで低減
する。
を用いて説明する。本実施例では、システムに電源を投
入あるいは遮断するときに発生する電力変動を、各プロ
セッサ部の電力供給/停止を時間的にずらすことで低減
する。
【0050】図4には、電源部300と消費電力監視部
301に接続した電源制御部2210と、電源の投入/
遮断を行うための電源スイッチ305と、システム状態
監視部2201が示されている。本実施例においても、
各グル−プに一つずつプロセッサ部を配した。なお、同
図において、第1実施例と同一機能を有する構成部品に
ついては同一符号を付して説明を省略する。
301に接続した電源制御部2210と、電源の投入/
遮断を行うための電源スイッチ305と、システム状態
監視部2201が示されている。本実施例においても、
各グル−プに一つずつプロセッサ部を配した。なお、同
図において、第1実施例と同一機能を有する構成部品に
ついては同一符号を付して説明を省略する。
【0051】つぎに、図4および図5を用いてシステム
に電源が投入される場合の動作を説明する。
に電源が投入される場合の動作を説明する。
【0052】システム状態監視部2201は、電源スイ
ッチ305の監視を行い(ステップ2801)、電源ス
イッチ305がオンになったか否かを検出する(ステッ
プ2802)。そして、電源スイッチ305のオン状態
を検出すると、システム状態監視部2201は、電源制
御部2210に対して電力供給指令を発行する。これを
受けて電源制御部2210は、各プロセッサ部に対して
順次電力を供給していく(ステップ2804、ステップ
2805、ステップ2806)。そして、全プロセッサ
部に対する電力供給が完了した時点で、全プロセッサ部
をリセットし初期化する(ステップ2807)。なお、
各グル−プに複数個のプロセッサ部を振り分けた場合
は、グル−プ内のプロセッサ部に対して一括して電力供
給を行い、これを全てのグル−プに対して順次実施して
いく。このように、プロセッサ部の電力供給を段階的に
行えば、電源投入時の電力の変動量を少なくすることが
できる。
ッチ305の監視を行い(ステップ2801)、電源ス
イッチ305がオンになったか否かを検出する(ステッ
プ2802)。そして、電源スイッチ305のオン状態
を検出すると、システム状態監視部2201は、電源制
御部2210に対して電力供給指令を発行する。これを
受けて電源制御部2210は、各プロセッサ部に対して
順次電力を供給していく(ステップ2804、ステップ
2805、ステップ2806)。そして、全プロセッサ
部に対する電力供給が完了した時点で、全プロセッサ部
をリセットし初期化する(ステップ2807)。なお、
各グル−プに複数個のプロセッサ部を振り分けた場合
は、グル−プ内のプロセッサ部に対して一括して電力供
給を行い、これを全てのグル−プに対して順次実施して
いく。このように、プロセッサ部の電力供給を段階的に
行えば、電源投入時の電力の変動量を少なくすることが
できる。
【0053】つぎに、図4および図6を用いて、システ
ムの電源が遮断される場合の動作を説明する。ここで
は、電源の遮断をプロセッサ部で実行されるプログラム
(いわゆる、シャットダウンプログラム)により行うも
のとする。もちろん、電源スイッチ305をオフするこ
とで、電源遮断を行うこともできる。
ムの電源が遮断される場合の動作を説明する。ここで
は、電源の遮断をプロセッサ部で実行されるプログラム
(いわゆる、シャットダウンプログラム)により行うも
のとする。もちろん、電源スイッチ305をオフするこ
とで、電源遮断を行うこともできる。
【0054】システム状態監視部2201は、常時、前
記プログラムより発行される電源遮断命令を監視し(ス
テップ2811)、電源遮断命令が発行されたか否かを
検出する(ステップ2812)。そして、電源遮断命令
が発行された場合には、消費電力監視部301に計測指
令を与える。計測指令を受けた消費電力監視部301
は、このときのプロセッサ部全体の消費電力を計測す
る。つぎに、消費電力監視部301は、計測した消費電
力(以下、消費電力C)が予め設定された変動電力(以
下、予定変動電力C)よりも大きいか否かを判定する
(ステップ2815)。なお、各プロセッサ部の電力供
給が停止した場合のプロセッサ部全体の消費電力は、ゼ
ロとなるため、消費電力Cがそのまま変動電力Cとな
る。予定変動電力Cは、ROM140に予め記憶されて
いる。
記プログラムより発行される電源遮断命令を監視し(ス
テップ2811)、電源遮断命令が発行されたか否かを
検出する(ステップ2812)。そして、電源遮断命令
が発行された場合には、消費電力監視部301に計測指
令を与える。計測指令を受けた消費電力監視部301
は、このときのプロセッサ部全体の消費電力を計測す
る。つぎに、消費電力監視部301は、計測した消費電
力(以下、消費電力C)が予め設定された変動電力(以
下、予定変動電力C)よりも大きいか否かを判定する
(ステップ2815)。なお、各プロセッサ部の電力供
給が停止した場合のプロセッサ部全体の消費電力は、ゼ
ロとなるため、消費電力Cがそのまま変動電力Cとな
る。予定変動電力Cは、ROM140に予め記憶されて
いる。
【0055】消費電力監視部301は、変動電力Cが予
定変動電力Cよりも大きいか否かを判定し(ステップ2
816)、変動電力Cが予定変動電力Cよりも大きい場
合には電源制御部2210に第1遮断指令を与える。電
源制御部2210は、これを受けて、各プロセッサ部に
供給している電力を順次停止する(ステップ2817、
ステップ2818、ステップ2819)。このように、
N個のプロセッサ部の供給電力を順次停止していけば、
電力変動を少なくすることができる。なお、各グル−プ
に複数個のプロセッサ部を振り分けた場合は、グル−プ
内の各プロセッサ部に供給している電力を一斉に停止
し、これを全てのグル−プに対して順次行う。
定変動電力Cよりも大きいか否かを判定し(ステップ2
816)、変動電力Cが予定変動電力Cよりも大きい場
合には電源制御部2210に第1遮断指令を与える。電
源制御部2210は、これを受けて、各プロセッサ部に
供給している電力を順次停止する(ステップ2817、
ステップ2818、ステップ2819)。このように、
N個のプロセッサ部の供給電力を順次停止していけば、
電力変動を少なくすることができる。なお、各グル−プ
に複数個のプロセッサ部を振り分けた場合は、グル−プ
内の各プロセッサ部に供給している電力を一斉に停止
し、これを全てのグル−プに対して順次行う。
【0056】一方、ステップ2816において、算出し
た変動電力Cが予め設定した予定変動電力Cよりも小さ
い場合は、消費電力監視部301は、電源制御部221
0に第2遮断指令を与える。第2遮断指令を受けた電源
制御部2210は、グル−プに関係なく全てのプロセッ
サ部の電力供給を一斉に停止する(ステップ282
0)。
た変動電力Cが予め設定した予定変動電力Cよりも小さ
い場合は、消費電力監視部301は、電源制御部221
0に第2遮断指令を与える。第2遮断指令を受けた電源
制御部2210は、グル−プに関係なく全てのプロセッ
サ部の電力供給を一斉に停止する(ステップ282
0)。
【0057】このように、本実施例によれば、電源投入
時や電源遮断時に発生する電力変動を低減することがで
き、これにより、電源やグラウンドで発生するスパイク
ノイズを抑えることができる。また、スパイクノイズを
抑制するために電源部に挿入されるフィルタ(具体的に
はコンデンサ)を小さくすることもできる。
時や電源遮断時に発生する電力変動を低減することがで
き、これにより、電源やグラウンドで発生するスパイク
ノイズを抑えることができる。また、スパイクノイズを
抑制するために電源部に挿入されるフィルタ(具体的に
はコンデンサ)を小さくすることもできる。
【0058】以上、第1、第2実施例について記述した
が、本発明はこれらに限定されるわけでなく、マルチプ
ロセッサシステムを搭載した大型汎用コンピュ−タにも
適用可能である。なお、各実施例でプロセッサ部のグル
ープ分けを行っているが、このグル−プはプリント配線
基板単位であってもよい。このようにすれば、各配線基
板において、図4の電源制御部2210とのインタフェ
−ス部を一つにすることができる。したがって、プリン
ト配線基板の実装面積が低減し、さらに、制御回路も簡
素化される。
が、本発明はこれらに限定されるわけでなく、マルチプ
ロセッサシステムを搭載した大型汎用コンピュ−タにも
適用可能である。なお、各実施例でプロセッサ部のグル
ープ分けを行っているが、このグル−プはプリント配線
基板単位であってもよい。このようにすれば、各配線基
板において、図4の電源制御部2210とのインタフェ
−ス部を一つにすることができる。したがって、プリン
ト配線基板の実装面積が低減し、さらに、制御回路も簡
素化される。
【0059】なお、第1実施例では、キーボード150
のキ−入力状況に応じて通常の動作モ−ドとサスペンド
モ−ドとに切り換わるが、この切り換えは、例えば、プ
ロセッサ部全体の負荷状態に応じて行ってもよい。以
下、負荷状態に応じたモ−ド切り換え機能を第3実施例
として説明する。
のキ−入力状況に応じて通常の動作モ−ドとサスペンド
モ−ドとに切り換わるが、この切り換えは、例えば、プ
ロセッサ部全体の負荷状態に応じて行ってもよい。以
下、負荷状態に応じたモ−ド切り換え機能を第3実施例
として説明する。
【0060】図7には、本実施例のソフトウエア構成が
示されている。ハ−ドウエアは、図1に示したものを用
いることができる。図7において、マルチプロセッサ対
応のオペレ−ションシステム(以下、OS)3201
は、N個のCPU(CPU101a、102a、…、1
09a)上で動作する。OS3201は、カ−ネル32
05、アプリケ−ションソフトウエアとの入出力を行う
アプリケ−ションソフトウエアインタフェ−ス320
4、ユ−ザとの入出力を行うユ−ザインタフェ−ス32
03、シェル3202や、CPUのブ−トアップル−チ
ンやシャットダウンル−チンを備えるBIOS(Basic
Input/Output system)3217、カ−ネル3205に
対し、マルチプロセッサシステム3218のハ−ドウエ
アを仮想化するハ−ドウエア仮想化層3213から成
る。
示されている。ハ−ドウエアは、図1に示したものを用
いることができる。図7において、マルチプロセッサ対
応のオペレ−ションシステム(以下、OS)3201
は、N個のCPU(CPU101a、102a、…、1
09a)上で動作する。OS3201は、カ−ネル32
05、アプリケ−ションソフトウエアとの入出力を行う
アプリケ−ションソフトウエアインタフェ−ス320
4、ユ−ザとの入出力を行うユ−ザインタフェ−ス32
03、シェル3202や、CPUのブ−トアップル−チ
ンやシャットダウンル−チンを備えるBIOS(Basic
Input/Output system)3217、カ−ネル3205に
対し、マルチプロセッサシステム3218のハ−ドウエ
アを仮想化するハ−ドウエア仮想化層3213から成
る。
【0061】カ−ネル3205は、OSの資源であるn
個の仮想CPU(仮想CPU3111、3112、…、
3119)を管理し、さらに、各仮想CPUに対するタ
スクの待ち行列であるn個のタスクキュ−(タスクキュ
−3211、3212、…、3119)、各タスクキュ
−にタスクを割り当てるタスク割当て部3206、負荷
監視部3207、メモリ管理部3208を有する。
個の仮想CPU(仮想CPU3111、3112、…、
3119)を管理し、さらに、各仮想CPUに対するタ
スクの待ち行列であるn個のタスクキュ−(タスクキュ
−3211、3212、…、3119)、各タスクキュ
−にタスクを割り当てるタスク割当て部3206、負荷
監視部3207、メモリ管理部3208を有する。
【0062】負荷監視部3207は、各タスクキュ−の
詰まり具合およびタスク割当て部3206の動作頻度を
監視することで、システムの負荷状態を把握する。そし
て、負荷監視部3207は、システムの負荷が所定値よ
りも小さくなった場合には、時間計測を開始し、計測し
ている時間が所定時間を越えた場合には、前記サスペン
ドモ−ドに移行させるための指令を出力する。なお、サ
スペンドモ−ドにおいて、システムの負荷が所定値より
も大きくなった場合には、サスペンドモ−ドから通常モ
−ドに復帰するよう動作する。
詰まり具合およびタスク割当て部3206の動作頻度を
監視することで、システムの負荷状態を把握する。そし
て、負荷監視部3207は、システムの負荷が所定値よ
りも小さくなった場合には、時間計測を開始し、計測し
ている時間が所定時間を越えた場合には、前記サスペン
ドモ−ドに移行させるための指令を出力する。なお、サ
スペンドモ−ドにおいて、システムの負荷が所定値より
も大きくなった場合には、サスペンドモ−ドから通常モ
−ドに復帰するよう動作する。
【0063】
【発明の効果】以上述べたように、本発明によれば、複
数のマルチプロセッサを幾つかのグループに分けて、順
次各グループの消費電力を変化させるため、電力変動を
少なくすることができる。電力変動を抑えれば、電源や
グラウンドに発生するスパイクノイズが小さくなり、ス
パイクノイズによる他の回路の誤動作や放射ノイズを防
止することができる。
数のマルチプロセッサを幾つかのグループに分けて、順
次各グループの消費電力を変化させるため、電力変動を
少なくすることができる。電力変動を抑えれば、電源や
グラウンドに発生するスパイクノイズが小さくなり、ス
パイクノイズによる他の回路の誤動作や放射ノイズを防
止することができる。
【0064】
【図1】本発明に係るマルチプロセッサシステムの第1
実施例を示すブロック図。
実施例を示すブロック図。
【図2】本発明の第1実施例におけるサスペンドモード
へ移行する処理を示すフローチャート。
へ移行する処理を示すフローチャート。
【図3】本発明の第1実施例におけるサスペンドモード
から復帰する処理を示すフローチャート。
から復帰する処理を示すフローチャート。
【図4】本発明に係るマルチプロセッサシステムの第2
実施例を示すブロック図。
実施例を示すブロック図。
【図5】本発明の第2実施例における電源投入処理を示
すフローチャート。
すフローチャート。
【図6】本発明の第2実施例における電源遮断処理を示
すフローチャート。
すフローチャート。
【図7】本発明の第3実施例におけるソフトウエア構成
図。
図。
101、102、103、109・・・プロセッサ部、
101a、102a、103a、109a・・・CP
U、 120・・・I/Oバスブリッジ、 122・・
・プロセッサバス、 123・・・I/Oバス、 13
0・・・主メモリ、 140・・・ROM、 150・
・・キーボード、 160・・・ファイルシステム、
170・・・通信制御部、 180・・・CRT、 1
81・・・表示制御部、 201・・・システム状態監
視部、 210・・・動作クロック制御部、 211・
・・基準クロック発生部、 300・・・電源部、 3
01・・・消費電力監視部、 305・・・電源スイッ
チ、 2201・・システム状態監視部、 2210・
・電源制御部、 3201・・オペレ−ションシステ
ム、 3202・・シェル、 3203・・ユ−ザイン
タフェ−ス、 3204・・アプリケ−ションソフトウ
エアインタ−フェ−ス、 3205・・カ−ネル、 3
206・・タスク割当て部、 3207・・負荷監視
部、 3208・・メモリ管理部、 3111、311
2、3119・・仮想CPU、 3211、3212、
3219・・タスクキュ−、 3213・・ハ−ドウエ
ア仮想化層、 3217・・BIOS、 3218・・
マルチプロセッサシステム
101a、102a、103a、109a・・・CP
U、 120・・・I/Oバスブリッジ、 122・・
・プロセッサバス、 123・・・I/Oバス、 13
0・・・主メモリ、 140・・・ROM、 150・
・・キーボード、 160・・・ファイルシステム、
170・・・通信制御部、 180・・・CRT、 1
81・・・表示制御部、 201・・・システム状態監
視部、 210・・・動作クロック制御部、 211・
・・基準クロック発生部、 300・・・電源部、 3
01・・・消費電力監視部、 305・・・電源スイッ
チ、 2201・・システム状態監視部、 2210・
・電源制御部、 3201・・オペレ−ションシステ
ム、 3202・・シェル、 3203・・ユ−ザイン
タフェ−ス、 3204・・アプリケ−ションソフトウ
エアインタ−フェ−ス、 3205・・カ−ネル、 3
206・・タスク割当て部、 3207・・負荷監視
部、 3208・・メモリ管理部、 3111、311
2、3119・・仮想CPU、 3211、3212、
3219・・タスクキュ−、 3213・・ハ−ドウエ
ア仮想化層、 3217・・BIOS、 3218・・
マルチプロセッサシステム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 隆一 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 飛田 庸博 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内
Claims (8)
- 【請求項1】複数のプロセッサを備えるマルチプロセッ
サシステムにおいて、 前記複数のプロセッサのそれぞれが通常状態にある第1
モ−ド、および、前記複数のプロセッサのそれぞれが、
前記通常状態と比較して消費する電力が少ない低消費電
力状態にある第2モ−ドの何れかの設定要求を受け付け
る受付手段と、 前記複数のプロセッサを、少なくとも一つのプロセッサ
を含む複数のグル−プに予め分類し、前記受付手段で前
記第1モ−ドの設定要求を受け付けると、前記複数のプ
ロセッサを前記グル−プ毎に、順次、通常状態にし、前
記受付手段で前記第2モ−ドの設定要求を受け付ける
と、前記複数のプロセッサを前記グル−プ毎に、順次、
低消費電力状態にする設定手段とを備えることを特徴と
するマルチプロセッサシステム。 - 【請求項2】請求項1において、 前記設定手段は、さらに、前記受付手段で前記第1モ−
ドあるいは前記第2モ−ドの設定要求を受け付けると、
前記複数のプロセッサの総消費電力を測定し、測定した
総消費電力と、予め記憶しておいた、設定要求されたモ
−ドにおける前記複数のプロセッサの総消費電力との差
分を算出し、算出した差分が、予め定めた値よりも小さ
い場合には、設定要求されたモ−ドに応じて前記複数の
プロセッサを一括して通常状態あるいは低消費電力状態
にすることを特徴とするマルチプロセッサシステム。 - 【請求項3】請求項1または2において、 前記設定手段は、前記プロセッサの動作周波数を変化さ
せることで該プロセッサを通常状態と低消費電力状態と
に切り換えることを特徴とするマルチプロセッサシステ
ム。 - 【請求項4】請求項1または2において、 前記設定手段は、前記プロセッサへの供給電圧を変化さ
せることで該プロセッサを通常状態と低消費電力状態と
に切り換えることを特徴とするマルチプロセッサシステ
ム。 - 【請求項5】請求項1、2、3または4において、 外部からの操作を受け付ける入力手段と、 前記第1モ−ドが設定されている場合に、前記入力手段
で前記操作が為されていない状態が、一定時間継続した
ときに、前記受付手段に前記第2モ−ドの設定要求を出
力し、 前記第2モ−ドが設定されている場合に、前記入力手段
が前記操作を受け付けたときに、前記受付手段に前記第
1モ−ドの設定要求を出力する手段とをさらに備えるこ
とを特徴とするマルチプロセッサシステム。 - 【請求項6】請求項1、2、3または4において、 前記複数のプロセッサのそれぞれの処理の総負荷の大き
さを検出する検出手段と、 前記第1モ−ドが設定されている場合に、前記検出手段
で検出した総負荷の大きさが、予め定めた総負荷の大き
さよりも小さくなり、その状態が一定時間継続したとき
に、前記受付手段に前記第2モ−ドの設定要求を出力
し、 前記第2モ−ドが設定されている場合に、前記検出手段
で検出した総負荷の大きさが、予め定めた総負荷の大き
さよりも大きくなったときに、前記受付手段に前記第1
モ−ドの設定要求を出力する手段とをさらに備えること
を特徴とするマルチプロセッサシステム。 - 【請求項7】複数のプロセッサを備えるマルチプロセッ
サシステムにおいて、 前記複数のプロセッサを、少なくとも一つのプロセッサ
を含む複数のグル−プに予め分類し、外部から電力供給
要求を受け付けた場合には、前記複数のプロセッサに前
記グル−プ毎に、順次、電力を供給し、外部から電力停
止要求を受け付けた場合には、前記複数のプロセッサへ
の電力供給を前記グル−プ毎に、順次、停止する手段を
備えること特徴とするマルチプロセッサシステム。 - 【請求項8】請求項1、2、3、4、5、6または7に
おいて、 前記複数のプロセッサは、実装するプリント配線基板単
位でグループ分けされていることを特徴とするマルチプ
ロッセサシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7011821A JPH08202468A (ja) | 1995-01-27 | 1995-01-27 | マルチプロセッサシステム |
US08/592,236 US5724591A (en) | 1995-01-27 | 1996-01-26 | Multiprocessor system with reduced power mode and improved variation of power demand |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7011821A JPH08202468A (ja) | 1995-01-27 | 1995-01-27 | マルチプロセッサシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08202468A true JPH08202468A (ja) | 1996-08-09 |
Family
ID=11788452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7011821A Pending JPH08202468A (ja) | 1995-01-27 | 1995-01-27 | マルチプロセッサシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US5724591A (ja) |
JP (1) | JPH08202468A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6647501B1 (en) | 1999-04-19 | 2003-11-11 | Kabushiki Kaisha Toshiba | Power save control device and control method |
JP2011103109A (ja) * | 2009-11-12 | 2011-05-26 | Toyota Motor Corp | マルチプロセッサシステム |
CN102136943A (zh) * | 2010-01-26 | 2011-07-27 | 精工爱普生株式会社 | 网络系统的节电控制 |
CN102334329A (zh) * | 2009-02-25 | 2012-01-25 | 吉尼赛斯电信实验室公司 | 对一组或多组物理联络中心资源进行虚拟化以供一个或多个虚拟联络中心使用 |
JP2014012409A (ja) * | 2013-08-19 | 2014-01-23 | Kyocera Document Solutions Inc | 画像形成システムおよび省電力印刷方法 |
JP2016212554A (ja) * | 2015-05-01 | 2016-12-15 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6049879A (en) * | 1997-12-02 | 2000-04-11 | Intel Corporation | Power management diagnostic in electronic devices |
JPH11232147A (ja) * | 1998-02-16 | 1999-08-27 | Toshiba Corp | パワーエスティメーション装置、パワーエスティメーション方法、及びパワーエスティメーションプログラムを記録した機械読み取り可能な記録媒体 |
US6415388B1 (en) * | 1998-10-30 | 2002-07-02 | Intel Corporation | Method and apparatus for power throttling in a microprocessor using a closed loop feedback system |
US6321335B1 (en) | 1998-10-30 | 2001-11-20 | Acqis Technology, Inc. | Password protected modular computer method and device |
US6711691B1 (en) * | 1999-05-13 | 2004-03-23 | Apple Computer, Inc. | Power management for computer systems |
US6718415B1 (en) * | 1999-05-14 | 2004-04-06 | Acqis Technology, Inc. | Computer system and method including console housing multiple computer modules having independent processing units, mass storage devices, and graphics controllers |
US6643777B1 (en) | 1999-05-14 | 2003-11-04 | Acquis Technology, Inc. | Data security method and device for computer modules |
JP3374803B2 (ja) * | 1999-09-28 | 2003-02-10 | 日本電気株式会社 | 無線機器 |
NO313359B1 (no) * | 2000-02-08 | 2002-09-16 | Q Free Asa | Kommunikasjonskontroller for aktiv transponder |
US6845457B1 (en) * | 2000-09-26 | 2005-01-18 | Sun Microsystems, Inc. | Method and apparatus for controlling transitions between a first and a second clock frequency |
US6993669B2 (en) * | 2001-04-18 | 2006-01-31 | Gallitzin Allegheny Llc | Low power clocking systems and methods |
US6990598B2 (en) * | 2001-03-21 | 2006-01-24 | Gallitzin Allegheny Llc | Low power reconfigurable systems and methods |
US7174467B1 (en) * | 2001-07-18 | 2007-02-06 | Advanced Micro Devices, Inc. | Message based power management in a multi-processor system |
US7051218B1 (en) | 2001-07-18 | 2006-05-23 | Advanced Micro Devices, Inc. | Message based power management |
US6904534B2 (en) * | 2001-09-29 | 2005-06-07 | Hewlett-Packard Development Company, L.P. | Progressive CPU sleep state duty cycle to limit peak power of multiple computers on shared power distribution unit |
US7185214B2 (en) * | 2002-08-12 | 2007-02-27 | Hewlett-Packard Development Company, L.P. | System and method for load dependent frequency and performance modulation in bladed systems |
US7548971B2 (en) * | 2002-08-12 | 2009-06-16 | Hewlett-Packard Development Company, L.P. | System and method for managing the operating frequency of blades in a bladed-system |
US7278040B2 (en) * | 2003-03-21 | 2007-10-02 | Via Technologies, Inc. | Mechanism for providing measured power management transitions in a microprocessor |
US20050046400A1 (en) * | 2003-05-21 | 2005-03-03 | Efraim Rotem | Controlling operation of a voltage supply according to the activity of a multi-core integrated circuit component or of multiple IC components |
US6954706B2 (en) * | 2003-08-20 | 2005-10-11 | Hewlett-Packard Development Company, L.P. | Method for measuring integrated circuit processor power demand and associated system |
CN101048748A (zh) * | 2004-10-25 | 2007-10-03 | 罗伯特·博世有限公司 | 控制计算机系统的方法和装置 |
JP3914230B2 (ja) * | 2004-11-04 | 2007-05-16 | 株式会社東芝 | プロセッサシステム及びその制御方法 |
JP4058038B2 (ja) * | 2004-12-22 | 2008-03-05 | 株式会社日立製作所 | 負荷監視装置および負荷監視方法 |
JP4402641B2 (ja) * | 2005-11-25 | 2010-01-20 | キヤノン株式会社 | クロック供給装置及びその制御方法 |
US7882379B2 (en) | 2006-09-22 | 2011-02-01 | Sony Computer Entertainment Inc. | Power consumption reduction in a multiprocessor system |
US7990724B2 (en) | 2006-12-19 | 2011-08-02 | Juhasz Paul R | Mobile motherboard |
US8130400B2 (en) * | 2008-03-20 | 2012-03-06 | Eastman Kodak Company | Multiple processor print driver |
JP2009294875A (ja) * | 2008-06-04 | 2009-12-17 | Fujitsu Ltd | 演算処理装置、演算処理装置の電源制御方法 |
US9323306B2 (en) * | 2008-12-03 | 2016-04-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Energy based time scheduler for parallel computing system |
US9037892B2 (en) | 2011-04-13 | 2015-05-19 | International Business Machines Corporation | System-wide power management control via clock distribution network |
US9256535B2 (en) * | 2013-04-04 | 2016-02-09 | Advanced Micro Devices, Inc. | Conditional notification mechanism |
JP6772007B2 (ja) * | 2016-09-12 | 2020-10-21 | キヤノン株式会社 | 情報処理装置及びその制御方法、コンピュータプログラム |
Citations (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55131826A (en) * | 1979-03-30 | 1980-10-14 | Toshiba Corp | Sequential feed system of power supply |
JPS57132224A (en) * | 1981-02-10 | 1982-08-16 | Nec Corp | Power source controller |
JPS5938824A (ja) * | 1982-08-27 | 1984-03-02 | Hitachi Ltd | 電源制御方式 |
JPS60258671A (ja) * | 1984-06-05 | 1985-12-20 | Nec Corp | プロセツサ |
JPS60258624A (ja) * | 1984-06-05 | 1985-12-20 | Nec Corp | 電源制御装置 |
JPS62119618A (ja) * | 1985-11-20 | 1987-05-30 | Fujitsu Ltd | 電源投入制御方式 |
JPS62198949A (ja) * | 1986-02-26 | 1987-09-02 | Nec Corp | マルチプロセツサ・システムの動作制御方式 |
JPS62279418A (ja) * | 1986-05-29 | 1987-12-04 | Toshiba Corp | 電源投入方式 |
JPS63155212A (ja) * | 1986-12-18 | 1988-06-28 | Fujitsu Ltd | 突入電流防止方法 |
JPS63157616A (ja) * | 1986-12-18 | 1988-06-30 | 富士通株式会社 | 電源投入制御方式 |
JPS6470810A (en) * | 1987-09-11 | 1989-03-16 | Fujitsu Ltd | Power supply on control system for computer system |
JPH0266616A (ja) * | 1988-08-31 | 1990-03-06 | Nec Corp | 分散処理ユニット |
JPH04125718A (ja) * | 1990-09-17 | 1992-04-27 | Pfu Ltd | 省電力制御装置 |
JPH04130910A (ja) * | 1990-09-21 | 1992-05-01 | Nec Corp | 情報処理装置 |
JPH04245518A (ja) * | 1991-01-31 | 1992-09-02 | Nec Home Electron Ltd | 情報処理装置 |
JPH04311230A (ja) * | 1991-04-10 | 1992-11-04 | Ricoh Co Ltd | Cpuアイドル状態検出装置 |
JPH04355810A (ja) * | 1991-06-03 | 1992-12-09 | Toshiba Corp | 電源装置 |
JPH05225126A (ja) * | 1992-02-14 | 1993-09-03 | Fujitsu Ltd | 計測システム装置及びその計測用バス接続方法 |
JPH05282246A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | マイクロコンピュータ |
JPH06187066A (ja) * | 1992-12-18 | 1994-07-08 | Ricoh Co Ltd | 複数の中央演算処理装置を有するマイクロプロセッサ |
JPH06309288A (ja) * | 1993-04-20 | 1994-11-04 | Fujitsu Ltd | 並列マルチプロセッサシステムの低消費電力化回路 |
JPH0793058A (ja) * | 1993-09-28 | 1995-04-07 | Fujitsu Ltd | 入出力装置の電源制御装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4677566A (en) * | 1984-10-18 | 1987-06-30 | Burroughs Corporation | Power control network for multiple digital modules |
US4851987A (en) * | 1986-01-17 | 1989-07-25 | International Business Machines Corporation | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur |
US4958273A (en) * | 1987-08-26 | 1990-09-18 | International Business Machines Corporation | Multiprocessor system architecture with high availability |
US5210871A (en) * | 1988-07-15 | 1993-05-11 | The Charles Stark Draper Labroatory, Inc. | Interprocessor communication for a fault-tolerant, mixed redundancy distributed information processing system |
US4980836A (en) * | 1988-10-14 | 1990-12-25 | Compaq Computer Corporation | Apparatus for reducing computer system power consumption |
JPH02162457A (ja) * | 1988-12-15 | 1990-06-22 | Nec Corp | マルチプロセッサシステム |
JP2694993B2 (ja) * | 1989-02-22 | 1997-12-24 | 株式会社日立製作所 | 電力用信号処理システムおよびディジタル保護リレー装置 |
US5167024A (en) * | 1989-09-08 | 1992-11-24 | Apple Computer, Inc. | Power management for a laptop computer with slow and sleep modes |
US5070450A (en) * | 1990-05-25 | 1991-12-03 | Dell Usa Corporation | Power on coordination system and method for multiple processors |
US5253359A (en) * | 1990-06-11 | 1993-10-12 | Supercomputer Systems Limited Partnership | Control and maintenance subsystem network for use with a multiprocessor computer system |
US5553236A (en) * | 1995-03-03 | 1996-09-03 | Motorola, Inc. | Method and apparatus for testing a clock stopping/starting function of a low power mode in a data processor |
-
1995
- 1995-01-27 JP JP7011821A patent/JPH08202468A/ja active Pending
-
1996
- 1996-01-26 US US08/592,236 patent/US5724591A/en not_active Expired - Fee Related
Patent Citations (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55131826A (en) * | 1979-03-30 | 1980-10-14 | Toshiba Corp | Sequential feed system of power supply |
JPS57132224A (en) * | 1981-02-10 | 1982-08-16 | Nec Corp | Power source controller |
JPS5938824A (ja) * | 1982-08-27 | 1984-03-02 | Hitachi Ltd | 電源制御方式 |
JPS60258671A (ja) * | 1984-06-05 | 1985-12-20 | Nec Corp | プロセツサ |
JPS60258624A (ja) * | 1984-06-05 | 1985-12-20 | Nec Corp | 電源制御装置 |
JPS62119618A (ja) * | 1985-11-20 | 1987-05-30 | Fujitsu Ltd | 電源投入制御方式 |
JPS62198949A (ja) * | 1986-02-26 | 1987-09-02 | Nec Corp | マルチプロセツサ・システムの動作制御方式 |
JPS62279418A (ja) * | 1986-05-29 | 1987-12-04 | Toshiba Corp | 電源投入方式 |
JPS63155212A (ja) * | 1986-12-18 | 1988-06-28 | Fujitsu Ltd | 突入電流防止方法 |
JPS63157616A (ja) * | 1986-12-18 | 1988-06-30 | 富士通株式会社 | 電源投入制御方式 |
JPS6470810A (en) * | 1987-09-11 | 1989-03-16 | Fujitsu Ltd | Power supply on control system for computer system |
JPH0266616A (ja) * | 1988-08-31 | 1990-03-06 | Nec Corp | 分散処理ユニット |
JPH04125718A (ja) * | 1990-09-17 | 1992-04-27 | Pfu Ltd | 省電力制御装置 |
JPH04130910A (ja) * | 1990-09-21 | 1992-05-01 | Nec Corp | 情報処理装置 |
JPH04245518A (ja) * | 1991-01-31 | 1992-09-02 | Nec Home Electron Ltd | 情報処理装置 |
JPH04311230A (ja) * | 1991-04-10 | 1992-11-04 | Ricoh Co Ltd | Cpuアイドル状態検出装置 |
JPH04355810A (ja) * | 1991-06-03 | 1992-12-09 | Toshiba Corp | 電源装置 |
JPH05225126A (ja) * | 1992-02-14 | 1993-09-03 | Fujitsu Ltd | 計測システム装置及びその計測用バス接続方法 |
JPH05282246A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | マイクロコンピュータ |
JPH06187066A (ja) * | 1992-12-18 | 1994-07-08 | Ricoh Co Ltd | 複数の中央演算処理装置を有するマイクロプロセッサ |
JPH06309288A (ja) * | 1993-04-20 | 1994-11-04 | Fujitsu Ltd | 並列マルチプロセッサシステムの低消費電力化回路 |
JPH0793058A (ja) * | 1993-09-28 | 1995-04-07 | Fujitsu Ltd | 入出力装置の電源制御装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6647501B1 (en) | 1999-04-19 | 2003-11-11 | Kabushiki Kaisha Toshiba | Power save control device and control method |
CN102334329A (zh) * | 2009-02-25 | 2012-01-25 | 吉尼赛斯电信实验室公司 | 对一组或多组物理联络中心资源进行虚拟化以供一个或多个虚拟联络中心使用 |
JP2012518966A (ja) * | 2009-02-25 | 2012-08-16 | ジェネシス・テレコミュニケーションズ・ラボラトリーズ・インコーポレーテッド | 1つまたは複数の仮想コンタクトセンタによって使用するための物理コンタクトセンタリソースの1つまたは複数のセットの仮想化 |
JP2011103109A (ja) * | 2009-11-12 | 2011-05-26 | Toyota Motor Corp | マルチプロセッサシステム |
CN102136943A (zh) * | 2010-01-26 | 2011-07-27 | 精工爱普生株式会社 | 网络系统的节电控制 |
JP2014012409A (ja) * | 2013-08-19 | 2014-01-23 | Kyocera Document Solutions Inc | 画像形成システムおよび省電力印刷方法 |
JP2016212554A (ja) * | 2015-05-01 | 2016-12-15 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US5724591A (en) | 1998-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08202468A (ja) | マルチプロセッサシステム | |
EP0683451B1 (en) | Power supply control method in multi-task environment | |
JP5189921B2 (ja) | コンピュータの放熱システム | |
KR100229575B1 (ko) | 정보처리시스템의 파워매니지먼트시스템 | |
JP3419784B2 (ja) | 電圧スケーリングと周波数スケーリングの両方を通じて電力消費量を削減する装置および方法 | |
US6298448B1 (en) | Apparatus and method for automatic CPU speed control based on application-specific criteria | |
JP2838375B2 (ja) | Scsiディスクドライブパワーダウン装置 | |
US9600059B2 (en) | Facilitating power management in a multi-core processor | |
US4851987A (en) | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur | |
EP0712064B1 (en) | Variable frequency clock control for microprocessor-based computer systems | |
EP1483650B1 (en) | Method and apparatus for enabling a low power mode for a processor | |
US8726055B2 (en) | Multi-core power management | |
US8301927B2 (en) | Dynamic control of reduced voltage state of graphics controller component of memory controller | |
US20050125701A1 (en) | Method and system for energy management via energy-aware process scheduling | |
US5632037A (en) | Microprocessor having power management circuitry with coprocessor support | |
US20030088800A1 (en) | Multi-processor mobile computer system having one processor integrated with a chipset | |
JPH086681A (ja) | 省電力制御システム | |
CN107743608B (zh) | 至硬件加速器的动态功率路由 | |
US8370674B2 (en) | Method and apparatus for reducing server power supply size and cost | |
WO2001035200A1 (en) | Dynamically adjusting a processor's operational parameters according to its environment | |
JPH0850523A (ja) | コンピュータシステムにおける消費電力管理方法及び装置 | |
JP2010160565A (ja) | タスクスケジューリング装置、タスクスケジューリング制御方法、及びタスクスケジューリング制御プログラム | |
CN1858676B (zh) | 设定设备电源管理状态方法以及设备功耗节省方法 | |
WO2024006019A1 (en) | Platform efficiency tracker | |
Jenkins | Decrease power consumption using a programmable logic device |