JPH08195777A

JPH08195777A - 粗マッパ・プリセッション及び微フィルタ・プリセッションを備えたπ／４ＤＱＰＳＫ変調

Info

Publication number: JPH08195777A
Application number: JP7265083A
Authority: JP
Inventors: Brian P Fetz; ブライアン・ピー・フェッツ
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1994-10-13
Filing date: 1995-10-13
Publication date: 1996-07-30
Anticipated expiration: 2015-10-13
Also published as: DE19530114C2; GB2294183B; DE19530114A1; GB2294183A; JP3659711B2; US5604770A; GB9516979D0

Abstract

(57)【要約】（修正有）【課題】本発明の目的は、ＲＯＭベースのπ／４DQPSK
フィルタに必要なメモリ量を削減することである。【解決手段】変調器は、デジタル・プログラム・データ
に結合可能であり、ｎ番目の変調状態記号毎に生じる粗
プリセッションを示す変調状態記号を生成するマッパ
と、変調状態記号を受信するために結合された入力を有
し、連続した変調状態記号のシーケンスを表す複数の出
力を有するシフト・レジスタと、シフト・レジスタの出
力によって、及び粗プリセッションを示すｎ番目の変調
状態記号毎にゼロになり、介在する変調状態記号が生じ
る時に、粗プリセッションの１／ｎに等しい量だけ加え
られる微プリセッションを表した、周期的にインクリメ
ントするビット集合によってアドレスされ、アドレス可
能な位置毎に、Ｉ及びＱ制御値を生成するＲＯＭと、Ｉ
及びＱ制御値を受信するために結合されたＩＱ変調器と
からなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、粗マッパ・プリセ
ッション及び微フィルタ・プリセッションを備えたπ／
４DQPSK 変調に関する。

【０００２】

【従来の技術】ＩＱ変調は、搬送波の振幅及び位相の両
方を制御することによって、情報で搬送波を符号化する
技法である。ＩＱ変調器には、搬送波、同相制御入力
Ｉ、及び直角位相制御入力Ｑが供給される。ＩＱ変調器
は、制御入力の値に従って、搬送波の振幅及び位相を変
形する。最も一般的な形態の場合、被変調搬送波の振幅
及び位相は、独立して、連続的に変化させることが可能
である。変調フォーマットによっては、搬送波の振幅及
び位相が、制約されてある値だけを仮定するものもあ
る。DQPSK及びπ／４DQPSKは、こうした変調フォーマッ
トの例である。こうしたフォーマットの意味するところ
は、ＩＱ変調器に対してＩ及びＱ入力値を制御すること
が、離散的ステップにおいて、急激に変化するというこ
とである。しかし、そのようなことが可能であると、結
果生じる搬送波のスペクトル内容には、許容通過帯域の
外側に入る望ましくない過剰な成分量が、容易に含まれ
る可能性がある。こうした望ましくないスペクトル内容
は、「スプラッタ（splatter）」と呼ばれることが多
い。こうしたスプラッタを許容可能なレベルに低減する
ために、フィルタを設けて、ＩＱ変調器に対するＩ及び
Ｑ制御入力の遷移を平滑化するのが一般的なやり方であ
る。

【０００３】デジタル情報（「プログラム」情報）のス
トリームを伝送するために、データの到来ストリーム
が、ｎ個の多くの連続したビットのグループにまとめら
れる。ｎ個の多くのビットの各グループは、次に、実際
に送信、及び受信されるプログラムデータの項目である
２ⁿ個の異なる可能なデータ記号の１つを表している。
送信器におけるＩＱ符号器（すなわち、「マッパ（mapp
er）」）は、プログラム情報のｎビット・データ記号
と、Ｉ及びＱ制御信号の値を表す変調状態記号を交換す
る。受信機における対応する復号化機構（「逆マッ
パ」）は、受信した変調状態記号と、プログラム情報の
元のｎビット・シーケンスを交換する。多くの変調フォ
ーマットでは、Ｉ及びＱ制御信号の値は、それぞれ、１
ビットで表されるので、全部で４つの異なる変調状態記
号が含まれる。

【０００４】一方の端部に、ＩＱ変調器を備える通信チ
ャネルは通常、もう一方の端部にＩＱ復号器を備えてい
る。離散的記号を伝送するこうしたチャネル（すなわ
ち、デジタル変調を伴うチャネル）の最良のＳ／Ｎ比
は、その１／２電力点が、記号レートの１／２だけ隔て
られるナイキスト・フィルタによって、全体としてチャ
ネルがフィルタリングされる場合に得られることが分か
る。チャネルの各端部に同じフィルタリングを組み込む
ことが望ましいので、チャネル全体に組み合わせナイキ
スト応答を与えるために、受信器と送信器の両方にルー
ト・ナイキスト・フィルタが用いられる。

【０００５】二乗余弦フィルタは、これらの基準に合致
し、ロール・オフ値αが適正に選択されれば、他の望ま
しい特性も有する。記号レートが２４．３ＫＨｚの場
合、隣接する記号干渉を最小限に抑え、同時に、通過帯
域があまり広くならないようにするには、αの値は０．
３５が望ましい。（これらのパラメータは、実際、３０
ＫＨｚチャネル間隔のNADC TDMA セルラ・テレフォン・
サービスの定義に組み込まれている。）これによって、
隣接記号の干渉が何故最小限に抑えられるのかを理解す
るために、二乗余弦フィルタによって実施されるナイキ
スト応答に、記号が実際にフィルタに到達する前（いわ
ゆる「負の時間」）に、フィルタが出力の発生を開始す
るという、かなり始末の悪い概念が含まれていることを
知るのが有効である。この「負の時間」の間、フィルタ
出力は、無励振に対応する静止レベルの上下両方へ周期
的に揺動する。従って、連続した変調状態記号の環境で
は、問題となる現在の記号に関して、フィルタがいかな
る処理に従って、出力を発生しているにせよ、フィルタ
は、現在の記号に先行する記号に関しても、また、現在
の記号に後続する記号に関しても尚も従っている。これ
らの出力は、全て、重畳によって加算され、フィルタの
現在の出力である合成値が形成される。しかし、こうし
た各揺動（現在問題となっている記号以外の記号に関し
て）が、現在の各記号が期待される時間に、ゼロ交差を
有するように構成することによって、フィルタ出力にお
けるこれら前後の揺動は、現在の記号に関する出力が期
待される時間に、必ず一時的にゼロを加えることにな
る。この総計でゼロになることによって、フィルタの出
力は、周期的に、現在の記号だけを表し、次いで、次の
現在の記号だけを表す、等が可能になる。従って、問題
となる現在の記号に関する出力は、必ず、隣接記号に関
する残留出力がゼロになる時間に生成されることにな
る。

【０００６】こうしたフィルタは、並列出力を備えたシ
フト・レジスタにおける最後の、例えば、１１番目のＩ
及びＱ制御値を捕捉することによって、実用的に実現す
ることが可能になる。１１番目の入力サイクル後、これ
らのシフト・レジスタにおける中央のＩ及びＱ制御値
は、現在の（最新の値ではないとしても）記号に対応す
る。後続する５つの記号と同様に、先行する５つの記号
に関するＩ及びＱ制御値も存在する。Ｉに関する１１個
の値が、全て、「Ｉフィルタ」に加えられ、Ｑに関する
１１個の値が、全て、「Ｑフィルタ」に加えられる。加
えられた全ての値を利用して、各フィルタは中央値に作
用し、その出力は、いわば、記号５つ分だけ遅れること
になる。しかし、これによって、「負の時間」の概念が
回避される。新しい値が利用可能になるので、該値をシ
フト・インし、最も古い値をシフト・アウトして、廃棄
することになる。各種システムが、各種の数の先行記
号、及び後続記号を利用することが可能であり、その数
は等しくなくてもよい。

【０００７】フィルタが要求されることをなすために
は、出力Ｉ及びＱ制御信号が、入力値の変化に応答し
て、ある値から次の値に変化する際に、何かによって、
出力Ｉ及びＱ制御信号の「軌道」を制御しなければなら
ない。これは、Ｉ及びＱの値の規則的に予定される変化
間の、サブインターバルと呼ばれるものを確立すること
によってなされる。例えば、サブインターバルの数は、
１６（２⁴）とすることが可能である。この場合、フィ
ルタには、入力として、現在のサブインターバルを定義
する４ビットが供給される。サブインターバルは、記号
レートより速い、適適切な速度で刻まれるクロック信号
に従って、規則的にインクリメントする。従って、各フ
ィルタの出力は、部分的には、被変調搬送波信号のスプ
リアス周波数の含有量を最小限に抑える所望の時間関数
である、Ｉ及びＱ制御信号に対する選択された軌道とす
ることが可能になる。

【０００８】更なるスプラッタ制御技法は、単純なDQPS
Kとπ／４DQPSKの差にある。DQPSKの場合、各送信記号
は、（新しい）現在の記号と、それに先行する記号との
間の位相の変化に対応する。一般に、送信記号は、0
゜、＋90゜、−90゜、及び180゜の位相変化に対応する
２ビットの位相情報を表している。問題は、これには、
隣接する記号を表すのに、搬送波において１８０゜の極
度の位相変化が必要になり、これによって、望ましくな
い量のスプラッタが生じることである。

【０００９】これに対し、π／４DQPSK は、±１３５゜
を超える位相シフトを決して必要としない。これは、隣
接する記号間に付加的な４５゜の位相シフトを導入する
ことによって実現される。この位相シフトの基本となる
定数は、「プリセッション」と称される。プリセッショ
ンの単位は、変調記号を表す際に基本単位として用いら
れる９０゜の１／２であるため、結果として元の組間で
インターリーブされる４つの記号の第２の組になる。し
かし、これを記号数の２倍化として扱う罠は、ここで配
列図が４つのポイントではなく、８つのポイントを有す
るとしても、回避され得る。プリセッションにより、４
つの位相値の２組が交互に生じるので、２組のうちの一
方の任意の現在値は、妥当な後続値として、他方の組の
４つの値だけを有する。従って、この錯覚は、０から７
個まで（２³個）のプリセッション４５゜の例が存在す
るが、受信機の復調器は、配列図の８つのポイントを元
の４つの記号にマッピングして戻すことができると理解
することにある。しかし、フィルタには、４つではな
く、ここで８つの記号と思われるものが供給される。

【００１０】Birgenheier 及びHooverに対する'613特許
に記載されている、π／４DQPSKシステムに関するフィ
ルタは、Ｉ及びＱにそれぞれ１ビットを、及び４５゜の
インクリメント数（モジュロ８、または、配列図の単位
円上の基準位置に対して）を表すために、３つの追加入
力ビットを利用して、この状況を表している。使用され
るマッパが、DQPSK システム（プリセッションがない）
に用いられるものと同じであり、π／４DQPSK における
プリセッションにより引き起こされる有効位相回転は、
フィルタにて考慮されねばならないということが伴うの
で、４５゜位相シフト数を表す３ビットが、そのシステ
ムにおいて必要とされる。

【００１１】

【発明が解決しようとする課題】詳細に後述するよう
に、'613特許により用いられるアプローチは、π／４DQ
PSKのためのＲＯＭベースのフィルタに、実際に必要と
されるよりも４倍のアドレス可能な位置の数を使用せし
める。それは、サイズ及びコストを節約するために、付
加的なメモリが削除され得る場合か、又は、そうではな
く付加的なメモリが、余分な機能性を付与するために使
用され得る場合には、望ましい。

【００１２】ＲＯＭベースのπ／４DQPSK フィルタに必
要とされるメモリ量は、他の記号毎に９０゜の位相シフ
トを取り入れる、ＩＱ変調器のマッパ（復調器の場合は
逆マッパ）を使用することによって、削減される。

【００１３】介在する記号の間は、追加の位相シフト
が、マッパによって取り入れられることはない。このポ
イントにおいて、変調状態記号のシーケンスに組み込ま
れたプリセッションの検査は、「０゜のプリセッショ
ン、９０゜のプリセッション、０゜のプリセッション、
９０゜のプリセッション、０゜のプリセッションと続
く」と思われる。９０゜のプリセッションは、交互の記
号に対して、交互のＤQＰＳＫマッパを用いることによ
り生成可能である。しかし、両方のマッパとも、共通の
レパートリを共用しており、新しい変調状態記号を必要
としないという点に留意されたい。さらに、交互の０゜
記号の間に、フィルタは、４５゜位相シフトを挿入する
が、マッパ（または逆マッパ）が９０゜の位相シフトを
挿入している介在時間の間に、こうした４５゜の位相シ
フトを挿入しない。この結果、変調状態記号のシーケン
スが有するプリセッション値が変更され、この時点で45
゜、90゜、45゜、90゜、と続くように思われる。しか
し、注意しないと、この概念は錯覚をもたらす。マッパ
に関する限り、０゜記号と９０゜のいずれについても、
マッパが行うことには何も変化はなかった。この例に関
連して実際に意図することは、９０゜のプリセッション
は、０゜のプリセッションが基準とするのと同じ位置を
基準とするということであり、実際には、［0゜,90
゜］、［0゜,90゜］、．．．［45゜,90゜］、［45゜,90
゜］、．．．と書くべきであることを意味している。し
かし、「プリセッション」という用語は、一般に、ある
記号から次の記号への変化を表すために用いられる。こ
のため、［45゜,90゜］、．．．から括弧を取り除い
て、45゜、45゜、45゜、45゜、．．．を得ることが可能
になる。従って、隣接する２ビット変調状態記号間にお
いては、やはり、全体で±４５゜または±１３５゜の位
相シフトが存在するが、フィルタのＲＯＭは、こうした
４５゜位相シフトの０−７のうちの数を表すための３ビ
ットとは対照的に、単一の４５゜位相シフトの有無を記
述するためには、１ビットの入力だけしか必要としな
い。

【００１４】π／４DQPSK として知られる変調フォーマ
ットは、４５゜の記号間プリセッションに加えて、ｎ×
９０゜（ｎ＝０、１、２、３）の公称記号間位相シフト
を有するものと考えることができる。プリセッション量
が、記号間位相間隔の１／２であるのは偶然ではない。
そうである場合には、幾つかの利点が得られるが、絶対
にそうでなければならないというわけではない。説明す
べき技法には、プリセッションの一部をマッパ（「マッ
パ」または「粗」プリセッション）に割り当て、残りの
部分（「フィルタ」または「微」プリセッション）をフ
ィルタに割り当てることが含まれる。好適な場合では、
全プリセッション量は、公称記号間位相期間（すなわ
ち、搬送波位相差）の１／２になり、マッパからの粗プ
リセッションは、公称記号間位相期間に等しくなり、他
の記号毎に生じる。フィルタからの微プリセッション
は、介在記号に生じ、単一ビットで表すことが可能であ
る。マッパからの他の粗プリセッション量、及びフィル
タからの他の微プリセッション量が考えられるが、微プ
リセッションについては２ビット以上の記述になる。

【００１５】熟慮すると明らかなように、新しいフィル
タリング技法は、変調器及び復調器における既存のフィ
ルタを個別に置き替えることが可能であり、対で置き替
える必要はない。すなわち、新しいフィルタの変調器
は、古いフィルタの復調器と以前の様に機能し、古いフ
ィルタの変調器は、新しいフィルタの復調器と機能する
ことになる。これは、新しいフィルタに関する送信／受
信位相変化のシーケンスが、不変のままであるためであ
り、結局は、やはり、π／４DQPSK ということになる。

【００１６】

【課題を解決するための手段】前述の目的を達成するた
めに、本発明は、変調器が、デジタル・プログラム・デ
ータに結合可能であり、ｎ番目の変調状態記号毎に生じ
る粗プリセッションを示す変調状態記号を生成するマッ
パと、変調状態記号を受信するために結合された入力を
有し、連続した変調状態記号のシーケンスを表す複数の
出力を有するシフト・レジスタと、シフト・レジスタの
出力によって、及び粗プリセッションを示すｎ番目の変
調状態記号毎にゼロになり、介在する変調状態記号が生
じる時に、粗プリセッションの１／ｎに等しい量だけ加
えられる、微プリセッションを表した、周期的にインク
リメントするビットの集合によって、アドレス指定さ
れ、アドレス可能な位置毎に、Ｉ制御値及びＱ制御値を
生成するＲＯＭと、Ｉ及びＱ制御値を受信するために結
合されたＩＱ変調器と、から構成されることを特徴とす
る。

【００１７】

【発明の実施の形態】次に、図１−２を参照すると、本
発明の原理に従って構成された、ＩＱ変調器の簡略した
ブロック図３３が示されている。直列デジタルデータ・
ストリームDIG_DATA １は、伝送すべきアナログ・プロ
グラム素材のデジタル・バージョン、または、まず第一
に、デジタル形式で存在するデータ集合を表している。
クロック信号DIG_CLK ３は、DIG_DATAの順次データ値を
シフト・レジスタ２に刻時する。本発明の例の場合、デ
ジタルデータ・ストリームは、直列であり、シフト・レ
ジスタ２は、２ビットを有している。明らかに、これ
は、π／４DQPSK 変調を取り入れたセルラ・テレフォン
の典型例であるが、データが並列で、バイト指向のフォ
ーマットで表されていたとしても、また、基本の記号間
プリセッション・レートが、記号当たりπ／４ラジアン
（４５゜）以外であったとしても、本発明の原理を用い
ることが可能である。また、π／４DQPSK 変調が、本発
明の教示が適用可能である、デジタルＩＱ変調に関する
フォーマットの１つにすぎないことも明らかである。

【００１８】シフト・レジスタ２は、直列／並列変換を
実施し、この変換によって、入力プログラム・データ記
号として扱われるビット対が生成される。クロック信号
DIG_CLK３は、その出力５が信号NEW_SYM である（１／
２の）分周器４に加えられる。NEW_SYM ５のエッジは、
シフト・レジスタ２が新しいビット対によって占められ
る毎に１回生じる。クロック信号NEW_SYM ５自体は、別
の（１／２の）分周器６に加えられて、信号EVEN_ODD７
が生成される。EVEN_ODDは、シフト・レジスタ２のプロ
グラム・データ記号を２つの集合にグループ化するため
に利用され、シフト・レジスタ２のあらゆる他のビット
対は、「偶数」集合に属し、一方介在ビット対は、「奇
数」集合にあると言われる。偶数及び奇数のこの要件
は、単なるラベリングであり、１が奇数であるので、ス
トリングにおける第１の記号が奇数であり、２が偶数で
あるので、第２の記号が偶数であるべきことを意味する
ものではない。

【００１９】信号７EVEN_ODDは、二極双投式スイッチと
して機能する、ＭＵＸ８に加えられる。ＭＵＸ８に対す
る入力は、シフト・レジスタ２に含まれる２ビットのプ
ログラム・データ記号である。プログラム・データ記号
が偶数である期間中に、ＭＵＸは、そのデータ記号を０
゜DQPSK マッパ９に送り、奇数プログラム・データ記号
は、９０゜DQPSK マッパ１０に送られる。マッパ９及び
１０の機能は、総合変調フォーマットに従って、入力プ
ログラム・データ記号を変調状態記号と交換することで
ある。（直接QPSKの場合、例えば、一方のビットは、Ｉ
の値を意味し、他方のビットは、Ｑの値を意味するため
にとられ得る。こうした単純な場合には、更なるマッピ
ングは不要であり、マッパ自体が不要になる。DQPSK 、
及びπ／４DQPSK では、こうした単純性は許容されない
ので、実際のマッパが確実に必要である。）図３及び４
に、マッパ９及び１０により実行されるグレイ・コード
化マッピングを示す。すぐに明らかになるように、マッ
パ９及び１０は又、それぞれ、最新の変調状態記号を表
すLAST_C１６及びLAST_D１７を入力信号として受信す
る。この情報は、差分マッピングの定義の一部（DQPSK
におけるD ）であるので、必要になる。２つのマッパが
何故必要か、及び、その出力が如何に協働するかについ
ては、以下の部分で説明する。

【００２０】各マッパ９及び１０の出力は、それぞれ値
Ｃ_k及びＤ_kを表す、２ビットである。マッパ９及び１０
のそれぞれの該出力は、やはり、二極双投式スイッチと
して働く、別のＭＵＸ１１に加えられる。スイッチの位
置は、ＭＵＸ８とちょうど同じように、信号EVEN_ODD７
によって制御される。偶数期間中に、マッパ９は、ＭＵ
Ｘ８及びＭＵＸ１１の両方によって選択される。奇数期
間中に、両方のＭＵＸは、マッパ１０を選択する。

【００２１】ＭＵＸ１１のＣ_k出力は、１１ビットのＣ
シフト・レジスタ１４のデータ入力に結合され、一方Ｄ
_k出力は、１１ビットのＤシフト・レジスタ１５のデー
タ入力に結合される。信号NEW_SYM５は、シフト・レジ
スタ１４及び１５のそれぞれのシフト制御入力に結合さ
れる。もちろん、最新のＣ_k及びＤ_kは、シフト・レジス
タ１４及び１５に最近に刻時された値である。信号LAST
_C１６及びLAST_D１７は、それぞれ、Ｃシフト・レジス
タ１４及びＤシフト・レジスタ１５の入力セルから得ら
れる。これらの信号１６及び１７は、どのマッパがそれ
を生成したかに関係なく、共に、以前の変調状態記号を
表す。各マッパは、マッピング処理の一部としてこの情
報を必要とする。従って、信号LAST_C１６及びLAST_D１
７は、マッパ９及び１０のそれぞれに対する入力として
供給される。

【００２２】本発明の例の場合、Ｃシフト・レジスタ１
４及びＤシフト・レジスタ１５は、それぞれ、１１ビッ
トを有しているが、もちろん、これは、幾つかの可能性
の１つにすぎない。ビット数が多くなれば、フィルタに
関するナイキスト作用の実現がより良くなる。奇数ビッ
ト数は、現在の（中間の）記号に先行するだけでなく、
現在の記号に後続する、等しい数の変調状態記号に関し
て、対称的に影響し得る中間が存在することを表してい
る。シフト・レジスタ１４及び１５における偶数のセル
は、実際機能するが、セル数が増大するにつれ、非対称
性の効果が減少する。Ｃシフト・レジスタ１４のセルに
おけるビット値は、Ｃフィルタ入力１８としてまとめら
れ、Ｄシフト・レジスタ１５のセルのビット値は、同様
に、Ｄフィルタ入力１９としてまとめられる。

【００２３】フィルタ自体は、４つのフィルタＲＯＭ２
０−２３から構成される。これらは、C COS ROM２０、D
SIN ROM ２１、C SIN ROM ２２、及びD COS ROM ２３
である。４つのＲＯＭ２０−２３は、全て、最上位アド
レス・ビットとして信号EVEN_ODDを受信する。Ｃフィル
タ入力１８は、中位のアドレス部分として、C COS ROM
２０、及びC SIN ROM ２２に加えられる。Ｄフィルタ入
力１９は、同様に、中位のアドレス部分として、D SIN
ROM ２１、及びD COS ROM ２３に加えられる。また、４
つのＲＯＭ２０−２３は、全て、最下位アドレス・ビッ
トとして４ビット信号SUB_INT ３４も受信する。この信
号は、各記号期間を１６個の間隔に分割するカウンタ機
構（不図示）によって発生される。フィルタからの出力
（Ｉ及びＱ制御信号）に関する軌道が生成されるのは、
これらの間隔においてである。

【００２４】この例の場合、フィルタＲＯＭ２０−２３
のそれぞれは、図示のように、１０ビット幅の出力を有
している。特定の幅は、選択の問題である。各種フィル
タROMの出力は、下記のように組み合わせられる。加算
器２４は、C COS−D SIN の差を形成するが、この差
は、１０ビットのデジタルI(t)信号３５である。加算器
２５は、１０ビット幅の和C SIN＋D COS を形成する
が、これは、デジタルQ(t)信号３６である。デジタルI
(t)信号３５は、ＩDAC ２６に加えられ、その出力アナ
ログI(t)信号３７が、そこからフィルタ２８に加えられ
て、フィルタリングされたアナログI(t)信号３９が生成
される。デジタルQ(t)信号３６は、同様に、ＱDAC２７
に加えられ、その出力アナログQ(t)信号３８が、そこか
らフィルタ２９に加えられて、フィルタリングされたア
ナログQ(t)信号４０が生成される。フィルタ２８及び２
９は、単に、DAC ２８及び２９のアナログ出力における
階段状遷移を平滑化するだけである。フィルタリングさ
れたアナログI(t)及びQ(t)信号３９及び４０は、それぞ
れ、ＩＱ変調器３０のＩ入力及びＱ入力に結合される。
ＩＱ変調器３０は、搬送波入力信号３１を受信し、次に
ＩＱ変調器内で変調して、被変調搬送波出力３２を生成
する。搬送波信号３１は、無線信号または可聴信号とす
ることが可能である。

【００２５】引き続き、説明したばかりの構造の動作方
法に関する例について述べる前に、おそらくは、図２に
組み込まれた、４つのＲＯＭ−２つの加算器アーキテク
チャについて注釈を加えることが有効であろう。留意す
べきは、それについては、組み込まれている'613特許、
及び91年4月の HP Journalの論文においてある長さにわ
たって説明されているということである。そこで述べら
れているように、おそらく、４つのフィルタＲＯＭと２
つの加算器の内部で行われていることだけの、簡単な説
明を加えるのが、やはり有効であろう。これは、４つの
ＲＯＭ−２つの加算器アーキテクチャ、及びＭＵＸ−２
つのマッパ−ＭＵＸ構造が、デジタルI(t)及びQ(t)信号
３５及び３６の生成に必要とされる畳み込み和を行う、
ＲＯＭベースのフィルタにおいて必要とされる、アドレ
ス空間のサイズを縮小するための方法、又は方策である
ためである。それらは、独立した縮小であるが、この独
立性を真に認識し、理解するためには、各方策が何を行
うのか、従ってそれらが何故異なるのかを知ることが有
効である。これは又、２つの混同を防止するのにも役立
ち、従って、全体が如何に機能するかについてのより深
い理解を促進する。

【００２６】始めに、マッパが１つしかなく、それは標
準的なDQPSK の一種であるものと仮定する。デジタルI
(t)信号を生成するために、１つのフィルタＲＯＭがあ
り、デジタルQ(t)信号を生成するために、１つのフィル
タＲＯＭがあるものとする。I(t)を生成する畳み込み
和、及びQ(t)を生成する畳み込み和は、それぞれ、完全
な変調状態記号ストリングの関数である。あいにく、そ
れは、変調状態記号の分離可能部分が、Ｉだけしか表さ
ず、残りの部分が、Ｑだけしか表さないという事例では
ない。従って、各フィルタＲＯＭは、両方のフィルタ入
力を必要とする。（両方のＲＯＭとも同様にアドレス指
定されるので、これは、その出力幅を２倍すれば、１つ
のＲＯＭで十分であることを意味する。１つのＲＯＭ又
は２つのＲＯＭと、その出力幅との間の差は、ここでは
問題ではなく、問題は、実用システムに要求されるアド
レス指定のビット数があまりにも多いということであ
る。）ＲＯＭを利用して、制限された範囲内のａ及びｂの任意
の値に対して、ｆ（ａ）及びｇ（ｂ）の和を求めること
に決まったと仮定する。ａ及びｂが、それぞれ、ほんの
数ビットで表される場合には、これを行うのは容易であ
る。単純に、ａを表すビット、及びｂを表すビットを、
アドレス・ビットとして、ＲＯＭに適用し、関連する和
が、可能性のあるａ及びｂの組み合わせに対応する各ア
ドレスにロードされるように配列する。ここで、ａが実
際にはΣａ_iであり、ｂが実際にはΣｂ_iであり、ａ及び
ｂの値自体は、明示的に分かっていないものと仮定する
と、利用可能な全ては、さまざまなａ_i及びｂ_iというこ
とになる。賢明な者であれば、単純に、ａ_i及びｂ_iの全
てをアドレスとして用いる。これは有効に作用するが、
ここで、ａ_i及びｂ_iの組み合わせシーケンスが、ＲＯＭ
のアドレスとして利用できるビットより多くのビットに
よって表されるものと仮定する。さて、どうなるか？こ
の答は、その出力がｆ（ａ）［Σｆ（ａ_i）］である一
方のＲＯＭにａ_iを適用し、ｆ（ｂ）を得るために他方
のＲＯＭにｂ_iを適用することである。次に、２つのＲ
ＯＭ出力を独立した機構によって加算する。必要とされ
るアドレス可能度は、１つのシーケンス全体Σａ_i（ま
たはΣｂ_i）を表すのに必要とされる量だけ、低下し
た。

【００２７】ＲＯＭベースのフィルタによって実施され
る数学演算の性質を理解すれば、I（ｔ）が、ΣＣ_kｃｏ
ｓ（ｋπ／４）項からΣＤ_kｓｉｎ（ｋπ／４）項を減
ずることによって求められるのは明らかである。（ｋπ
／４引数は、そのストリングにおけるｋ番目の記号に対
して、DQPSK をπ／４DQPSK に関連づける代入から生じ
る。）同様に、Q(t)は、ΣＣ_kｓｉｎ（ｋπ／４）項と
ΣＤ_kｃｏｓ（ｋπ／４）項を合計することによって求
められる。総和シーケンスにおけるさまざまなＣ_k（ま
たはＤ_k）は、適用されるアドレス（シフト・レジスタ
から生じる）の一部であるので、フィルタＲＯＭの各ア
ドレス可能位置には、適合する積和が含まれている。Ｃ
_k及びＤ_kの両方を各フィルタＲＯＭに供給して、各フィ
ルタＲＯＭが、アドレスの各種組み合わせ（Ｃ_k及びＤ_k
のシーケンスに関する値）において、プリロードされた
内容として関連する最終和（または差）を指定できるよ
うにするというよりも、この概念は、ＲＯＭだけを利用
して、シーケンス項ΣＣ_kｃｏｓ、ΣＤ_kｓｉｎ、ΣＣ_k
ｓｉｎ、及びΣＤ_kｃｏｓに関する値を求め、フィルタ
ＲＯＭの出力に操作を加える加算器によって、その間の
最終和と差が求められるようにすることである。このよ
うにして、所与のフィルタＲＯＭは、ひとまとめに捉え
られたＣ_kシーケンス、及びＤ_kシーケンスの直積演算の
かなり大きい集合にわたってではなく、Ｃ_k（または
Ｄ_k）の単一シーケンスにわたってアドレス可能であり
さえすればよい。Birgenheier に対する'613特許におけ
る式（３）、（４）、（９）、及び（１０）、及びコラ
ム５−７の文章を参照されたい。

【００２８】簡単に言えば、Birgenheier は、Ｃ_k及び
Ｄ_kがいっしょにアドレス指定する２つのＲＯＭ（無償
で、関連する和及び差を組み込むことができる）とは対
照的に、和または差においてΣＣ_kまたはΣＤ_kを利用
する毎に、ΣＣ_kまたはΣＤ_kによってしかアドレス指定
されないフィルタＲＯＭを設けることによって（４つの
ROMが必要になる）、フィルタＲＯＭに必要なアドレス
・ビット数を減少させた。この４つのＲＯＭ構成は、尚
も、最終和及び最終差を計算することが必要であり、従
って、２つの加算器が必要になる。しかし、４つのＲＯ
Ｍ構成におけるＲＯＭは、はるかに小さいアドレス空間
を有し、ΣＣ_kまたはΣＤ_kを表現するのに必要なビット
数だけ縮小された。Birgenheier によって実現された縮
小は、各種のＣ_k及びＤ_k（Ｃフィルタ入力１８、及び
Ｄフィルタ入力１９について考察されたい）を生成する
方法に影響を与えないことに留意されたい。Birgenheie
r には、見落としがあった。

【００２９】図１および図２の動作説明を再開するにあ
たって、Birgenheier による教示の一般的な改良が実際
に組み込まれていることに留意されたい。４つのフィル
タＲＯＭと２つの加算器がある。ただし、４５゜の位相
回転については３ビットではなく、１ビット、すなわち
１ビット信号EVEN_ODD７である。さらに、Birgenheier
が考慮しなかった、特別のマッパ、及び関連するＭＵＸ
がある。図１および図２の動作を理解するため、ここ
で、図３及び図４に示すマッパ・テーブルを参照する。

【００３０】図３は、０゜マッパ９について、新しい２
ビット・データ記号（シフト・レジスタ２からの）と、
先行する２ビット変調状態記号との全組み合わせに関し
て、どんな変調状態記号が与えられるかを表構成で示す
ものである。新しいデータ記号は、搬送波上に変調さ
れ、次いで送信されるプログラム素材である、単なる入
力ビット対である。そのより重要な意味は、プログラム
・データの関係でしか存在しない。図３のテーブルに関
する限り、入力データ記号は、可能性のある各種の２ビ
ットの組み合わせにすぎない。各種変調状態記号（次
の、または以前の）は、図５−８を含めて、例示が進む
につれて明らかになるように、変調フォーマット内にお
ける意味を有している。（また、小さい文字Ａ−Ｄ、及
び、０゜／＋９０゜／１８０゜／−９０゜は、図５−８
の関係において意味を得て、該図によって示される例と
関連して役立つことになる。）DQPSK に習熟した者であ
れば、そのサービスに用いられる正規のものとして、図
３のマッピングを認識するであろう。

【００３１】図４は、図３に示すものと全体の形式が同
じマッピングであるが、その実体は、入力変数と出力と
の間の関係が異なっている。すなわち、図３及び４のマ
ッピングは、両方とも、同じものから他のものへのマッ
ピングであり、単なる異なるマッピングである。すぐに
明らかになるように、その差は、９０゜の位相シフトに
対応する。すなわち、DATA_SYMが、各マッパに対する特
定の入力であり、EVEN_MAP_OUT及びODD_MAP_OUTが、異
なるマッパの出力である場合、「ODD_MAP_OUT−EVEN_MA
P_OUT ＝９０゜」の関係が、理解できる。

【００３２】次に、π／４DQPSK を得るための方法の１
つは、基本DQPSK マッピングが要求する上記変更に加え
て、変調状態記号に規則的に増大する４５゜のプリセッ
ションを加える（フィルタにおいて）ことである。注目
しようとしなくても、注目されるのは、こうした機構を
利用して、単一の４５゜の位相シフトを導入することが
できることである。正規のDQPSK マッピングを０゜マッ
ピングと呼ぶことにする。４５゜のプリセッションを生
じることになる連続入力データ記号に関して、０゜マッ
ピングと９０゜マッピングの間における変更は如何に行
われるのか？交差結合の変更（一方のマッパからの最後
の時間の出力が、他方のマッパに対する次の時間の入力
になる）によって結合される差動的性質によって、０゜
マッピングと９０゜マッピングを組み合わせることによ
って、他の記号毎に９０゜のプリセッションが生じ、介
在記号［0゜,90゜］、［０゜,90゜］、．．．にはプリ
セッションが生じないが、ここで、括弧によるグループ
化は、各プリセッション値に関する基準の共通点を表し
ている。これが、粗プリセッションを生成する。微プリ
セッションは、各０゜マッピングをフィルタにおける４
５゜シフトと結合することによって得られるが、９０゜
マッピング時にこうしたシフトを導入することはない。
各プリセッション量を先行記号に対する基準とし、括弧
を取り除いて、45゜、45゜、45゜、45゜、．．．を得る
ことができる。次に、これが、如何に作用するかを示す
例について、図５を参照する。

【００３３】図５には、ある程度限定的な、しかし任意
に選択された、入力データ記号シーケンスに関するπ／
４DQPSK 遷移図の例が示されている。「遷移番号（TRAN
SITION NUMBER）」と表示されたコラム４１は、単なる
この例に生じる遷移の順次番号付けである。それらは、
図６−８において対応する位置を見つけるのを助けるた
め、六角形で包囲されている。「現在の変調状態（CURR
ENT MODULATION STATE）」と表示されたコラム４２に
は、この例で要求される、異なるπ／４DQPSK 変調状態
の３ビット記述のシーケンスが記載されている。π／４
DQPSK には８つの状態が存在するので、それらを全て表
すには３ビットが必要になる。「新データ記号（NEW DA
TA SYMBOL）」と表示されたコラム４３は、プログラム
・データから新たに到着した入力を表している。コラム
４２の既存の状態とコラム４３の新しい入力を組み合わ
せることによって、コラム４２に次の下位の登録が生じ
る。図６には、結果生じる配列図が示されている。この
例において、如何にしてＸとＯの両方が巡察され、単な
る２ビット表現では、このシーケンスの十分な記述が不
可能であることが示されているかに留意されたい。

【００３４】コラム４４には、プリセッションの生成に
用いられる、増大するが、周期的な複数（０−７）の４
５゜のオフセットを表すカウントを追加入力として有す
るフィルタと共に、標準的なDQPSK マッパを如何に利用
することができるかが示されている。コラム４４は、図
７と関連して検分すべきである。図７では、Ｘだけしか
巡察されない点に留意されたい。図７及びコラム４４
は、マッパ機能の記述であり、インクリメントする整数
回の４５゜位相シフトをフィルタに組み込む装置によっ
て、マッパは、Ａ−Ｄで表示のちょうど４つの状態間を
移行することが可能になるのは明らかである。すなわ
ち、コラム４４は、４つの記号Ａ−Ｄの標準的なDQPSK
マッパ出力に操作を加えて、図６に示す変調状態遷移の
特定のシーケンスを生じさせる方法である。これは、有
効に働くが、図８及びコラム４５で表された技法の場合
のフィルタＲＯＭの４倍のアドレス空間のフィルタＲＯ
Ｍを必要とする。

【００３５】コラム４５及び図８には、図６に示す変調
状態遷移のシーケンスを表すもう１つの方法が示されて
いるが、マッパからの４つの記号Ａ−Ｄだけしか用いら
れていない。この新しいマッパは、図１および図２のハ
ードウェア・ブロック図において、交替で利用される１
対のマッパとして実施される。それは、図示のシーケン
スを発生するのに相応に複雑である単一マッパとするこ
とも可能である。コラム４５の表現は、フィルタによっ
て供給される４５゜のオフセット量を表すのに単一ビッ
トしか必要としないことに留意されたい。

【００３６】実際に、コラム４２に記載された例示の遷
移シーケンスを実行するには、図３及び図４を参考にす
べきである。ここで、その全てについて詳述する必要は
ないが、コラム４４及び４５のそれぞれの開始にまで遡
ることは、有益であるかもしれない。コラム４４の方法
は、図３のマッパだけしか必要としない。初期変調状態
は、１１０であり、これはＡ＋４５゜である。入力デー
タは、００であり、これによって、図３のマッピングに
従って、ＡがＡにマッピングされる。その間に、３ビッ
ト・カウンタがインクリメントして、プリセッション量
を増大し、フィルタによって導入される４５゜のオフセ
ットが９０゜になる。これで、第２の遷移の準備が整っ
たことになる。入力データは、０１である。マッパは、
０１の入力に対し、Ａの先行状態をＢにマッピングす
る。インクリメントしたオフセットは、この場合、さら
に４５゜大きく、すなわち１３５゜になる。

【００３７】コラム４５の方法は、以下の通りである。
初期変調状態は、１１０である。これは、Ａ＋４５゜に
よって表される。これは、偶数マッパからの出力であ
り、従って、入力データ記号のマッピングにおいては、
奇数（９０゜）マッパ（図４）が次に用いられる。その
入力は、００である。図４のマッパによって、現在の変
調状態記号Ａ、及び入力データ記号００が、次の変調状
態記号Ｂにマッピングされる。（これと図３の０゜マッ
パを比較されたい。）遷移＃１の終了によって、フィル
タからの４５゜オフセットが除去され、新しい変調状態
として、Ｂだけが残される。次の入力データは、０１で
ある。この場合、図３の偶数（０゜）マッパが利用され
る。該マッパによって、現在の変調状態Ｂ、及び新しい
入力データ記号０１が、次の変調状態Ｃにマッピングさ
れる。この偶数マッパの利用には、４５゜オフセットの
復帰が伴い、遷移＃２の最終結果Ｃ＋４５゜が生成され
る。奇数マッパによって、次の変調状態記号が生成され
る。該マッパによって、現在の変調状態Ｃ、及び新しい
データ入力００が、次の変調状態Ｄにマッピングされ
る。この奇数マッパの利用には、４５゜オフセットの撤
回が伴い、遷移＃３の最終結果は、単なるＤになる。

【００３８】図５のテーブル表示を離れる前に、そこに
見受けられる幾つかのの関係について留意するのが有用
である。第１に、コラム４４に必要とされる表現は、変
調状態記号Ａ−Ｄと、８つの異なるオフセット値０゜−
１３５゜の全ての組み合わせを最終的に必要とするとい
う点に留意されたい。これは、全部で３２の異なる組み
合わせになり、フィルタにおけるＲＯＭに対するその表
現のアドレス指定には、５ビットが必要になる。次に、
コラム４５の技法には８つの異なる可能性しか存在しな
いという点に留意されたい。実際、コラム４５の内容
は、可能性のある全ての例について、コラム４４の内容
の部分集合である。このことは、重要かつ有用な結果で
ある、というのも、それは、コラム４５に関してアドレ
ス空間が縮小されたフィルタＲＯＭによって実行される
操作が、コラム４４の技法に関してフィルタＲＯＭによ
って実行される操作の部分集合にすぎないということを
意味しているからである。これは、ブラック・ボックス
として、フィルタは同等であり、同じタイプを対にして
用いる必要はないが、通信チャネル内において混合し、
整合させることが可能であるとする概念を支援する。

【００３９】しかし、あいにくではあるが、このこと
は、２つのタイプのフィルタが、そのＲＯＭに同じ内容
を記憶しているということを意味しない。これが何故そ
うなのかを理解するには、フィルタＲＯＭに対する入力
から生じるΣＣ_kｓｉｎ（ｋπ／４）及びΣＤ_kｓｉｎ
（ｋπ／４）の和に少し戻ることが必要になる。Birge
nheierにより述べられた案では、引数（ｋπ／４）は、
モジュロ８としているとみなされる（変数の変更後、'6
13特許におけるコラム７の３３行目からを参照）。本明
細書に記載した、縮小されたアドレス指定フィルタＲＯ
Ｍの場合、モジュロ２としているとみなされる。これ
は、フィルタＲＯＭが０−７の４５゜プリセッションの
インクリメントを記述するのに要する３つのアドレス・
ビットと、単一の４５゜オフセットの有無を記述する１
ビット（EVEN_ODD）とを比較した差を反映している。こ
の単純な変更により、'613特許のコラム８に示された設
計式（１４）及び（１５）を利用して、本明細書に記載
の縮小されたアドレス指定フィルタＲＯＭ２０−２３の
内容を計算することが可能になる。

【００４０】これを理解するためのもう１つの方法は、
変調状態記号がシフト・レジスタ１４及び１５を介して
伝搬する（記号の一部は、一方のシフト・レジスタ内に
あり、また、一部は、他方のシフト・レジスタ内にある
が、同時にシフトされる）際の、変調状態記号の意味に
ついて考察することである。変調状態記号は、シフト・
レジスタに入る時点において、あるプリセッション量、
すなわち、実質的に、記号が生成された時点における量
と関連づけられる。この関連は、変化しないが、それ
は、変調状態記号自体の一部ではないので、暗黙的であ
るか、あるいは間接的に表されることになり、いつで
も、多数の変調状態記号が、フィルタＲＯＭに対するア
ドレスとして適用されるが、プリセッション表示子は１
つだけであるという点に留意されたい。それは何故か？
つまり、３ビットの種類であろうと（ｋが、０−７の４
５゜プリセッション・インクリメントに等しい）あるい
は、１ビットの種類（０゜マッパ及び９０゜に関するEV
EN_ODD）であろうと、プリセッション表示子は、フィル
タに適用される複数の変調状態記号のうちのある特定の
変調状態記号（例えば、中央の記号）と暗黙的に関連づ
けられる。従って、例えば、Birgenheierの構成の場
合、３ビット・プリセッション表示子０１１（３）は、
中央の記号（本例のシフト・レジスタにおける位置が１
１の場合には、５番目の記号が考慮される）が、インク
リメントされた３番目のプリセッション量（おそらく、
０゜及び４５゜の後の９０゜）に対応するという意味を
含む。暗に、シフト・レジスタ位置４の記号は、プリセ
ッション表示子１００と関連づけられ、位置３の記号
は、１０１と関連づけられ、位置２の記号は、１１０と
関連づけられ、等のようになる。位置６は、プリセッシ
ョン表示子０１０と関連づけられ、等のようになる。３
ビット・フィールドが、ちょうど３ビット・カウンタの
ようにインクリメントし、デクリメントするので、００
０が減少すると、１１１に変化し、１１１が増加する
と、０００に変化する。各記号は、それ自体の個々のカ
ウントを伴わないし（３の１１倍は、３３ビット！）、
中央の記号のカウントだけしか、ＲＯＭには供給されな
いので、順次隣接記号に対するインクリメント及びデク
リメントが含まれ、フィルタＲＯＭにおける各種のアド
レスについて計算される値に反映される。これに対し、
１ビットEVEN_ODD信号、及び縮小されたアドレス空間の
フィルタＲＯＭに関連した技法では、その値が、０、
１、０、１、０、１、．．．のように変化するプリセッ
ション・フィルタ表示子が用いられる。従って、フィル
タ方策が実際には異なり、フィルタＲＯＭにおける数を
再計算する必要がある。

【００４１】最後に、最大限の縮小が達成されたことに
注目される。４つの記号Ａ−Ｄは、２ビットを必要と
し、唯一の４５゜位相シフトは、１ビットを必要とする
ので、全部で３ビットになる。３ビットは、８つの記号
を表すのに必要なものであり、この場合、８つの記号
が、π／４DQPSK のものである。４５゜オフセットが交
替する８つの記号Ａ−Ｄの表現は、単なる便宜上のもの
でしかなく、処分に対して凝る者であれば、図６の００
０−１１１変調状態に関連して、全てを記述することも
可能である。

【００４２】しかし、これらの結果が、π／４DQPSK フ
ォーマットの全ての複雑さを、１対のマッパに（あるい
は、単一のより複雑なマッパに）ゆだねるのが望ましい
ということを示唆するものと考えるのは、間違いであ
る。必要とされるのは、同時に、マッパによって生成さ
れる変調状態記号のビット数を最小限に抑え、さらに、
プリセッションの記述に必要なビット数を減少させるこ
とである。これを実現する有効な方法は、他の記号毎
に、あるいは４番目の記号毎に、あるいは、多くの記号
を伴うフォーマットの場合、８番目の記号毎に、マッパ
にある粗プリセッションを導入させることである。次
に、フィルタによって、１、２、または３ビットで表示
可能な微プリセッションが供給される。どれが、フィル
タＲＯＭに関して最小数のアドレス指定ビットを必要と
しているかに従って、粗プリセッションと微プリセッシ
ョンの混合が選択される。各シフト・レジスタに、ｋ個
の多くのセルが存在する場合、変調状態記号の幅に１つ
のビットが追加される毎に、フィルタＲＯＭのアドレス
には、ｋ個の多くのビットが追加されることを覚えてお
かねばならない。従って、マッパのプリセッションを表
す能力は、その結果が、他の記号毎にのみ、あるいは、
４番目の記号毎に、等というように生じる粗プリセッシ
ョンであることを意味する場合であっても、できるだけ
最大限に活用すべきである。マッパからのこうした粗プ
リセッションは、次に、１つおきの介在記号、または４
つの記号からの３つの介在記号に関して、フィルタによ
って導入され、ほんの数ビットの単一集合によって表さ
れる、微プリセッションによって拡張することが可能で
ある。しかし、全ての複雑さをマッパ、またはフィルタ
にゆだねると、フィルタＲＯＭのアドレス指定に必要な
ビット数がむやみに増大することになる。

【００４３】本明細書に記載した新規の概念では、交替
する４５゜のオフセット・ビットEVEN_ODD が、変調状
態符号化において、常に全ての記号をトグルする、ある
（特定の）ビットとみなされる。π／４DQPSK の性質を
考えれば、これは驚くに当たらない。その基本概念に戻
ると、ＲＯＭベースのフィルタを最小限に抑えて、任意
の２つの変調状態記号間における最小位相差を超えな
い、「インクリメンタル」・プリセッション量に関する
プリセッション表示子を伴う、異なるシーケンスのDQPS
K 変調状態記号を認識することが可能であることを示し
た。これには、マッパが、各「真の」π／４DQPSK 変調
状態記号毎に、DQPSK とインクリメンタル・プリセッシ
ョンに関連して記述を生成する必要があり、また、イン
クリメンタル・プリセッション量がフィルタに対して記
述される必要がある。

【００４４】以下に、本発明の実施態様を列挙する。

【００４５】１．デジタル・プログラム・データに結合
可能であり、ｎ番目の変調状態記号毎に生じる粗プリセ
ッションを示す変調状態記号を生成するマッパと、変調
状態記号を受信するために結合された入力を有し、連続
した変調状態記号のシーケンスを表す複数の出力を有す
るシフト・レジスタと、シフト・レジスタの出力によっ
て、及び粗プリセッションを示すｎ番目の変調状態記号
毎にゼロになり、介在する変調状態記号が生じる時に、
粗プリセッションの１／ｎに等しい量だけ加えられる、
微プリセッションを表した、周期的にインクリメントす
るビットの集合によって、アドレス指定され、アドレス
可能な位置毎に、Ｉ制御値及びＱ制御値を生成するＲＯ
Ｍと、Ｉ及びＱ制御値を受信するために結合されたＩＱ
変調器と、から構成される変調器。

【００４６】２．変調器が、π／４DQPSK 変調器であ
り、粗プリセッションが９０゜であり、微プリセッショ
ンが４５゜である、前項１に記載の変調器。

【００４７】３．マッパが、DQPSK を実施する第１の符
号器と、その出力がDQPSK から９０゜変位する第２の符
号器から構成され、粗プリセッションを示すｎ番目の各
変調状態記号が、第２の符号器によって生成されるこ、
前項２に記載の変調器。

【００４８】４．ＲＯＭが、さらに、変調状態記号間の
サブインターバルを表す、周期的にインクリメントする
ビットの集合によってアドレス指定され、ビットの集合
が、各変調状態記号毎に１回の周期でインクリメントす
る、前項１に記載の変調器。

【００４９】５．ＲＯＭが、第１の余弦値ＲＯＭ、及び
第１の正弦値ＲＯＭから構成され、Ｉ制御値が、第１の
余弦値ＲＯＭの出力から第１の正弦値ＲＯＭの出力を減
ずることによって形成され、さらに、ＲＯＭが、第２の
余弦値ＲＯＭ、及び第２の正弦値ＲＯＭから構成され、
Ｑ制御値が、第２の余弦値ＲＯＭの出力を第２の正弦値
ＲＯＭの出力に加えることによって形成される、前項１
に記載の変調器。

【００５０】６．ｎ番目の変調状態記号毎に、粗プリセ
ッションを示す変調状態記号に、デジタル・プログラム
情報をマッピングするステップと、変調状態記号をフィ
ルタリングして、こうした各記号毎に均一なプリセッシ
ョンを示す、フィルタリング済み変調状態記号を生成す
るステップとを含み、フィルタリングするステップは、
ｎ番目の各変調状態記号間に生じる各介在する変調状態
記号毎に、粗プリセッションの１／ｎに等しい量の微プ
リセッションを導入することを特徴とする、ＩＱ変調方
法。

【００５１】

【発明の効果】本発明は上述のように構成したので、Ｒ
ＯＭベースのπ／４DQPSK フィルタに必要とされるメモ
リ量は、他の記号毎に９０゜の位相シフトを取り入れ
る、ＩＱマッパ（復調器の場合は逆マッパ）、及び交互
の０゜記号の間に、４５゜位相シフトを挿入するが、マ
ッパ（または逆マッパ）が９０゜の位相シフトを挿入し
ている介在時間の間には、４５゜位相シフトを挿入しな
い、ＩＱ記号フィルタを使用することによって削減する
ことが可能となる。また、変調器及び復調器における既
存のフィルタを個別に置き替えることが可能であり、対
で置き替える必要はない。

【図面の簡単な説明】

【図１】交互の記号９０゜位相シフトＩＱマッパ、及び
介在する記号４５゜位相シフトＩＱ記号フィルタを組み
込んだ、ＩＱ変調器の一部の簡略したブロック図であ
る。

【図２】交互の記号９０゜位相シフトＩＱマッパ、及び
介在する記号４５゜位相シフトＩＱ記号フィルタを組み
込んだ、ＩＱ変調器の一部の簡略したブロック図であ
る。

【図３】図１の交互の記号ＩＱマッパに関する偶数記号
０゜DQPSK マッパの動作を記述するカルノー図である。

【図４】図１の交互の記号ＩＱマッパに関する奇数記号
９０゜DQPSK マッパの動作を記述するカルノー図であ
る。

【図５】π／４DQPSK 変調状態遷移例リスト、及び単一
DQPSK マッパの使用時に、またより直接的にπ／４DQPS
K に対応するより高度なマッパの使用時に、該遷移を提
示することが可能な方法を示す図である。

【図６】図５の例におけるπ／４DQPSK 変調状態遷移を
表した配列図である。

【図７】図５の例に関するDQPSK マッパの出力を表した
配列図である。

【図８】図５の例に関するより高度な交互の記号π／４
DQPSK マッパの出力を表した配列図である。

【符号の説明】

9 ０゜DQPSK マッパ 10 ９０゜DQPSK マッパ 14 Ｃシフト・レジスタ 15 Ｄシフト・レジスタ 20-23 フィルタＲＯＭ 24,25 加算器 26 ＩDAC 27 ＱDAC 28,29 フィルタ 30 ＩＱ変調器

Claims

【特許請求の範囲】

【請求項１】デジタル・プログラム・データに結合可
能であり、ｎ番目の変調状態記号毎に生じる粗プリセッ
ションを示す変調状態記号を生成するマッパと、変調状態記号を受信するために結合された入力を有し、
連続した変調状態記号のシーケンスを表す複数の出力を
有するシフト・レジスタと、シフト・レジスタの出力によって、及び粗プリセッショ
ンを示すｎ番目の変調状態記号毎にゼロになり、介在す
る変調状態記号が生じる時に、粗プリセッションの１／
ｎに等しい量だけ加えられる、微プリセッションを表し
た、周期的にインクリメントするビットの集合によっ
て、アドレス指定され、アドレス可能な位置毎に、Ｉ制
御値及びＱ制御値を生成するＲＯＭと、Ｉ及びＱ制御値を受信するために結合されたＩＱ変調器
と、から構成される変調器。