JPH08172382A

JPH08172382A - 自動等化器

Info

Publication number: JPH08172382A
Application number: JP6317333A
Authority: JP
Inventors: Takashi Kako; 尚加來; Ryoji Okita; 良二置田; Hideo Miyazawa; 秀夫宮澤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-12-20
Filing date: 1994-12-20
Publication date: 1996-07-02
Anticipated expiration: 2018-04-14
Also published as: GB2296411B; GB2296411A; US5598434A; JP3396318B2; GB9519240D0

Abstract

(57)【要約】【目的】本発明は、自動等化器に関し、タップ数が非
常に多くなる超高速モデムに用いた場合にも、タップ係
数の誤差補正の精度を高く保って高精度な等化信号が得
られるようにすることを目的とする。【構成】複数の遅延部，タップ係数乗算部及び総和演
算部を有する等化演算部１と、この等化演算部１のため
のタップ係数についての誤差を等化器入力と等化器出力
とに基づいて補正するタップ係数誤差補正部２とをそな
え、等化演算部１への入力信号レベルと、このタップ係
数誤差補正部２への入力信号レベルとを異なったレベル
に設定する入力レベル設定部３を設けるように構成す
る。

Description

【発明の詳細な説明】

【０００１】（目次）産業上の利用分野従来の技術（図１１）発明が解決しようとする課題（図１１）課題を解決するための手段（図１）作用（図１）実施例（図２〜図１０）発明の効果

【０００２】

【産業上の利用分野】本発明は、受信信号の伝送歪みな
どを自動的に等化する自動等化器に関し、特に、超高速
な伝送速度をもったモデムに用いて好適な、自動等化器
に関する。

【０００３】

【従来の技術】従来より、データの伝送に使用するモデ
ム（変復調装置）として、各種の伝送速度に対応したも
のが提供されている。一般的には、勧告Ｖ．２９で示さ
れる通信速度が９６００ｂｉｔ／ｓｅｃ（９．６ｋｂｐ
ｓ）、または１４．４ｋｂｐｓに対応するモデムが広く
実用化されてきているが、近年の通信速度の高速化に伴
い、データの伝送速度が２８．８ｋｂｐｓという超高速
なモデムの開発も盛んに行なわれている。

【０００４】ところで、このようなモデムには、通常、
データを受信する際、伝送歪みによるデータ（信号）の
劣化を補償するために、図１１に示すような自動等化器
（以下、単に等化器ということがある）が用いられる。
この図１１において、１０１は自動利得制御部（ＡＧ
Ｃ）であり、１０２は自動等化器であり、１０３は信号
判定部である。ここで、自動利得制御部１０１は、入力
される復調信号のレベルが所定の参照値となるようにル
ープゲインを調整して後段の自動等化器１０２へ入力す
る受信信号のレベルを自動調整するもので、後段の自動
等化器１０２が正確に動作するように用いられている。

【０００５】自動等化器１０２は、回線の伝送歪み等を
補正するために等化処理を施すもので、このため、等化
器演算部１０２１とタップ係数誤差補正部１０２２とで
構成されている。ここで、等化器演算部１０２１は、周
知のように、自動利得制御部１０１からの復調信号に対
して時間的に遅延を施すための複数の遅延部，これら複
数の遅延部で遅延された信号と後述するタップ係数誤差
補正部１０２２からの誤差情報（誤差信号）とを乗算す
るタップ係数乗算部及びこれらの乗算結果の総和をとる
総和演算部からなっており、この総和演算部での演算結
果が等化後信号として出力されるようになっている。

【０００６】また、タップ係数誤差補正部１０２２は、
２分岐させた自動利得制御部１０１の出力の一方と、後
述する信号判定部１０３からの誤差情報（誤差信号）と
から等化器演算部１０２１におけるタップ係数の値を最
適な値に補正するよう制御信号を等化器演算部１０２１
へ出力するものである。さらに、信号判定部１０３は、
入力信号に対応する疑似参照信号を出力して後段の信号
判定のための前置処理を施すもので、自動等化器１０２
のタップ係数誤差補正部１０２２のための疑似参照信号
も生成して出力するようになっており、更に、等化器１
０２の出力と自己（信号判定部１０３）の判定結果出力
とを負加算（つまり、減算）することにより、誤差信号
がタップ係数１０２２へ出力されるようになっている。
なお、１０４は加算器であり、信号判定部１０３の入出
力信号を負加算（減算）することにより、タップ係数誤
差補正部１０２２のための誤差信号を得るものである。

【０００７】このような構成により、この図１１に示す
自動等化器では、自動利得制御部１０１により利得を一
定に保たれた復調信号が、等化器演算部１０２１へ入力
され、等化器演算部１０２１では、タップ係数誤差補正
部１０２２で得られる制御信号に応じてタップ係数が最
適な値に補正されることにより、入力信号に対する正確
な等化が行なわれるようになっている。

【０００８】また、このときタップ係数誤差補正部１０
２２では、等化器１０２へ入力される等化前の信号と、
等化器１０２からの過去の出力と信号判定部１０３の判
定結果出力とが、加算器１０４で負加算されることによ
り得られた誤差信号とに対して乗算や加算などの所要の
処理が施され、これにより得られた信号が制御信号とし
て等化器演算部１０２１へ出力されるようになってい
る。

【０００９】つまり、従来の自動等化器は、等化器１０
２への入力データ（信号）と誤差補正に使用するタップ
係数誤差補正部１０２２への入力データとが共通に使用
されるようになっているのである。

【００１０】

【発明が解決しようとする課題】ところで、このような
従来の自動等化器１０２を、例えば、伝送速度が２８．
８ｋｂｐｓという超高速なモデムにも用いるためには、
等化器１０２のタップ数を大幅に増やすとともに、等化
器１０２のループゲインを１以下に保てるように、入力
データのレベルを下げなければならない。

【００１１】しかしながら、このように等化器１０２へ
の入力データのレベルを下げると、この入力データを共
通に用いているタップ係数誤差補正部１０２２でのタッ
プ係数の誤差補正の精度が悪くなり、等化器１０２の精
度も落ちてしまうという課題が生じる。本発明は、この
ような課題に鑑み創案されたもので、タップ数が非常に
多くなる超高速な伝送速度をもったモデムなどに用いた
場合にも、タップ係数の誤差補正の精度を高く保ち、高
精度な等化処理を行なうことができるようにした、自動
等化器を提供することを目的とする。

【００１２】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１において、１は等化演算部、２はタ
ップ係数誤差補正部、３は入力レベル設定部、４はタッ
プ係数レベル補正部である。なお、等化演算部１は、図
示しない複数の遅延部，タップ係数乗算部及び総和演算
部を有している。

【００１３】ここで、タップ係数誤差補正部２は、等化
演算部１のためのタップ係数についての誤差を等化器入
力と等化器出力とに基づいて補正するものであり、入力
レベル設定部３は、等化演算部１への入力信号レベルと
タップ係数誤差補正部２への入力信号レベルとを異なっ
たレベルに設定するものである（請求項１）。このた
め、入力レベル設定部３は、入力信号を２系統に分岐す
る分岐部と、この分岐部で分岐された等化演算部１への
信号についてのレベルを変更するレベル変更部とをそな
えて構成され（請求項２）、さらに、このレベル変更部
が、等化器出力の誤差補正に必要なビット精度を確保し
うるように、等化演算部１への信号についてのレベルを
変更するように構成される（請求項３）。

【００１４】また、このとき、入力レベル設定部３にお
ける分岐部で分岐されたタップ係数誤差補正部２への信
号は、等化演算部１での遅延に対応して遅延を施されて
該タップ係数誤差補正部２へ供給されるように構成され
ている（請求項４）。さらに、タップ係数レベル補正部
４は、等化器のループゲインが１以下となるように、タ
ップ係数誤差補正部２の出力レベルを補正するものであ
り（請求項５）、このため、このタップ係数レベル補正
部４は、等化器への入力信号に基づき、且つ、タップ数
を考慮して、タップ係数誤差補正部２の出力レベルを補
正するように構成されている（請求項６）。

【００１５】

【作用】そして、この図１に示す本発明の自動等化器で
は、等化演算部１により入力信号に対して等化を施す
際、入力レベル設定部３により、等化演算部１への入力
信号レベルとタップ係数誤差補正部２への入力信号レベ
ルとを異なったレベルに設定し、この等化器演算部１へ
の入力信号とは異なるレベルに設定された信号に基づい
て、タップ係数誤差補正部２により、等化演算部１のた
めのタップ係数についての誤差を補正することができ
る。

【００１６】つまり、入力レベル設定部３で等化演算部
１への入力信号レベルとタップ係数誤差補正部２への入
力信号レベルとを異なったレベルに設定することによ
り、等化演算部１での等化処理とタップ係数誤差補正部
２での誤差補正処理とを、それぞれ異なるレベルの信号
を用いて行なうことができる（請求項１）。そして、具
体的に、入力レベル設定部３では、分岐部により入力信
号が２系統に分岐され、レベル変更部によりこの分岐部
で分岐された等化演算部１への信号についてのレベルが
変更されるが（請求項２）、このとき等化器出力の誤差
補正に必要なビット精度を確保しうるように、等化演算
部１への信号についてのレベルが変更される（請求項
３）。

【００１７】また、入力レベル設定部３における分岐部
で分岐されたタップ係数誤差補正部２への信号は、等化
演算部１での遅延に対応して遅延が施されてタップ係数
誤差補正部２へ供給されることにより、タップ係数誤差
補正部２での２つの信号の入力タイミングが合わせられ
る（請求項４）。さらに、タップ係数レベル補正部４で
は、等化器のループゲインが１以下となるように、タッ
プ係数誤差補正部２の出力レベルが補正されるが（請求
項５）、この場合は、等化器への入力信号に基づき、且
つ、等化器のタップ数を考慮して、タップ係数誤差補正
部２の出力レベルが補正される（請求項６）。

【００１８】

【実施例】以下、図面を参照して本発明の実施例を説明
する。さて、図２は本発明の一実施例にかかるオンライ
ンシステムのブロック図であるが、この図２に示すオン
ラインシステムでは、ホスト（コンピュータ）１０に通
信制御装置（ＣＣＰ）（図示せず）を介しモデム１２が
接続されており、更にこのモデム１２には、アナログ回
線（専用回線）１４を介して他の場所に設置されたモデ
ム１２′が接続されている。そして、モデム１２′に、
ワークステーションとしての端末１６Ａ〜１６Ｃが接続
されている。

【００１９】ここで、モデム１２，１２′は、伝送速度
が例えば２８．８ｋｂｐｓという超高速モデムとして構
成され、例えば３つのメインデータのためのメインチャ
ネルと、ネットワーク監視用セカンダリデータのための
セカンダリチャネルとを時分割処理し更に変調処理を施
して、非ナイキスト伝送方式で送信するとともに、受信
信号を復調して各データ（メインデータ，セカンダリデ
ータ）を再生するものである。また、モデム１２，１
２′は、周知のように、データを送信する前に、トレー
ニングデータを送信し、このトレーニングデータを使用
して、受信部の初期化処理を施すことができるようにも
なっている。

【００２０】そして、親局としてのモデム１２は、上記
のような機能を発揮するために、図４に示すように、変
調機能付き送信部２０及び復調機能付き受信部２２をそ
なえ、送信部２０の出力側に、図示しない送信用ローパ
スフィルタや送信増幅器が設けられるとともに、受信部
２２の入力側に、図示しない受信増幅器や受信用ローパ
スフィルタが設けられている。

【００２１】また、送信部２０や受信部２２は、図３に
示すように、マイクロプロセッサユニット（ＭＰＵ）２
４やデジタルシグナルプロセッサ（ＤＳＰ）２６，Ｄ／
Ａ変換器２８，Ａ／Ｄ変換器２９をそなえて構成されて
いる。なお、送信部２０や受信部２２を構成するＭＰＵ
２４やＤＳＰ２６は、その容量や処理能力によって、適
宜複数個設けられる。

【００２２】さらに、このモデム１２の要部を詳細に説
明する。すなわち、図４に示すように、まず、このモデ
ム１２の送信部２０は、シリアル／パラレル変換器（Ｓ
／Ｐ変換器）３０，スクランブラ（ＳＣＲ）３２Ａ，３
２Ｂ，和分演算部３４Ａ，３４Ｂ，トレリスコード変調
部（ＴＣＭ）３６，信号点発生部３８Ａ，３８Ｂ，フレ
ーム回転部４０，ロールオフフィルタ（ＲＯＦ）４２，
変調部４４，固定等化部（ＥＱＬ）４６，アテネータ
（ＡＴＴ）４８，制御部としてのシーケンサ（ＳＥＱ）
５０等をそなえている。

【００２３】ここで、シリアル／パラレル変換器３０は
メインチャネルデータＳＤｍをシリアル／パラレル変換
するもので、スクランブラ３２Ａ，３２Ｂは信号（メイ
ンチャネルデータＳＤｍやセカンダリデータＳＤｓ，プ
リエンファシスデータ）をランダム化するものである。
また、和分演算部３４Ａはスクランブラ３２Ａの出力に
ついて和分演算を施すものであり、和分演算部３４Ｂは
スクランブラ３２Ｂの出力について和分演算を施すもの
であり、更に加えて、この和分演算部３４Ｂはトレーニ
ング時に使用するグレー／ナチュラルコード変換（Ｇ／
Ｎ変換）機能も有しているが、このように和分演算部３
４Ａ，３４Ｂにおいて両データについてそれぞれ和分演
算を施すのは送信データを前後の相対差データとして送
信するためである。また、トレリスコード変調部３６は
誤り訂正するための処理を施すものである。

【００２４】信号点発生部３８Ａ，３８Ｂは、メインデ
ータＳＤｍ及びセカンダリデータＳＤｓについて所望の
信号点を発生させるもので、初期化時には、シーケンサ
５０からの制御信号を受けて、トレーニングデータを生
成する。フレーム回転部４０は同期外れの場合に引き込
み直すためにフレームを回転させるもので、ロールオフ
フィルタ４２は、デジタル出力について所定周波数範囲
の信号だけを通過させるもので、ローパスフィルタの機
能を有する。

【００２５】変調部４４は、ロールオフフィルタ４２の
出力について変調処理を施すもので、そのキャリア周波
数は例えば１８５０Ｈｚに設定される。固定等化部４６
は遅延や回線上の振幅成分等を等化するもので、アテネ
ータ４８は固定等化部４６の出力についてレベル調整を
行なうものである。また、制御部としてのシーケンサ５
０は、送信部２０の各機能部３０〜４８の制御を行なう
ものであるが、初期化時には、信号点発生部３８Ａ，３
８Ｂに、トレーニングデータを生成させるような制御も
行なう。

【００２６】なお、送信部２０におけるスクランブラ３
２Ａ，３２Ｂ，和分演算部３４Ａ，３４Ｂ，トレリスコ
ード変調部３６，信号点発生部３８Ａ，３８Ｂ，フレー
ム回転部４０，シーケンサ５０は、ＭＰＵ２４がその機
能を有し、ロールオフフィルタ４２，変調部４４，固定
等化部４６，アテネータ４８は、ＤＳＰ２６がその機能
を有する。

【００２７】また、このモデム１２の受信部２２は、固
定等化器５２，復調部５４，ロールオフフィルタ（帯域
分離フィルタ）５６，自動利得制御部（ＡＧＣ）５８，
自動等化器（ＥＱＬ）６０，キャリア位相補正部（ＣＡ
ＰＣ）６２，硬判定部６４Ａ，フレーム逆回転部６６，
軟判定部６４Ｂ，信号点判定部６８Ａ，６８Ｂ，差分演
算部７０Ａ，７０Ｂ，デスクランブラ７２Ａ，７２Ｂを
そなえるとともに、キャリア検出部（ＣＤ）８０，トレ
ーニングデータ検出部（ＴＲＧ）８２，インパルス再生
部８４，インパルス検出部８４Ａ，タイミング抽出部８
６，タイミングロック部８８及び制御部としてのシーケ
ンサ９０等をそなえている。

【００２８】ここで、固定等化器５２は遅延や回線上の
振幅成分等を等化するもので、復調部５４はＡ／Ｄ変換
器２９でデジタル変換された受信信号に復調処理を施す
もので、ロールオフフィルタ５６は、復調部５４からの
デジタル出力について所定周波数範囲の信号だけを通過
させるもので、本実施例では、例えばデシメーションフ
ィルタが使用される。

【００２９】自動利得制御部５８は、ロールオフフィル
タ５６によって帯域制限された復調信号のレベルが所定
の参照値となるようにループゲインを調整して後段の自
動等化部６０へ入力する受信レベル自動調整手段を構成
するもので、後段の自動等化部６０を正確に動作させる
ために必要なものである。自動等化器６０は回線の伝送
歪み等を補正するために等化処理を施すものであり、キ
ャリア位相補正部６２は自動等化器６０の出力から周波
数オフセットや位相ジッタあるいは位相切片変動を予測
しこれらを除去（あるいは抑制）してキャリア位相を補
正するものである。

【００３０】硬判定部６４Ａは入力信号に対応する疑似
参照信号を出力するもので、軟判定部６４Ｂは硬判定部
６４Ａからの疑似参照信号を受けてビタビ復号等を施し
て誤り訂正を施すもので、これらの硬判定部６４Ａ，軟
判定部６４Ｂは前置の信号判定部として機能する。フレ
ーム逆回転部６６は同期外れを保護するために設けられ
るもので、信号点判定部６８Ａはメインデータについて
の信号点を判定するもので、信号点判定部６８Ｂは、通
常時にはセカンダリデータについての信号点を判定する
一方、トレーニング時にはフレーム逆回転部６６の出力
（軟判定部６４Ｂでの判定は行なっていないセカンダリ
データ）について４値を判定するものである。

【００３１】差分演算部７０Ａは、信号点判定部６８Ａ
からの出力について差分演算を施すものであり、差分演
算部７０Ｂは、信号点判定部６８Ｂからの出力について
差分演算を施すものであり、更に加えて、この差分演算
部７０Ｂは、トレーニング時に使用するグレー／ナチュ
ラルコード変換（Ｇ／Ｎ変換）機能も有しているが、こ
れらの差分演算部７０Ａ，７０Ｂは、送信相対差データ
を元に戻す機能を有する。

【００３２】デスクランブラ７２Ａ，７２Ｂはスクラン
ブラ３２Ａ，３２Ｂでランダム処理された信号を元に戻
して、メインデータＲＤｍ，セカンダリデータＲＤｓと
して出力するものである。キャリア検出部８０は、キャ
リアを検出してデータが受信されたかどうかを検出する
もので、このキャリア検出部８０の出力はシーケンサ９
０へ供給されるようになっている。

【００３３】トレーニングデータ検出部８２は、トレー
ニングデータを検出してトレーニングの始まりを検出す
るもので、やはりこのトレーニングデータ検出部８２の
出力もシーケンサ９０へ供給されるようになっている。
インパルス再生部８４は、トレーニングデータからイン
パルスを再生するもので、所望のインパルスを再生する
ことができるようになっている。インパルス検出部８４
Ａは、インパルス再生部８４で再生されたインパルスを
検出するもので、このインパルス検出部８４Ａの出力も
シーケンサ９０へ供給されるようになっている。

【００３４】タイミング再生部８６は、自動利得制御部
５８の出力から信号タイミングを抽出して、信号タイミ
ングがどこにあるのかを判定するもので、タイミングロ
ック部８８はタイミング再生部８６からの出力をＰＬＬ
回路を用いてロックするものである。また、制御部とし
てのシーケンサ９０は、受信部２２の各機能部５２〜８
８の制御を行なうものである。

【００３５】なお、図４のセカンダリデータ送受信系に
おいて、鎖線で示すラインはトレーニング時のものを示
す。また、送信部２２における固定等化器５２，復調部
５４，ロールオフフィルタ５６，自動利得制御部５８，
自動等化器６０，キャリア位相補正部６２，硬判定部６
４Ａ，フレーム逆回転部６６，軟判定部６４Ｂ，キャリ
ア検出部８０，トレーニングデータ検出部８２，インパ
ルス再生部８４，インパルス検出部８４Ａ，タイミング
抽出部８６，タイミングロック部８８は、ＤＳＰ２６が
その機能を有し、送信部２２における信号点判定部６８
Ａ，６８Ｂ，差分演算部７０Ａ，７０Ｂ，デスクランブ
ラ７２Ａ，７２Ｂは、ＭＰＵ２４がその機能を有する。

【００３６】なお、子局としてのモデム１２′の構成
も、親局としてのモデム１２の構成と同じであるので、
その構成についての説明は省略する。以下、上述のごと
く構成されたオンラインシステム全体の動作について述
べる。すなわち、まず、送信部２０では、シリアル／パ
ラレル変換器３０にて、メインチャネルデータＳＤｍ
が、シリアル／パラレル変換され、更にスクランブラ３
２Ａでスクランブル化処理を施されたのち、和分演算部
３４Ａにて、スクランブラ３２Ａの出力が和分演算を施
されて、相対差データとして生成され、トレリスコード
変調部３６で誤り訂正するための処理が施され、信号点
発生部３８Ａで、所望の信号点を発生せしめられる。

【００３７】一方、セカンダリデータＳＤｓも、スクラ
ンブラ３２ｂでスクランブル化処理を施されたのち、和
分演算部３４Ｂで、和分演算が施されて、相対差データ
として生成され、信号点発生部３８Ａで、所望の信号点
が発生せしめられる。その後、両信号は、フレーム回転
部４０を経由し、ロールオフフィルタ４２で、フィルタ
リング処理が施され、変調部４４で、変調処理が施され
る。さらに、変調信号は、固定等化部４６で遅延や回線
上の振幅成分等を等化され、アテネータ４８でレベル調
整を行なわれて、Ｄ／Ａ変換器２８でＤ／Ａ変換されて
から、非ナイキスト伝送方式にて回線上に送信される。

【００３８】受信部２２では、Ａ／Ｄ変換器２９でＡ／
Ｄ変換されてから、固定等化器５２で、遅延や回線上の
振幅成分等を等化されたのち、復調部５４で、復調処理
を施され、ロールオフフィルタ５６にてフィルタリング
処理を施されたのち、自動利得制御部５８で、復調信号
のレベルが所定の参照値となるようにループゲインを調
整されて、後段の自動等化器６０へ入力する受信レベル
が自動調整される。

【００３９】さらに、自動等化器６０では、回線の伝送
歪み等を補正するために等化処理が施され、更にキャリ
ア位相補正部６２で、キャリア位相が補正されて、硬判
定部６４Ａや軟判定部６４Ｂで、前置の信号判定が行な
われたのち、信号点判定部６８Ａで、メインデータにつ
いての信号点が判定されるとともに、信号点判定部６８
Ｂにて、セカンダリデータについての信号点が判定され
る。

【００４０】その後は、メインデータ，セカンダリデー
タはそれぞれ別々に差分演算処理やデスクラランブル処
理を施される。これにより、データ圧縮機能を使用しな
いでも、安定した超高速データ伝送を実現することがで
き、高い信頼性のモデムを提供することができる。さ
て、次に、上述のような超高速なモデムの受信部２２に
適用される、本発明の要部である自動等化器（ＥＱＬ）
６０について、詳細に説明する。

【００４１】まず、図５，図６は本発明の一実施例とし
ての自動等化器の構成を示すブロック図であるが、これ
らの図５，図６に示すように、自動等化器（以下、単に
等化器ということがある）６０は、入力レベル設定部６
０１，等化器演算部６０２，タップ係数レベル補正部６
０３及びタップ係数誤差補正部６０４で構成されてい
る。なお、自動利得制御部（ＡＧＣ）５８は、図４にて
前述したものと同様のものであり、信号判定部６１は、
図４における硬判定部６４Ａと軟判定部６４Ｂからなる
前置の信号判定部に相当するものである。なお、６０５
は加算器であり、信号判定部６１の入出力信号（デー
タ）を負加算することにより、後述するタップ係数誤差
補正部６０４のための誤差信号（エラー量）を得るもの
である。

【００４２】ここで、入力レベル設定部６０１は、等化
演算部６０２への入力信号レベルと後述するタップ係数
誤差補正部６０４への入力信号レベルとを異なったレベ
ルに設定するもので、分岐部６０１０で入力信号を２系
統に分岐し、分岐された等化器演算部６０２への信号に
ついてのレベルに対して、レベル変更部を構成する乗算
器６０１１により１／Ｘ（ただし、Ｘ＞１）を乗算する
ことにより、入力信号レベルを変更するようになってい
る。なお、図６においては、乗算器６０１１により入力
信号に対して乗算される値を「Ｘ＝８」としている。ま
た、６０１２は加算器であるが、この加算器６０１２で
は、入力レベル設定部６０１の乗算器６０１１により１
／８が乗算された入力信号に対して丸め処理（ＲＮ）が
施されるようになっている。

【００４３】さらに、等化演算部６０２は、入力レベル
設定部６０１からの入力信号と、タップ係数レベル補正
部６０３からの誤差補正信号とを用いて入力信号に対し
て等化（演算）を施すもので、図６に示すように、それ
ぞれ６３個の遅延部（Ｔ）１Ｃ〜６３Ｃ，１Ｄ〜６３
Ｄ，６４個のタップ係数乗算部１Ｅ〜６４Ｅ及び総和演
算部６０２１を有して構成されている。

【００４４】ここで、遅延部１Ｃ〜６３Ｃは、入力信号
を、順次、時間的に遅延させてタップ係数乗算部１Ｅ〜
６３Ｅへそれぞれ出力するものであり、遅延部１Ｄ〜６
３Ｄは、入力レベル設定部６０１により分岐され信号レ
ベルが１／８に変更された入力信号に対して、同様に、
遅延を施して後述するタップ係数誤差補正部６０４へ出
力するものである。つまり、入力レベル設定部６０１で
分岐されたタップ係数誤差補正部６０４への信号が、等
化演算部６０１での遅延部１Ｃ〜６３Ｃによる入力信号
の遅延に対応して遅延を施されてタップ係数誤差補正部
６０４へ供給されるようになっている。

【００４５】そして、タップ係数乗算部１Ｅ〜６３Ｅ
は、遅延部１Ｄ〜６３Ｄで順次遅延された各入力信号
と、後述するタップ係数レベル補正部６０３からの各誤
差補正信号とをそれぞれ乗算するものであり、総和演算
部６０２１は、各タップ係数乗算部１Ｅ〜６４Ｅで乗算
されたデータ全てを加算するものである。なお、タップ
係数乗算部６４Ｅでは、入力信号の代わりとしての
“β”と、タップ係数レベル補正部６０３からの誤差補
正信号とが乗算されるようになっている。

【００４６】また、タップ係数レベル補正部６０３は、
等化器６０全体のループゲインが１以下となるように、
タップ係数誤差補正部６０４の出力レベルを補正するも
ので図６に示すように、遅延部（ｎＴ）１Ｇ〜６４Ｇ，
加算器１Ｈ〜６４Ｈ，１Ｊ〜６４Ｊ及び乗算器１Ｋ〜６
４Ｋで構成されており、タップ係数誤差補正部６０４の
出力と、信号レベルを調整するためのデータ"ALPHA" と
が乗算器１Ｋ〜６４Ｋで乗算され、その出力と遅延部１
Ｇ〜６４Ｇで遅延された過去のデータとが、順次、加算
器１Ｊ〜６４Ｊで加算されることにより積分され、タッ
プ係数誤差補正部６０４の出力レベルが補正されるよう
になっている。なお、加算器１Ｈ〜６４Ｈでは、加算器
１Ｊ〜６４Ｊの出力に対して丸め処理（ＲＮ）が施され
るようになっている。

【００４７】さらに、タップ係数誤差補正部６０４は、
乗算器６０１により信号レベルが変更される前の入力レ
ベル設定部６０１からの入力信号と、信号判定部６１の
入出力を加算器６０５で負加算（減算）することにより
得られる誤差信号とに基づいて、誤差補正信号を等化器
演算部６０２へ出力して等化器演算部６０２のためのタ
ップ係数についての誤差を補正するものである。

【００４８】このため、このタップ係数誤差補正部６０
４は、図６に示すように、遅延部（ｎＴ）１Ｌ〜６４
Ｌ，加算器１Ｍ〜６４Ｍ，１Ｎ〜６４Ｎ及び乗算器１Ｐ
〜６４Ｐで構成されており、信号判定部６１の入出力信
号に対して減算を施すことにより得られた誤差信号（図
５参照）と、入力レベル設定部６０１からの入力信号と
が乗算器１Ｐ〜６４Ｐで乗算され、その出力と遅延部１
Ｌ〜６４Ｌで遅延された過去のデータとが、順次、加算
器１Ｎ〜６４Ｎで加算されることにより積分され、タッ
プ係数レベル補正部６０３への誤差補正信号が出力され
るようになっている。なお、加算器１Ｍ〜６４Ｍでも、
加算器１Ｊ〜６４Ｊの出力に対して丸め処理（ＲＮ）が
施されるようになっている。

【００４９】以下、上述のごとく構成された本発明の自
動等化器６０の動作について詳述する。まず、自動利得
制御部５８（図５参照）から出力されるモデムの受信信
号が、自動等化器６０に入力されると、この受信信号
は、入力レベル設定部６０１で２系統に分岐され、一方
はそのままの信号レベルで遅延部１Ｃ〜６３Ｃにより、
順次、遅延されてタップ係数誤差補正部６０４へ出力さ
れ、他方は乗算器６０１１で１／８が乗算されることに
より信号レベルが変更され、加算器６０１２で丸め処理
が施されてから、それぞれタップ係数乗算部１Ｅ〜６３
Ｅへ出力される。

【００５０】つまり、入力レベル設定部６０１により入
力信号を２系統に分岐し、この分岐された等化器演算部
６０２への信号についてのレベルが、乗算器（レベル変
更部）６０１１により、確実に、等化器演算部６０２へ
の入力信号レベルとタップ係数誤差補正部６０４への入
力信号レベルとを異なったレベルに設定することができ
るのである。

【００５１】従って、等化器演算部６０２での等化処理
とタップ係数誤差補正部６０４での誤差補正処理とにそ
れぞれ異なるレベルの信号を用いることにより、各処理
を切り分けて行なうことができるので、超高速なモデム
（例えば、伝送速度が２８．８ｋｂｐｓ）の受信部２２
（図４参照）に用いられる、タップ係数が非常に多い等
化器６０の場合にも、タップ係数誤差補正部６０４にお
ける誤差補正処理の精度を保つことができる。

【００５２】ここで、この図６中では、乗算器６０１１
で１／８という値が入力信号に対して乗算されるよう設
定されているが、この乗算器６０１１での乗算値は、総
和演算部６０２１の出力、つまり、等化器６０の出力の
誤差補正に必要なビット精度（タップ係数誤差補正部６
０４への入力信号ＥＲＲ，ＥＲＩの必要ビット数）を確
保しうるように設定されており、その結果、より精度の
高い誤差補正を施すことができるようになっている。

【００５３】すなわち、図７に示すように、等化器６０
には、その平均入力レベルに対してＳ／Ｎ比，ビット精
度，等化器６０の出力のピーク値などが最適な値となる
レベル信号が存在するので、これに基づいて、誤差補正
信号を得るのに適した（エラー積分用の）信号レベル
（例えば、「−１５±１ｄＢ」）と、総和演算部６０２
１での演算に適した（ＥＱＬ Σ出力計算用の）信号レ
ベル（例えば、「−３３±１ｄＢ」）とが、それぞれタ
ップ係数誤差補正部６０４と総和演算部６０２１（乗算
器１Ｅ〜６３Ｅ）への入力信号となるように、入力レベ
ル設定部６０１の乗算器６０１１の乗算値（１／８）が
設定されているのである。

【００５４】なお、この図７において、最低必要な受信
信号のS/N 比は、通常のアイパターン劣化(EYE劣化) を
２５％と考えると、60.20-8.64=51.56dB、すなわち、約
５２ｄＢ以上となる。また総和演算部（Σ）６０２１の
出力のピーク値は、等化器６０のセンタタップ（本実施
例では、タップ係数乗算部３２Ｅ）の乗算値を１．０
４、タップ数を６３タップとすると、総和演算部６０２
１の出力のピーク値は、入力信号のピーク値の16倍(1.0
4 ×63/2/2=16.38) まで余裕を見れば十分であることが
実験的にわかっているので、平均入力レベルの16×4 倍
（ピークファクター12dB）した値が2.00を越えなければ
良いことがわかる。

【００５５】従って、タップ係数の値が異常成長したと
しても、各タップ値は2.00を越えないことになる。ま
た、万一、各タップ係数の値が、2.00となった場合で
も、等化出力である総和演算部６０２１の出力値は、1.
43×2=2.86＜4.0 であるため、システム上の問題はな
い。なお、従来は、図１１にて前述したように、等化器
６０への入力信号が一系統であったため、このような設
定が不可能であることは容易にわかる。

【００５６】さて、その後、このように、入力レベル設
定部６０１（乗算器６０１１）で、入力信号レベル（−
１５±１ｄＢ）とは異なる信号レベル（−３３±１ｄ
Ｂ）に変更された信号は、各遅延部１Ｄ〜６３Ｄで遅延
が施されてタップ係数乗算部１Ｅ〜６３Ｅへ出力され、
各タップ係数乗算部１Ｅ〜６３Ｅで、タップ係数レベル
補正部６０３からの各出力と乗算された後、総和演算部
６０２１で各タップ係数乗算部１Ｅ〜６３Ｅの出力全て
が加算される。

【００５７】その後、総和演算部６０２１は、乗算器６
０２２で乗算〔２（ＡＳＬ）×４、つまり、２⁴が乗
算）され、加算器６０２３で丸め処理（ＲＮ）が施され
て等化信号が信号判定部６１（図５参照）へ出力され
る。なお、このとき、タップ係数乗算部６４Ｅでは、入
力信号の代わりに「β＝ 00020 +j0」なるデータと、タ
ップ係数レベル補正部６０３の出力（データ）とを乗算
して、このデータを総和演算部６０２１へ入力すること
により、等化器６０における誤差補正に必要なビット精
度を補償している。また、このタップ係数レベル補正部
６０３からタップ係数乗算部６４Ｅへのデータには、タ
ップ係数誤差補正部６０４において、入力信号（ＡＧ
Ｒ，ＡＧＩ）の代わりに、「γ＝ 010000 +j0 」なるデ
ータを乗算器６４Ｐで誤差信号（ＥＲＲ，ＥＲＩ）と乗
算することにより、タップ係数の誤差を直流補正した後
のデータが用いられる。" 000020"，" 010000 "は、演
算誤差に相当する値である。

【００５８】ところで、上述の各タップ係数乗算部１Ｅ
〜６４Ｅで入力信号と乗算されるタップ係数レベル補正
部６０３の出力信号は、等化器６０（総和演算部６０２
１）の出力から信号判定部６１（図５参照）を介して得
られる誤差信号（エラー：ＥＲＲ，ＥＲＩ）を、タップ
係数誤差補正部６０４へフィードバックさせることによ
り得られる。

【００５９】ここで、本実施例のように、伝送速度が例
えば２８．８ｋｂｐｓという超高速モデムの受信部２２
（図４参照）に等化器６０が用いられる場合、図８に示
すように、伝送速度が９．６ｋｂｐｓ又は１４．４ｋｂ
ｐｓなどの一般的なモデムに比べて、アイパターン上の
信号点数が非常に多くなるので、各信号点の間隔が小さ
くなる（この図８においては、0.015625）。

【００６０】この結果、誤差信号（ＥＲＲ，ＥＲＩ）に
必要なビット数がこれに応じて増加するのだが、具体的
には、雑音の平均レベルを“Ｎ”、雑音のピークファク
ターを12dBとすると、N=0.015625/4(25%)/4(12dB)=0.00
09765625(-60.20dBm) となるので（ただし、"25%" はア
イパターン劣化の目標値を指す）、誤差信号（ＥＲＲ，
ＥＲＩ）の必要ビット数ｎは、 2/0.0009765625 ×2=40
96、つまり１２ｂｉｔとなる。従って、誤差信号（ＥＲ
Ｒ，ＥＲＩ）は、タップ係数誤差補正部６０４へフィー
ドバックされるまで、この１２ｂｉｔというビット精度
を維持しておく必要がある。

【００６１】さて次に、図６に示すように、この誤差信
号（ＥＲＲ，ＥＲＩ）が、タップ係数誤差補正部６０４
へフィードバックされると、タップ係数誤差補正部６０
４では、入力レベル設定部６０１で分岐された入力信号
のうち、信号レベルが変更されずに、そのまま遅延部１
Ｃ〜６３Ｃで順次遅延された各信号と、誤差信号（ＥＲ
Ｒ，ＥＲＩ）とが各乗算器１Ｐ〜６３Ｐでそれぞれ乗算
され、その出力と遅延部１Ｌ〜６４Ｌで遅延された過去
のデータとが、順次、加算器１Ｎ〜６４Ｎで加算されて
積分されることにより、タップ係数レベル補正部６０３
へ等化演算部６０２の各タップ係数乗算部１Ｅ〜６３Ｅ
のための誤差補正信号が得られる。

【００６２】そして、タップ係数レベル補正部６０３で
は、このタップ係数誤差補正部６０４からの誤差補正信
号と、等化器６０のループゲインが１以下となるよう制
御するためのデータ"ALPHA" とが乗算器１Ｋ〜６４Ｋで
乗算され、その出力と遅延部１Ｇ〜６４Ｇで遅延された
過去のデータとが、順次、加算器１Ｊ〜６４Ｊで加算さ
れて積分されることにより、等化器演算部６０２の各タ
ップ係数乗算部１Ｅ〜６３Ｅへの出力レベルが、等化器
６０のループゲインが１以下となるよう補正される。

【００６３】そして、このタップ係数レベル補正部６０
３でレベル補正された誤差補正信号が、等化器演算部６
０２のタップ係数乗算部１Ｅ〜６３Ｅへ出力されること
により、等化器６０のループゲインが１以下に保たれた
まま、等化器演算部６０２での各タップ係数が最適な値
に補正される。従って、等化器６０におけるタップ係数
がオーバーフローすることなく精度の高い等化出力を得
ることができるのである。

【００６４】ここで、上述の信号レベルを調整するため
のデータ"ALPHA" の求め方について、図９及び図１０を
用いて、以下に述べる。なお、図９において、図６中の
符号と同一の符号は同一部分を指す。まず、図９に示す
ように、遅延部１Ｃ及び遅延部１Ｄへの入力を、それぞ
れ“Ｅ”，“Ｘ”、信号判定部６１による判定後のエラ
ー（誤差）量を、例えば、ΔE=1.0 と仮定すると、タッ
プ係数レベル補正部６０３の各乗算器１Ｋ〜６４Ｋから
のタップ係数の増分ΔC は、 ΔC = ΔE ×2 ^Q×E ×m ×ALPHA = 2 ^Q×E ^*×m ×ALPHA ・・・・（１）となる。ただし、ｍはシンボル平均化のシンボル数を表
し、本実施例では、６４タップ補正の５シンボル平均化
を行なうので、ｍ＝５である。

【００６５】すると、このときの総和演算部６０２１の
出力増分ΔΣは、等化器のタップ数をｎとすると、 ΔΣ = ΣΔC ×X = n ΔC ×X = n×2 ^Q×E ×m ×ALPHA ×X = n×2 ^Q×E ×m ×ALPHA ×E/8 ( ∵X=E/8 ) = n×2 ^Q×E²×m ×ALPHA/8 = n×2 ^Q×m ×ALPHA/8 ×E² ・・・・・（２）と表すことができる。

【００６６】従って、信号判定部６１への入力増分＄
は、＄ =ΔΣ×16=16 ×n ×2 ^Q×m ×ALPHA/8 ・E² =2nm ×2 ^Q×ALPHA ×E² ・・・・（３）となることがわかる。そして、このとき、"ALPHA" の値
は、図１０に示すような、２乗演算部６０３１，乗算器
６０３２〜６０３５，加算器６０３６〜６０３９，リミ
ッタ（ＬＭ）６０４０及び遅延部（Ｔ，ＣＴＥＱＬ）６
０４１で構成される回路により、等化器６０への入力信
号（ＡＧＲ，ＡＧＩ）に基づいて決定されるようになっ
ている。すなわち、入力信号レベル「−１５ｄＢｍ」の
絶対値を２乗した値〔｜-15dBm｜²=(10 ^-15/20)²=0.031
622776 000818 〕を、加算器６０３６への参照信号（Ｒ
ｅｆ）として用い、遅延部（Ｔ）６０４１の入力値を
“Ｘ”、出力値を"CTEQL"とすると、 X²・CTEQL = 0.031622776 ・・・・（４）となる。従って、乗算器６０３４で乗算される“α" 、
及び乗算器６０３５で乗算される“ALP1”を考慮に入れ
ると、"ALPHA" は、 ALPHA = CTEQL × 0.5× ALP1 = 0.031622776/E²×1/2 ×ALP1 ・・・・（５）と表すことができる。

【００６７】ここで、等化器６０のループゲインは、
“１”以下である必要があるので、例えば、ループゲイ
ンを1.00とすると、信号判定部６１への入力増分＄が
“１”となればよく、＄ = 2nm×2 ^Q×0.031622776 ×1/2 ×ALP1 = nm×2 ^Q×0.031622776 ×ALP1 = 1 ・・・・・・・・・・・（６）となり、この結果、 ALP1 = 1/ nm×2 ^Q×0.031622776 ・・・・（７）となる。そして、この式（７）と式（５）とによって、
等化器６０のループゲインが１以下となるように、タッ
プ係数誤差補正部６０４の出力レベルを補正するため
の"ALPHA" が得られる。つまり、式（５）及び式（７）
から分かるように、この場合、タップ係数レベル補正部
６０３は、等化器６０への入力信号（ＡＧＲ，ＡＧＩ）
に基づき、且つ、等化器６０のタップ数を考慮して、タ
ップ係数誤差補正部６０４の出力レベルを補正するよう
になっているのである。なお、６０４０は、リミッター
であり、信号レベルの絶対値をとっている。

【００６８】このように、例えば、伝送速度が２８．８
ｋｂｐｓという超高速なモデムの受信部２２（図４参
照）に用いるために等化器６０のタップ数が増加して
も、高い精度を保ったまま、確実に、等化器６０におけ
るタップ係数の誤差補正を行なうことができ、正確な等
化信号が得られるようになる。なお、本実施例で述べた
自動等化器６０は、例えば、伝送速度が２８．８ｋｂｐ
ｓという超高速モデムに用いることを想定しているが、
もちろん、他のデータ伝送装置に用いた場合も、本実施
例と同様の作用効果が得られる。従って、本実施例にお
ける自動等化器６０を、非ナイキスト伝送方式のモデム
ではなく、ナイキスト伝送方式のモデムに適用した場合
も、本実施例と同様に、高精度な等化信号が得られる。

【００６９】

【発明の効果】以上詳述したように、本発明の自動等化
器によれば、等化演算部により入力信号に対して等化を
施す際、等化演算部への入力信号レベルとタップ係数誤
差補正部への入力信号レベルとを異なったレベルに設定
し、この等化器への入力信号とは異なるレベルに設定さ
れた信号と等化器出力とに基づいて、等化演算部のため
のタップ係数についての誤差を補正することができるの
で、等化演算部での等化処理とタップ係数誤差補正部で
の誤差補正処理とにそれぞれ異なるレベルの信号を用い
て、各処理を切り分けて行なうことができ、等化器のタ
ップ数が増加しても、タップ係数誤差補正部における誤
差補正処理の精度を保つことができる（請求項１）。

【００７０】そして、具体的に、入力レベル設定部で
は、分岐部により入力信号が２系統に分岐され、この分
岐部で分岐された等化演算部への信号についてのレベル
が、レベル変更部により変更されるので、確実に、等化
演算部への入力信号レベルとタップ係数誤差補正部への
入力信号レベルとを異なったレベルに設定することがで
きる（請求項２）。

【００７１】また、このとき等化器出力の誤差補正に必
要なビット精度を確保しうるように、等化演算部への信
号についてのレベルが変更されるため、より精度の高い
誤差補正を施すことができるようになる（請求項３）。
さらに、入力レベル設定部における分岐部で分岐された
タップ係数誤差補正部への信号は、等化演算部での遅延
に対応して遅延が施されてタップ係数誤差補正部へ供給
されることにより、タップ係数誤差補正部での２つの信
号の入力タイミングが合わせられるので、タップ係数誤
差補正部における誤差補正をより確実に行なうことがで
きる（請求項４）。

【００７２】さらに、このとき、タップ係数レベル補正
部により、等化器のループゲインが１以下となるよう
に、タップ係数誤差補正部の出力レベルを補正すること
ができるので、等化器におけるタップ係数がオーバーフ
ローすることなく精度の高い等化器出力を得ることがで
きる（請求項５）。また、この場合、等化器への入力信
号に基づき、且つ、等化器のタップ数を考慮して、タッ
プ係数誤差補正部の出力レベルを補正することができる
ので、等化器のタップ数が増加しても、高い精度を保っ
たまま、確実にタップ係数の誤差補正を行なうことがで
きる（請求項６）。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の一実施例にかかるオンラインシステム
のブロック図である。

【図３】本発明の一実施例の要部を示すブロック図であ
る。

【図４】本発明の一実施例の要部を詳細に示すブロック
図である。

【図５】本発明の一実施例としての自動等化器の構成を
示すブロック図である。

【図６】本実施例の自動等化器の詳細構成を示すブロッ
ク図である。

【図７】本実施例の自動等化器への最適入力レベルを説
明するための図である。

【図８】本実施例の自動等化器におけるアイパターン上
の信号点の一例を示す図である。

【図９】本実施例の自動等化器の動作を説明するための
図である。

【図１０】本実施例の自動等化器の動作を説明するため
の図である。

【図１１】従来の自動等化器の構成を示すブロック図で
ある。

【符号の説明】

１等化演算部２タップ係数誤差補正部３入力レベル設定部４タップ係数レベル補正部１０ホスト（コンピュータ）１２，１２′ モデム１４アナログ回線１６Ａ〜１６Ｄ端末２０変調機能付き送信部２２復調機能付き受信部２４マイクロプロセッサユニット（ＭＰＵ）２６デジタルシグナルプロセッサ（ＤＳＰ）２８Ｄ／Ａ変換器２９Ａ／Ｄ変換器３０シリアル／パラレル変換器３２Ａ，３２Ｂスクランブラ３４Ａ，３４Ｂ和分演算部３６トレリスコード変調部３８Ａ，３８Ｂ信号点発生部４０フレーム回転部４２ロールオフフィルタ４４変調部４６固定等化部４８アテネータ（ＡＴＴ）５２固定等化器５４復調部５６ロールオフフィルタ５８自動利得制御部（ＡＧＣ）６０自動等化器（ＥＱＬ）６１信号判定部６２キャリア位相補正部（ＣＡＰＣ）６４Ａ硬判定部６４Ｂ軟判定部６６フレーム逆回転部６８Ａ，６８Ｂ信号点判定部７０Ａ，７０Ｂ差分演算部７２Ａ，７２Ｂデスクランブラ８０キャリア検出部（ＣＤ）８２トレーニングデータ検出部（ＴＲＧ）８４インパルス再生部８４Ａインパルス検出部８６タイミング抽出部８８タイミングロック部９０シーケンサ１Ｃ〜６３Ｃ，１Ｄ〜６３Ｄ，１Ｇ〜６４Ｇ，１Ｌ〜６
４Ｌ遅延部（Ｔ，ｎＴ）１Ｈ〜６４Ｈ，１Ｊ〜６４Ｊ，１Ｍ〜６４Ｍ，１Ｎ〜６
４Ｎ，６０５，６０２３，６０３６〜６０３９加算器１Ｅ〜６４Ｅタップ係数乗算部１Ｋ〜６４Ｋ，１Ｐ〜６４Ｐ，６０２２，６０３２〜６
０３５乗算器６０１入力レベル設定部６０２等化器演算部６０３タップ係数レベル補正部６０４タップ係数誤差補正部６０１０分岐部６０１１乗算器（レベル変更部）６０２１総和演算部６０３１２乗演算部６０４０リミッター（ＬＭ）６０４１遅延部（Ｔ，ＣＴＥＱＬ）

Claims

【特許請求の範囲】

【請求項１】複数の遅延部，タップ係数乗算部及び総
和演算部を有する等化演算部と、該等化演算部のためのタップ係数についての誤差を等化
器入力と等化器出力とに基づいて補正するタップ係数誤
差補正部とをそなえ、該等化演算部への入力信号レベルと該タップ係数誤差補
正部への入力信号レベルとを異なったレベルに設定する
入力レベル設定部が設けられたことを特徴とする、自動
等化器。
【請求項２】該入力レベル設定部が、入力信号を２系
統に分岐する分岐部と、該分岐部で分岐された該等化演
算部への信号についてのレベルを変更するレベル変更部
とをそなえて構成されていることを特徴とする請求項１
記載の自動等化器。
【請求項３】該レベル変更部が、等化器出力の誤差補
正に必要なビット精度を確保しうるように、該等化演算
部への信号についてのレベルを変更することを特徴とす
る請求項２記載の自動等化器。
【請求項４】該分岐部で分岐された該タップ係数誤差
補正部への信号は、該等化演算部での遅延に対応して遅
延を施されて該タップ係数誤差補正部へ供給されるよう
に構成されていることを特徴とする請求項２記載の自動
等化器。
【請求項５】等化器のループゲインが１以下となるよ
うに、該タップ係数誤差補正部の出力レベルを補正する
タップ係数レベル補正部が設けられていることを特徴と
する請求項１記載の自動等化器。
【請求項６】該タップ係数レベル補正部が、該等化器
への入力信号に基づき、且つ、タップ数を考慮して、該
タップ係数誤差補正部の出力レベルを補正するように構
成されていることを特徴とする請求項５記載の自動等化
器。