JPH08168265A

JPH08168265A - 変換器異常検出装置

Info

Publication number: JPH08168265A
Application number: JP6306135A
Authority: JP
Inventors: Touma Yamamoto; 融真山本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1994-12-09
Filing date: 1994-12-09
Publication date: 1996-06-25

Abstract

(57)【要約】【目的】例えば電流制御ループを持つインバータの欠
相を検出する安価な変換器異常検出装置を得ることを目
的とする。【構成】係数器１０５、抵抗１０６、１０７を備え、
インバータ電流指令値ＩＡＲとインバータ電流ＩＡとの
偏差ＶＭを出力する偏差出力回路、基準信号発生回路２
０１、２０２、比較回路２０３、２０４、ＯＲ回路２０
５を備え、偏差出力ＶＭが所定の値以上となったとき信
号を出力する比較回路、およびこの比較回路からの出力
信号が所定の時間以上継続したとき異常検出信号ＡＬを
出力する遅延回路２０６を備えている。【効果】インバータ主回路に部品を追加する必要がな
い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電源制御ループを有
するインバータ等の変換器の異常検出装置に関するもの
である。

【０００２】

【従来の技術】図８は例えば特願昭６０−５７３４４号
に示された従来のインバータ異常検出装置を、後述する
本発明と同様の形式に書き改めたブロック図である。図
において、１は直流電源、２はインバータトランス、３
と４、５と６はそれぞれ一対のアームを構成する電気弁
としてのトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４である。
７、８、９、１０は、それぞれトランジスタ３、４、
５、６に逆並列に接続されているダイオードＤ１、Ｄ
２、Ｄ３、Ｄ４である。１１、１２、１３、１４は、そ
れぞれトランジスタ３、４、５、６に並列に接続されて
いる抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４で、これら抵抗はトラ
ンジスタ３〜６がＯＦＦ状態となるときのインバータの
アーム出力端電位ＶＡ１、ＶＡ２を決めるためのもの
で、各抵抗値は全て同一に設定されている。１５、１６
は直流電源１の中点電位ＶＮを作るためのインピーダン
スＺ１、Ｚ２である。

【０００３】２０８は中点電位ＶＮとアーム出力端電位
ＶＡ１との差電圧を検出するための差動アンプ、３０８
は中点電位ＶＮとアーム出力端電位ＶＡ２との差電圧を
検出するための差動アンプである。２０１、２０２、３
０１、３０２は基準信号発生回路、２０３、２０４、３
０３、３０４は比較回路、２０７、３０７はＡＮＤ回路
である。そして、例えば、ＡＮＤ回路２０７は、差動ア
ンプ２０８からの信号が、基準信号発生回路２０１から
の値ＶＲＰより小さく、かつ基準信号発生回路２０２か
らの値ＶＲＮより大きいとき、″Ｈ″レベルの信号を出
力する。２０６、３０６は遅延回路で、ＡＮＤ回路２０
７、３０７からの信号が所定の時間以上継続したとき異
常検出信号ＡＬ１、ＡＬ２を出力する。

【０００４】次に動作について説明する。図８に示した
構成のインバータ回路において、一対のアームを構成す
るトランジスタＱ１、Ｑ２の正常時のスイッチング動作
は、図９（ａ）、（ｂ）に示すように行われているとす
る。図中、斜線部分がＯＮの区間を示している。そし
て、出力端電位ＶＡ１と中点電位ＶＮとの差電圧は、図
９（ｃ）のように変化する。以上のように、インバータ
が正常な場合、差動アンプ２０８の出力には図９（ｃ）
に示す波形が得られ、常に直流電源１の電圧値に応じた
正または負の信号が出力される。従って、異常検出信号
ＡＬ１は出力されない。なお、図９（ｄ）は、インバー
タ電流ＩＡの波形を示す。

【０００５】次にインバータに欠相が発生した場合の動
作について、図１０を用いて説明する。図１０（ａ）、
（ｂ）はトランジスタＱ１、Ｑ２のスイッチング動作を
示している。時刻ｔ₁において、トランジスタＱ２が欠
相した場合には、出力端電位ＶＡ１と中点電位ＶＮとの
差電圧は図１０（ｃ）のようになる。即ち、時刻ｔ₂に
おいてトランジスタＱ１、Ｑ２、ダイオードＤ１、Ｄ２
がオフになると、電位ＶＡ１は抵抗Ｒ１、Ｒ２により直
流電源１の中点電位ＶＮとほぼ等しくなる。以下、時刻
ｔ₃、ｔ₄、ｔ₅と電位ＶＡ１とＶＮとがほぼ等しくなる
区間が発生し、その区間では差動アンプ２０８の出力が
ほぼ零となる。

【０００６】従って、差動アンプ２０８の出力が、基準
信号発生回路２０１の正側基準電圧ＶＲＰより小さくか
つ基準信号発生回路２０２の負側基準電圧ＶＲＮより大
きくなるため、これを比較回路２０３、２０４にて検出
し、さらに、ＡＮＤ回路２０７が比較回路２０３、２０
４の出力の論理積をとって信号を出力する。この状態が
遅延回路２０６に予め設定された確認のための時間Ｔ以
上継続した場合、インバータ異常とみなして異常検出信
号ＡＬ１を送出する。なお、３０１〜３０７の構成要素
は、トランジスタＱ３、Ｑ４に対応した異常検出回路で
ある。

【０００７】

【発明が解決しようとする課題】従来のインバータ異常
検出装置は以上のように構成されているので、変換器主
回路に、中点電位を検出するためのインピーダンスＺ
１、Ｚ２および出力端電位ＶＡ１、ＶＡ２を検出するた
めの抵抗Ｒ１〜Ｒ４が必要になるとともに、両電位の差
電圧を検出するための差動アンプ２０８、３０８が必要
となり、変換器主回路の部品点数が多く、高価になると
いう問題点があった。

【０００８】この発明は、上述のような課題を解決する
ためになされたもので、変換器主回路の部品点数が少な
く安価な変換器異常検出装置を得ることを目的とする。

【０００９】

【課題を解決するための手段】この発明の請求項１に係
る変換器異常検出装置は、変換器指令値と変換器本体か
らの出力値との偏差を出力する偏差出力回路、この偏差
出力が所定の値以上となったとき信号を出力する比較回
路、およびこの比較回路からの出力信号が所定の時間以
上継続したとき異常検出信号を出力する遅延回路を備え
たものである。

【００１０】また、請求項２に係る変換器異常検出装置
は、請求項１の制御増幅器を、変換器電流指令値と変換
器本体からの電流出力値との偏差を電流制御入力として
電気弁の開閉を制御する電流制御増幅器としたものであ
る。

【００１１】また、請求項３に係る変換器異常検出装置
は、請求項２の偏差出力回路を、入力信号の一方の極性
を反転させる係数器、および２個の抵抗からなり、それ
ぞれの抵抗の一端に上記係数器からの反転信号および上
記入力信号の他方の信号が入力され共通に接続した上記
２個の抵抗の他端から偏差出力を得る加算器で構成した
ものである。

【００１２】また、請求項４に係る変換器異常検出装置
は、請求項２の偏差出力回路を、所定のバイアス信号源
を備え、変換器電流指令値と変換器本体からの電流出力
値との偏差に、更に上記バイアス信号を加えて偏差出力
とするものである。

【００１３】また、請求項５に係る変換器異常検出装置
は、請求項４の偏差出力回路を、入力信号の一方の極性
を反転させる係数器、および３個の抵抗からなり、それ
ぞれの抵抗の一端に上記係数器からの反転信号、上記入
力信号の他方の信号およびバイアス信号が入力され共通
に接続した上記３個の抵抗の他端から偏差出力を得る加
算器で構成したものである。

【００１４】また、請求項６に係る変換器異常検出装置
は、請求項３または５において、偏差出力回路からの出
力信号を電圧源信号に変換して比較回路に出力する信号
変換回路を備えたものである。

【００１５】また、請求項７に係る変換器異常検出装置
は、請求項２の偏差出力回路を、電流制御増幅器の制御
出力信号をその偏差出力としたものである。

【００１６】

【作用】この発明の請求項１に係る変換器異常検出装置
においては、変換器に異常が発生すると、偏差出力回路
の出力が所定の値以上となって比較回路が信号を出力す
る。更に、この信号出力が所定の時間以上継続して遅延
回路が異常検出信号を出力する。

【００１７】また、請求項２の偏差出力回路は、変換器
電流指令値と電流出力値との偏差を出力する。

【００１８】また、請求項３の偏差出力回路では、例え
ば、電流出力値の反転信号と変換器電流指令値の信号と
が各抵抗の一端に入力され、抵抗の他端から両信号の偏
差出力が得られる。

【００１９】また、請求項４の偏差出力回路は、変換器
電流指令値と電流出力値との偏差にバイアス信号を加え
た信号を出力する。

【００２０】また、請求項５の偏差出力回路では、例え
ば、電流出力値の反転信号と変換器電流指令値の信号と
バイアス信号とが各抵抗の一端に入力され、抵抗の他端
から偏差出力が得られる。

【００２１】また、請求項６では、偏差出力は電圧源信
号に変換される。

【００２２】また、請求項７では、電流制御増幅器の制
御出力信号が、異常検出のための偏差出力として利用さ
れる。

【００２３】

【実施例】

実施例１．図１はこの発明の実施例１によるインバータ
異常検出装置の回路構成を示すブロック図である。ここ
では、従来の図８と対応する構成要素については、同一
の符号を付して個々の説明は省略する。図１において、
１０１はインバータ電流ＩＡを検出する電流検出器、１
０２は、インバータ電流ＩＡがインバータ電流指令値Ｉ
ＡＲと一致するようにトランジスタＱ１〜Ｑ４の開閉を
制御するための制御出力信号であるインバータ電圧指令
値ＶＡＲを作成する電流制御増幅器、１０３はＰＷＭ変
調回路、１０４はトランジスタＱ１〜Ｑ４のドライブ回
路である。そして、１０１〜１０４で、トランジスタと
ダイオードのフルブリッジ構成からなる変換器本体とし
てのインバータ本体の電流制御ループを構成する。な
お、この電流制御ループは、図８では図示を省略してい
るが、従来装置にも装備されている。

【００２４】１０５は定数「−１」を乗算して入力信号
の符号を反転して出力する係数器、１０６、１０７は互
いに同一の抵抗値を有する加算器としての抵抗で、係数
器１０５、抵抗１０６、１０７で偏差出力回路を構成す
る。２０１、２０２は基準信号発生回路、２０３、２０
４は比較回路、２０５はＯＲ回路、２０６は遅延回路で
ある。

【００２５】次に動作について説明する。インバータ電
流ＩＡは電流検出器１０１で検出され、インバータ電流
指令値ＩＡＲとともに電流制御増幅器１０２に入力され
る。電流制御増幅器１０２は、ＩＡとＩＡＲとが一致す
るために必要なインバータ電圧指令値ＶＡＲを演算す
る。このため、電流制御増幅器は、例えば、指令値と検
出値との偏差を求め、これを比例または比例積分型の増
幅器にて増幅する構成のものとされる。ＰＷＭ変調回路
１０３は、インバータ電圧指令値ＶＡＲを入力とし、ト
ランジスタＱ１〜Ｑ４のスイッチング時点を求め、ドラ
イブ回路１０４を介して、インバータ出力端子間にＶＡ
Ｒに応じた矩形波状の電圧を発生する。これにより、い
わゆる電流フィードバック制御系が機能してインバータ
電流ＩＡはインバータ電流指令値ＩＡＲに追従する。

【００２６】抵抗１０６と１０７との抵抗値は同一に設
定されているので、両抵抗１０６、１０７のつき合わせ
点の電圧ＶＭは、ＶＭ＝（ＩＡＲ−ＩＡ）／２となる。従って、インバータが正常であればＩＡＲ≒Ｉ
Ａであるので、ＶＭ ≒ ０となる。この結果、比較回路２０３、２０４はともに信
号を出力しない。

【００２７】次にインバータに欠相が発生した場合の動
作について説明する。例えば、電流制御増幅器１０２が
ＩＡとＩＡＲとを一致させるため、インバータ出力端子
間に正の電圧を発生させるようにインバータ電圧指令値
ＶＡＲを演算したとする。正の電圧を発生するにはトラ
ンジスタＱ１とＱ４とをＯＮにする必要があるが、もし
ここでトランジスタＱ１またはＱ４が欠相となると、イ
ンバータ出力端子間にはインバータ電圧指令値ＶＡＲに
応じた電圧が発生せず、従って、ＩＡはＩＡＲに追従す
ることができず偏差出力回路は偏差出力である電圧ＶＭ
を出力する。ＶＭ＝（ＩＡＲ−ＩＡ）／２＝ＶＥ ≠ ０

【００２８】この偏差出力ＶＭが基準信号発生回路２０
１の正側基準電圧ＶＲＰ（ここではＶＲＰ＝＋ＶＲとす
る）より大きい、または基準信号発生回路２０２の負側
基準電圧（ここではＶＲＮ＝−ＶＲとする）より小さく
なれば、これを比較回路２０３、２０４で検出し、いず
れかの比較回路が検出したのをＯＲ回路２０５で検出す
る。ここで、ＶＲは正の実数で、正常時の電流制御の追
従誤差により、誤検出しないレベルに設定する。

【００２９】なお、図２は、この比較回路２０３、２０
４の動作範囲を示すもので、上方の斜線部分は比較回路
２０３が検出信号を出力する範囲、下方の斜線部分は比
較回路２０４が検出信号を出力する範囲を示す。

【００３０】以上のように、ＯＲ回路２０５が信号を出
力し、これが遅延回路２０６に予め設定された確認時間
Ｔ以上継続すると、異常とみなして異常検出信号ＡＬを
送出する。この間の動作を図に合わせて図示している。

【００３１】なお、上記で例示したケースの外、電流制
御増幅器１０２がインバータ出力端子間に負の電圧を指
令したときにトランジスタＱ２、Ｑ３が欠相した場合、
また、ＰＷＭ変調によりトランジスタＱ１とＱ３あるい
はトランジスタＱ２とＱ４をＯＮにしてインバータ出力
端子間に零電圧を発生するときにトランジスタＱ１また
はＱ３あるいはトランジスタＱ２またはＱ４が欠相した
場合も、同様に、インバータ電流ＩＡはインバータ電流
指令値ＩＡＲに追従することができず、偏差出力回路は
（ＩＡＲ−ＩＡ）に応じた信号ＶＭ＝ＶＥを出力し、遅
延回路２０６から異常検出信号ＡＬを送出する。

【００３２】なお、遅延回路２０６で設定する確認時間
としては、具体的には、例えば１０μｓｅｃ程度とすれ
ば十分である。即ち、一般にインバータの上下アームの
短絡防止のために設けられるＯＦＦ−ＯＦＦ期間の影響
による偏差出力を、トランジスタの異常による欠相と誤
って検出しないために必要な時間（約１０μｓｅｃ）を
確保しておけば、電流制御系では制御応答が極めて高い
（ＰＷＭ周波数の１〜１／６倍程度）ので、電流の立ち
上がり時等に誤って異常検出信号ＡＬを出力することは
ない。

【００３３】本実施例は以上のように構成されているの
で、インバータの主回路に新たな部品を追加することな
く、簡単な構成でインバータの欠相を確実に検出するこ
とが可能となる。

【００３４】実施例２．図３はこの発明の実施例２によ
るインバータ異常検出装置の回路構成を示すブロック図
である。実施例１と異なるのは、偏差出力回路で、ここ
では係数器１０５および抵抗１０６、１０７に加えて、
バイアス信号源であるバイアス電圧発生回路１１１およ
び抵抗１１０を備えた点のみである。

【００３５】図３において、加算器である抵抗１０６、
１０７、１１０の抵抗値を全て同一とすると、各抵抗１
０６、１０７、１１０のつき合わせ点の電圧ＶＭは、ＶＭ＝（ＩＡＲ−ＩＡ＋ＶＢ）／３となる。ここで、ＶＢ（＞０）はバイアス電圧発生回路
１１１の出力値である。

【００３６】そして、基準信号発生回路２０１の正側基
準電圧ＶＲＰを、ＶＲＰ＝＋ＶＲ＋ＶＢ／３基準信号発生回路２０２の負側基準電圧ＶＲＮを、ＶＲＮ＝ −ＶＲ＋ＶＢ／３とし、更に、ここでＶＢ／３＞ＶＲと設定し、実施例１
の図２に準じて比較回路２０３、２０４の動作範囲を図
示すると図４の如くになる。

【００３７】この場合、インバータが正常であれば、Ｉ
ＡＲ≒ＩＡであるので、ＶＭ ≒ ＶＢ／３となり、比較回路２０３、２０４はともに信号を出力し
ない。また、インバータに欠相が発生すると、ＶＭ＝（ＩＡＲ−ＩＡ＋ＶＢ）／３となり、実施例１と同様、比較回路２０３または２０４
のいずれかが信号を出力し、ＯＲ回路２０５および遅延
回路２０６を経て異常検出信号ＡＬが送出される。

【００３８】そして、更に、この実施例２では、偏差出
力回路の出力側で断線等が発生して比較回路への入力信
号が零になった場合、図４から判るように、比較回路２
０４が信号を出力し、異常検出信号ＡＬが送出される。
即ち、この実施例２においては、偏差出力回路にバイア
ス電圧発生回路を付加することにより、検出回路自体に
発生した異常現象の検出も可能となる。

【００３９】実施例３．図５はこの発明の実施例３によ
るインバータ異常検出装置の回路構成を示すブロック図
である。先の実施例１で示した図１の回路構成と異なる
のは、偏差出力回路からの偏差出力信号ＶＭを電圧源信
号からなる偏差出力信号ＶＥに変換する信号変換回路を
設けた点のみである。そして、この信号変換回路は、演
算増幅器１０９と可変抵抗１０８とから構成されてい
る。

【００４０】実施例１（図１）では抵抗１０６、１０７
のつき合わせ点から得られた偏差出力信号ＶＭを直接比
較回路２０３、２０４に送出していたので、当該信号の
レベルが比較回路の入力側から見たインピーダンスの値
に左右され易く、また、ノイズの影響を受け易いという
欠点があったが、この実施例３（図５）では、一旦、電
圧源信号ＶＥに変換した後、比較回路へ送出するように
したので、上記インピーダンスの影響を受けることもな
く、ノイズの影響も防止することができる。従って、イ
ンバータの異常検出動作の信頼性が向上する。

【００４１】実施例４．図６はこの発明の実施例４によ
るインバータ異常検出装置の回路構成を示すブロック図
である。実施例２（図３）の回路に、実施例３（図５）
で説明したと同様の信号変換回路（１０８、１０９）を
付加したものである。この場合、この新たに追加した信
号変換回路（１０８、１０９）自体の異常をも比較回路
で検出することができるという利点を有する。

【００４２】実施例５．図７はこの発明の実施例５によ
るインバータ異常検出装置の回路構成を示すブロック図
である。この実施例は、構成の簡略化を一層追求したも
のである。即ち、偏差出力回路を特別に設けるのではな
く、電流制御増幅器１０２の出力であるインバータ電圧
指令値ＶＡＲを偏差出力信号として利用するもので、こ
のＶＡＲ信号を比較回路２０３、２０４へ送出するよう
にしている。

【００４３】従って、この実施例５においては、インバ
ータ電圧指令値ＶＡＲが所定の範囲を越えると、比較回
路２０３と２０４とのいずれかが信号を出力し、ＯＲ回
路２０５、遅延回路２０６を経て異常検出信号ＡＬが送
出される。但し、このＶＡＲ信号は、インバータ電流指
令値ＩＡＲとインバータ電流ＩＡとの偏差そのものでは
なく、この偏差出力を基に電流制御系としての要求仕様
から決まる増幅特性で演算処理された信号であるので、
比較回路２０３、２０４における基準値やさらには遅延
回路２０６の時限の設定は、上述実施例の場合とは異な
り、この電流制御増幅器１０２の増幅特性を考慮して別
途行う必要がある。

【００４４】実施例６．なお、上記各実施例では、変換
器本体として単相インバータとした場合について説明し
たが、各相毎に同様の異常検出装置を用いる、あるいは
回転座標上で同様の異常検出装置を用いることにより、
三相インバータにも適用でき、更には、コンバータ等の
他の種類の変換器への応用も可能である。また、電気弁
としては、トランジスタに限られるものではなく、サイ
リスタ等他の種類のスイッチング素子を使用してもよ
い。更に、上記各実施例では、電流制御ループにおける
電流指令値と電流出力値との偏差を使用する場合につい
て説明したが、この発明は、電圧制御ループにおける電
圧指令値と電圧出力値との偏差を利用する場合にも適用
が可能である。もっとも、その電圧制御応答を考慮に入
れた比較回路での異常検出レベルおよび遅延回路での継
続時間の新たな設定が必要となる。

【００４５】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。

【００４６】請求項１においては、元来、制御系で必要
とする情報、即ち、変換器指令値と変換器本体からの出
力値との偏差を基に異常検出が可能となり、変換器主回
路に部品を追加する必要がなく、装置が安価となる。

【００４７】また、請求項２においては、特に電流制御
ループにおける偏差出力を基に異常検出を行うので、そ
の高速応答特性から異常検出の感度、精度が高くなる。

【００４８】また、請求項３においては、その偏差出力
回路の構成が極めて簡単、安価となる。

【００４９】また、請求項４においては、所定のバイア
ス信号を加えることで、異常検出回路自体の異常の検出
も可能となる。

【００５０】また、請求項５においては、バイアス信号
を扱う偏差出力回路の構成が極めて簡単安価となる。

【００５１】また、請求項６においては、所定の信号変
換回路を採用することで、耐ノイズ性等が向上して異常
検出動作の信頼性が向上する。

【００５２】また、請求項７においては、電流制御系の
構成要素として元々存在する電流制御増幅器を偏差出力
回路として利用するので、異常検出のために必要な部品
が更に節減できる。

【図面の簡単な説明】

【図１】この発明の実施例１によるインバータ異常検
出装置の回路構成を示すブロック図である。

【図２】図１の装置の比較回路の動作範囲を説明する
ための図である。

【図３】この発明の実施例２によるインバータ異常検
出装置の回路構成を示すブロック図である。

【図４】図３の装置の比較回路の動作範囲を説明する
ための図である。

【図５】この発明の実施例３によるインバータ異常検
出装置の回路構成を示すブロック図である。

【図６】この発明の実施例４によるインバータ異常検
出装置の回路構成を示すブロック図である。

【図７】この発明の実施例５によるインバータ異常検
出装置の回路構成を示すブロック図である。

【図８】従来のインバータ異常検出装置の回路構成を
示すブロック図である。

【図９】従来の装置の検出動作（インバータ正常時）
を説明するための図である。

【図１０】従来の装置の検出動作（インバータ欠相
時）を説明するための図である。

【符号の説明】

３〜６トランジスタ、１０１電流検出器、１０２
電流制御増幅器、１０５係数器、１０６〜１０８，１
１０抵抗、１０９演算増幅器、１１１バイアス電
圧発生回路、２０１，２０２基準信号発生回路、２０
３，２０４比較回路、２０５ＯＲ回路、２０６遅
延回路、ＩＡインバータ電流、ＩＡＲインバータ電
流指令値、ＶＡＲインバータ電圧指令値、ＡＬ異常
検出信号、ＶＭ，ＶＥ偏差出力。

Claims

【特許請求の範囲】

【請求項１】開閉可能な電気弁を備えた変換器本体、
および変換器指令値と上記変換器本体からの出力値との
偏差を制御入力として上記電気弁の開閉を制御する制御
増幅器を備えた変換器の異常を検出する装置において、上記変換器指令値と上記変換器本体からの出力値との偏
差を出力する偏差出力回路、この偏差出力が所定の値以
上となったとき信号を出力する比較回路、およびこの比
較回路からの出力信号が所定の時間以上継続したとき異
常検出信号を出力する遅延回路を備えたことを特徴とす
る変換器異常検出装置。
【請求項２】制御増幅器は、変換器電流指令値と変換
器本体からの電流出力値との偏差を電流制御入力として
電気弁の開閉を制御する電流制御増幅器であることを特
徴とする請求項１記載の変換器異常検出装置。
【請求項３】偏差出力回路は、入力信号の一方の極性
を反転させる係数器、および２個の抵抗からなり、それ
ぞれの抵抗の一端に上記係数器からの反転信号および上
記入力信号の他方の信号が入力され共通に接続した上記
２個の抵抗の他端から偏差出力を得る加算器からなるこ
とを特徴とする請求項２記載の変換器異常検出装置。
【請求項４】偏差出力回路は、所定のバイアス信号源
を備え、変換器電流指令値と変換器本体からの電流出力
値との偏差に、更に上記バイアス信号を加えて偏差出力
とすることを特徴とする請求項２記載の変換器異常検出
装置。
【請求項５】偏差出力回路は、入力信号の一方の極性
を反転させる係数器、および３個の抵抗からなり、それ
ぞれの抵抗の一端に上記係数器からの反転信号、上記入
力信号の他方の信号およびバイアス信号が入力され共通
に接続した上記３個の抵抗の他端から偏差出力を得る加
算器からなることを特徴とする請求項４記載の変換器異
常検出装置。
【請求項６】偏差出力回路からの出力信号を電圧源信
号に変換して比較回路に出力する信号変換回路を備えた
ことを特徴とする請求項３または５に記載の変換器異常
検出装置。
【請求項７】偏差出力回路は、電流制御増幅器の制御
出力信号をその偏差出力としたことを特徴とする請求項
２記載の変換器異常検出装置。