[go: up one dir, main page]

JPH0815152B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0815152B2
JPH0815152B2 JP61016162A JP1616286A JPH0815152B2 JP H0815152 B2 JPH0815152 B2 JP H0815152B2 JP 61016162 A JP61016162 A JP 61016162A JP 1616286 A JP1616286 A JP 1616286A JP H0815152 B2 JPH0815152 B2 JP H0815152B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode portion
wafer
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61016162A
Other languages
English (en)
Other versions
JPS62173740A (ja
Inventor
肇 新井
勲 古田
秀文 黒木
純一 有馬
勝弘 平田
繁 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61016162A priority Critical patent/JPH0815152B2/ja
Priority to KR1019860008590A priority patent/KR920005699B1/ko
Priority to US07/006,922 priority patent/US4922321A/en
Priority to DE19873702354 priority patent/DE3702354A1/de
Publication of JPS62173740A publication Critical patent/JPS62173740A/ja
Priority to US07/719,109 priority patent/US5270253A/en
Publication of JPH0815152B2 publication Critical patent/JPH0815152B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に関し、特にフリップチップ
の基板との接続端子部分を改良した装置及びその製造方
法に関するものである。
〔従来の技術〕
第３図は、従来のはんだ式フリップチップを示し、第
４図，第５図は従来のはんだ式フリップチップを形成す
る場合の工程の一つを示す。図において、６はウエハ、
１はウエハ６上に形成された例えばアルミニウム（Al）
からなる電極部、２は電極部１を除くウエハ６上に形成
されたパッシベーション膜、７ははんだ膜、7aははんだ
塊、８は電極部１上に形成された球状のはんだバンプ、
３は電極部１とはんだバンプ８との間に形成されたバリ
アメタル層で、ここではクロム，銅，金が順次蒸着され
てなる３層構造をしている。
次に製造方法について説明する。まずウエハ６上にア
ルミニウム膜を蒸着法又はスパッタ法などの方法で形成
した後、これをパターニングして配線を完了し、基板と
の電気的接触を得るためのAl電極部１を形成する。次
に、上記ウエハ６上全面にCVD法，スパッタ法などによ
りパッシベーション膜２を形成した後、写真製版により
上記Al電極部１上の上記パッシベーション膜２をエッチ
ング除去する。こうして通常のチップ構造を形成し、次
にバンプを形成する。バンプを形成するには、まず上記
Al電極部１上でのはんだの濡れを良くし接着力を強化す
るために、上記チップ全面にクロム，銅，金を順次蒸着
した後、これを上記Al電極部１上の部分だけが残るよう
エッチングしてバリアメタル層３を形成する。その後該
バリアメタル層３を覆ってはんだを蒸着し、直径数百μ
ｍの円形形状で厚さ数十μｍのはんだ膜７を形成するこ
とによって第４図に示した製造のものが得られる。その
後、これを加熱して上記はんだ膜７を溶かすと、はんだ
の表面張力により直径100μｍ程度の球状のはんだバン
プ８が第３図に示すように形成される。
また、第５図に示す構造のものを加熱することによっ
ても第３図に示した構造のものを得ることができる。こ
の第５図の構造を得るには、上述の方法と同様にバイア
メタル層３を形成した後、ウエハ６上全面にレジストを
５〜10μｍの厚さに塗布形成し、写真製版によりAl電極
部１上の上記レジストを取り除き、上記バリアメタル層
３上にはんだメッキにより40〜80μｍ程度の厚さのはん
だ塊7aを形成した後上記レジストを除去すればよい。
このようにして第３図に示すようなバンプを形成する
ことにより、半導体チップの表面と基板表面とを向かい
合わせて、基板上の接続端子とチップ上の接続端子とを
直接ボンディング（フェイスダウンボンディング）する
ことができる。そして、このフェイスダウンボンディン
グにより、接続端子数に関係なくほぼ一定のコストでワ
イヤボンディングの場合にくらべ高い信頼性をもつボン
ディングを行うことができ、低コストで高密度の実装を
行うことができる。
〔発明が解決しようとする問題点〕
従来のはんだ式フリップチップは以上のように構成さ
れているので、個々のはんだバンプの高さを正確に制御
することが難しく、基板への接続端子数が多くなった場
合、各端子を基板に均一にボンディングすることが困難
である。また、基板とチップとの間の距離が近くなりす
ぎるとはんだの流れすぎによってリークが発生するの
で、基板・チップ間距離を一定に保つことが必要である
などの問題点があった。更に、はんだバンプをチップ表
面に形成する際に、第４図に示した構造では、数百μｍ
の広さにはんだを蒸着しなければならないので、隣接す
る端子の間隔をそれ以上近づけることができず、端子数
を増す際の障害要因となるという問題点があった。
更にまた、実開昭60−73237号公報には、フリップチ
ップボンディング用ICチップにおいて、該ICチップ上の
はんだバンプ以外の領域の一部に該はんだバンプより低
く絶縁層を形成し、これによりバンプ溶融時のはんだの
流出を制限し、ICの取り付け高さのばらつきを低減する
ようにしたものが提案されていますが、この場合、バン
プの周囲が完全に絶縁体層で囲まれているわけではない
ので、バンプ溶融時のはんだの流出を完全に防止するこ
とはできず、またバンプの高さが上記絶縁体層より高い
ため、該バンプの溶融状態によっては、ICの取り付け高
さにバラツキを生ずるといった問題点を発生する。更に
また、特開昭60−170246号公報には、フリップチップ用
のバンプを有する半導体装置において、半導体基板上
に、該基板表面のパッド部に対応する部位に開孔部を有
する絶縁膜を形成し、上記バンプとして金属球を上記開
孔部内に、該金属球の上部が上記絶縁膜表面からやや突
出するよう配置したものが提案されていますが、この構
造では、上記金属球の直径が小さ過ぎると、上記バンプ
金属と基板側の導体部との接続が確実に行われず、また
上記金属球の直径が大き過ぎると、その溶融時上記絶縁
膜の開孔部内から金属材料が流れ出すといった問題点が
ある。更にまた、特開昭55−29181号公報には、電気メ
ッキによりバンプ（突出電極）を形成したものが提案さ
れていますが、本願の第４図に示した従来のはんだバン
プと同様に、この公報に記載されたバンプ（突出電極）
も、その形成方法に起因して、その幅が電極部上に形成
されたコンタクト開孔（バリアメタル層）の幅よりも大
きいものとなるため、これが複数のバンプを高密度に形
成する場合の障害要因になるという問題点がある。更に
また、本願の第４図に示した従来のはんだバンプ，上記
特開昭60−170246号公報に記載された金属球，及び特開
昭55−29181号公報に記載された突出電極は、何れもそ
の形状に起因して、その全体の幅に対してその最上部の
接続端子への接触面の幅が小さく、これら（はんだバン
プ，金属球，及び突出電極）を微細化した場合は、当該
接触面の面積が極めて小さくなり、接続端子との間の接
触抵抗が高くなってしまうという問題点を生ずる。
本発明は上記のような問題点を解消するためになされ
たもので、複数の，各々が基板側の接続端子に対して低
接触抵抗で接触し、その高さが正確に揃った微細な幅の
バンプが、高密度に配置され、かつ、不要な金属材料の
流出等がない半導体装置を得ることを目的とする。
また、本発明の別の発明は、上記のような半導体装置
を簡単な工程で容易に形成することのできる製造方法を
得ることを目的とする。
〔問題点を解決するための手段〕
本発明にかかる半導体装置は、ウエハと、上記ウエハ
上に設けられ、当該ウヘハとの電気的接触を得るための
電極部と、上記電極部の端部表面，及び上記ウエハの表
面を覆うように形成されたパッシベーション膜と、上記
パッシベーション膜上に所定の厚みに形成され、これに
より上記電極部上にその側壁面が垂直に切り立った凹部
を形成する絶縁膜と、上記凹部に埋め込み形成され、そ
の上面が平坦面からなり，かつ，その幅が上記凹部と同
一幅の先端部が、上記絶縁膜の上面により高い位置に突
出した、バインダー樹脂に導電性物質の微粉末を分散し
た導電性樹脂材料からなる柱状バンプを備えたことを特
徴とするものである。
更に、本発明にかかる半導体装置の製造方法は、ウエ
ハ上に当該ウエハとの電気的接触を得るための電極部を
形成する工程と、上記ウエハ上に上記電極部の端部表
面，及び当該ウエハの表面を被覆するパッシベーション
膜を形成する工程と、上記パッシベーション膜上にのみ
所定厚みの絶縁膜を形成して、上記電極部上に当該絶縁
膜で囲まれた凹部を形成する工程と、上記凹部が完全に
埋め込まれ、かつ、上記絶縁膜表面が覆われるように有
機溶剤中に導電性物質の微粉末とバインダー樹脂とを混
合分散してなる液状物を塗布した後、当該液状物から有
機溶剤を蒸発させる工程と、上記工程により得られた，
上記バインダー樹脂に上記導電性物質の微粉末が分散し
てなる固化物の上方から当該固化物に対してエッチング
を施して、当該固化物の上記絶縁膜上に形成されている
部分をエッチバックにより取り去り、その先端部が上記
絶縁膜の上面から突出した上記固化物からなる柱状バン
プを形成する工程とを含むことを特徴とするものであ
る。
〔作用〕
本発明にかかる半導体装置においては、上記バンプの
ウエハ上における占有面積が上記電極部上の当該電極部
と上記バンプの電気的接続を行うための上記開孔の面積
と同一になるので、複数の上記開孔を近接させて形成
し、各々にバンプを形成することにより、複数のバンプ
をその幅に制約を受けることなく、高密度に形成するこ
とができる。また、バンプの上面を平坦面にしているの
で、バンプの幅、すなわち、上記電極部上の開孔の幅を
小さくしても、バンプの当該バンプを接続する接続端子
への接触面の面積をかせぐことができ、バンプの微細化
に伴う接続端子への接触抵抗の増大を防止できる。ま
た、上記バンプの高さは上記所定厚みの絶縁膜の厚みに
よって正確な高さに制御され、かつ、上記絶縁膜がボン
ディング時にスペーサーの役目を果たすので、半導体装
置（チップ）と基板の接続端子とを高精度にボンディン
グすることができる。
更に、本発明にかかる半導体装置の製造方法において
は、上記凹部の形成工程で複数の微細幅の凹部を、高密
度に形成することにより、上記の微細化及び高密度化が
図られ、かつ、その高さが正確に決められた複数の柱状
バンプが配置された半導体装置を簡単に製造することが
できる。
〔実施例〕
以下、この発明の一実施例について説明する。
第１図は本発明の一実施例による半導体装置の断面構
造を示し、第２図は本発明の別の発明の一実施例による
半導体装置の製造方法の一工程を示す。図において、1,
2,6は第３図と同一符号は同じものを示す。５はバイン
ダー樹脂中に例えば銀の微粉末等の導電性物質からなる
微粉末を分散した導電性樹脂材料である。３は電極部１
と導電性樹脂材料５との間に形成されたバリアメタル層
で、ここではクロム，銅，銀が順次蒸着されてなる３層
構造をしている。４は例えばドライフィルムである絶縁
膜である。10は絶縁膜４により電極部１上に形成された
凹部である。
次に製造方法について説明する。まず、ウエハ６上に
アルミニウム（Al）電極部１を形成し、次に上記Al電極
部１を除く上記ウエハ６上にパッシベーション膜２を形
成して、通常のチップ構造を形成する。次に、このチッ
プ上にクロム，銅，銀を順次蒸着した後、該蒸着膜を上
記Al電極部１上の部分だけを残すようエッチングしてバ
リアメタル層３を形成する。その後、チップ全面に50〜
500μｍの厚さのドライフィルム４を貼付し、該ドライ
フィルム４の上記Al電極部１上の部分を写真製版技術を
用いて除去して、凹部10を形成する。次に、銀の微粉末
とバインダー樹脂とを有機溶剤に分散混合してなる混合
液をスピンコート法により上記ドライフィルム４上に上
記凹部10を埋めてその表面が平坦になるよう塗布した
後、この混合液を450℃以下の温度で加熱して溶剤を蒸
発させ、上記凹部10内を樹脂で固められた銀の微粉末か
ら成る導電性樹脂材料５で埋め込む。この状態では第２
図に示したように上記ドライフィルム４上にも上記導電
性樹脂材料による膜が形成されているので、この部分を
エッチバックにより取り去り、上記凹部10の部分だけに
上記導電性材料５が残るようにすると第１図に示す構造
のものを得ることができる。このとき、上記ドライフィ
ルム４と上記導電性樹脂材料５とでは、一般にエッチン
グ時のエッチンググレートが異なるので、第１図のよう
に上記導電性樹脂材料５の部分を突出させて形成するこ
ともできる。
また、エッチバックを行なう際にドライフィルム４の
エッチグレートが導電性樹脂材料５に比べ極端に速い場
合には、上記ドライフィルム４を完全に取り去ってしま
うこともでき、このような場合に、上記導電性樹脂材料
５の代わりにはんだを凹部10内にメッキするなどの方法
で成長させておけば、ドライフィルム４を完全に取り除
き、はんだを加熱して溶かすことで第３図と同じ構造の
ものを得ることができる。勿論、凹部10内にはんだをメ
ッキなどの方法で成長させた場合にも、ドライフィルム
４を残しておけば、ボンディング時に該ドライフィルム
４をスペーサーとして用いることができる。
このような本実施例の製造方法では、接続端子となる
導電性樹脂材料５の高さは、ドライフィム４の膜厚、ス
ピンコートした時の上記ドライフィルム４上での導電性
樹脂材料５の膜厚、エッチバック時のエッチングのされ
方等によって決定され、これらは何れも安定しているの
で、はんだの表面張力によるバンプを形成するのに比較
すると接続端子の高さを正確に制御することができる。
また、接続端子はその形成中も含めて、Al電極部１より
も大きな面積をチップ上に占めることがないので、各接
続端子の間隔は制限されない。さらに本実施例方法は、
ドライフィルム４の貼付、スピンコート法による導電性
物質５の埋め込みなどの簡単な工程を含むので、容易に
行うことができる。
また、上記導電性物質５はドライフィルム４の開口部
に形成された凹部10内に埋め込まれているため、ボンデ
ィング時にこれが溶融して上記凹部10から溢れ出たり、
あるいは上記導電性物質と基板側の導体部との間に隙間
ができたりすることがなく、導電性物質５と基板側の導
体部との接続を確実に行うことができる。本実施例の半
導体装置では、ドライフィルム４がチップを基板にボン
ディングする際にスペーサーとして働くので、チップと
基板とを常に一定の間隔に保つことができ、各接続端子
の高さが正確であるので、各端子を基板に均一にボンデ
ィングすることができる。また、各接続端子はドライフ
ィルム４により隣接する端子と隔てられるので、各接続
端子の間隔は制約を受けない。
なお、上記実施例においては、Al電極部１表面を保護
し、導電性樹脂材料５との接着性を高める目的でバリア
メタル層３を形成したが、電極部１と導電性物質５の材
質によってはそのような必要がなくなる場合もあり、こ
のような場合にはバリアメタル層３を形成する必要はな
い。また上記実施例では、電極部にアルミニウムを用い
たが、これは高融点金属又は高融点金属のシリサイドで
あってもよく、また導電性物質に銀の微粉末からなる導
電性樹脂材料を用いたが、これは他の金属、金属化合物
又は導電性高分子であってもよい。
〔発明の効果〕
以上のように、本発明にかかる半導体装置によれば、
ウエハと、上記ウエハ上に設けられ、当該ウエハとの電
気的接触を得るための電極部と、上記電極部の極部表
面，及び上記ウエハの表面を覆うように形成されたパッ
シベーション膜と、上記パッシベーション膜上に形成さ
れ、これにより上記電極部上にその側壁面が垂直に切り
立った凹部を形成する絶縁膜と、上記凹部に埋め込み形
成され、その上面が平坦面からなり，かつ，その幅が上
記凹部と同一幅の先端部が、上記絶縁膜の上面より高い
位置に突出した、バインダー樹脂に導電性物質の微粉末
を分散した導電性樹脂材料からなる柱状バンプとを備え
たものとしたので、上記バンプのウエハ上における占有
面積が上記電極部上の当該電極部と上記バンプとの電気
的接続を行うための上記開孔の面積と同一になり、複数
の上記開孔を近接させて形成し、各々にバンプを形成す
ることにより、複数のバンプをその幅に制約を受けるこ
となく，高密度に形成することができ、また、上記バン
プの上面を平坦面にしているので、バンプの幅、すなわ
ち、上記電極部上の開孔の幅を小さくしても、バンプの
当該バンプを接続する接続端子への接触面の面積をかせ
ぐことができ、バンプの微細化に伴う接続端子への接触
抵抗の増大を防止でき、また、上記バンプの高さは上記
所定厚みの絶縁膜の厚みによって正確な高さに制御さ
れ、かつ、上記絶縁膜がボンディング時にスペーサーの
役目を果たすので、半導体装置（チップ）と基板の接続
端子とを高精度にボンディングすることができる。従っ
て、高信頼性で、かつ、小型化がなされた半導体装置
（フリップチップ）を得ることができる効果がある。
更に、本発明にかかる半導体装置の製造方法によれ
ば、ウエハ上に当該ウエハとの電気的接触を得るための
電極部を形成する工程と、上記ウエハ上に上記電極部の
端部表面，及び当該ウエハの表面を被覆するパッシベー
ション膜を形成する工程と、上記パッシベーション膜上
にのみ所定厚みの絶縁膜を形成して、上記電極部上に当
該絶縁膜で囲まれた凹部を形成する工程と、上記凹部が
完全に埋め込まれ、かつ、上記絶縁膜表面が覆われるよ
うに有機溶剤中に導電性物質の微粉末とバインダー樹脂
とを混合分散してなる液状物を塗布した後、当該液状物
から有機溶剤を蒸発させる工程と、上記工程により得ら
れた，上記バインダー樹脂に上記導電性物質の微粉末が
分散してなる固化物の上方から当該固化物に対してエッ
チングを施して、当該固化物の上記絶縁膜上に形成され
ている部分をエッチバックにより取り去り、その先端部
が上記絶縁膜の上面から突出した上記固化物からなる柱
状バンプを形成する工程とを含むものとしたので、上記
凹部の形成工程で当該凹部を微細に形成することによ
り、上記の微細化及び高密度化が図られ、かつ、その高
さが正確に決められた複数の柱状バンプが形成された、
高信頼性で、かつ、小型化がなされた半導体装置（フリ
ップチップ）を簡単に製造することができる効果があ
る。
【図面の簡単な説明】
第１図は本発明の一実施例による半導体装置の構造を示
す断面図、第２図は本発明の別の発明の一実施例による
半導体装置の製造方法の一工程を示す断面図、第３図は
従来のはんだ式フリップチップの構造を示す断面図、第
４図，第５図は従来のはんだ式フリップチップを形成す
る場合の一工程を示す断面図である。 図において、１はAl電極部、２はパッシベーション膜、
３はバリアメタル層、４はドライフィルム、５は導電性
樹脂材料、６はウエハ、10は凹部である。 なお図中同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 有馬 純一 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 平田 勝弘 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (72)発明者 原田 繁 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (56)参考文献 特開 昭53−60170（ＪＰ，Ａ) 特開 昭55−29181（ＪＰ，Ａ)

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】ウエハと、 上記ウエハ上に設けられ、当該ウエハとの電気的接触を
    得るための電極部と、 上記電極部の端部表面，及び上記ウエハの表面を覆うよ
    うに形成されたパッシベーション膜と、 上記パッシベーション膜上に所定の厚みに形成され、こ
    れにより上記電極部上にその側壁面が垂直に切り立った
    凹部を形成する絶縁膜と、 上記凹部に埋め込み形成され、その上面が平坦面からな
    り，かつ，その幅が上記凹部と同一幅の先端部が、上記
    絶縁膜の上面より高い位置に突出した、バインダー樹脂
    に導電性物質の微粉末を分散した導電性樹脂材料からな
    る柱状バンプとを備えたことを特徴とする半導体装置。
  2. 【請求項２】上記電極部と上記柱状バンプとの間に、ク
    ロム，銅，ニッケル，チタン，銀，金又はこれらの合金
    からなる膜が一層又は多層に形成されてなるバリアメタ
    ル層が形成されていることを特徴とする特許請求の範囲
    第１項記載の半導体装置。
  3. 【請求項３】上記電極部はアルミニウム、高融点金属又
    は高融点金属のシリサイドであることを特徴とする特許
    請求の範囲第１項又は第２項に記載の半導体装置。
  4. 【請求項４】上記導電性物質は金属，金属化合物又は導
    電性高分子であることを特徴とする特許請求の範囲第１
    項ないし第３項のいずれかに記載の半導体装置。
  5. 【請求項５】ウエハ上に当該ウエハとの電気的接触を得
    るための電極部を形成する工程と、 上記ウエハ上に上記電極部の端部表面，及び当該ウエハ
    の表面を被覆するパッシベーション膜を形成する工程
    と、 上記パッシベーション膜上にのみ所定厚みの絶縁膜を形
    成して、上記電極部上に当該絶縁膜で囲まれた凹部を形
    成する工程と、 上記凹部が完全に埋め込まれ、かつ、上記絶縁膜表面が
    覆われるように有機溶剤中に導電性物質の微粉末とバイ
    ンダー樹脂とを混合分散してなる液状物を塗布した後、
    当該液状物から有機溶剤を蒸発させる工程と、 上記工程により得られた，上記バインダー樹脂に上記導
    電性微物質の微粉末が分散してなる固化物の上方から当
    該固化物に対してエッチングを施して、当該固化物の上
    記絶縁膜上に形成されている部分をエッチバックにより
    取り去り、その先端部が上記絶縁膜の上面から突出した
    上記固化物からなる柱状バンプを形成する工程とを含む
    ことを特徴とする半導体装置の製造方法。
  6. 【請求項６】上記パッシベーション膜の形成後，上記絶
    縁膜の形成前に、上記電極部上にクロム，銅，ニッケ
    ル，チタン，銀，金またはこれらの合金からなる膜を一
    層又は多層に形成したバリアメタル層を形成する工程を
    含むことを特徴とする特許請求の範囲第５項記載の半導
    体装置の製造方法。
  7. 【請求項７】上記電極部はアルミニウム，高融点金属又
    は高融点金属のシリサイドであることを特徴とする特許
    請求の範囲第５項又は第６項に記載の半導体装置の製造
    方法。
  8. 【請求項８】上記導電性物質は金属，金属化合物又は導
    電性高分子であることを特徴とする特許請求の範囲第５
    項ないし第７項のいずれかに記載の半導体装置の製造方
    法。
JP61016162A 1986-01-27 1986-01-27 半導体装置及びその製造方法 Expired - Lifetime JPH0815152B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61016162A JPH0815152B2 (ja) 1986-01-27 1986-01-27 半導体装置及びその製造方法
KR1019860008590A KR920005699B1 (ko) 1986-01-27 1986-10-14 반도체 장치
US07/006,922 US4922321A (en) 1986-01-27 1987-01-27 Semiconductor device and a method of producing same
DE19873702354 DE3702354A1 (de) 1986-01-27 1987-01-27 Halbleiterbauelement und verfahren zu dessen herstellung
US07/719,109 US5270253A (en) 1986-01-27 1991-06-24 Method of producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61016162A JPH0815152B2 (ja) 1986-01-27 1986-01-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPS62173740A JPS62173740A (ja) 1987-07-30
JPH0815152B2 true JPH0815152B2 (ja) 1996-02-14

Family

ID=11908811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61016162A Expired - Lifetime JPH0815152B2 (ja) 1986-01-27 1986-01-27 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US4922321A (ja)
JP (1) JPH0815152B2 (ja)
KR (1) KR920005699B1 (ja)
DE (1) DE3702354A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4840302A (en) * 1988-04-15 1989-06-20 International Business Machines Corporation Chromium-titanium alloy
US4961259A (en) * 1989-06-16 1990-10-09 Hughes Aircraft Company Method of forming an interconnection by an excimer laser
US5093710A (en) * 1989-07-07 1992-03-03 Seiko Epson Corporation Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
KR940000504B1 (ko) * 1991-03-20 1994-01-21 삼성전자 주식회사 반도체장치의 층간콘택구조 및 그 제조방법
DE4242408C2 (de) * 1991-12-11 1998-02-26 Mitsubishi Electric Corp Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil
JP3383329B2 (ja) 1992-08-27 2003-03-04 株式会社東芝 半導体装置の製造方法
KR0171921B1 (ko) * 1993-09-13 1999-03-30 모리시타 요이찌 전자부품과 그 제조방법
US5480834A (en) * 1993-12-13 1996-01-02 Micron Communications, Inc. Process of manufacturing an electrical bonding interconnect having a metal bond pad portion and having a conductive epoxy portion comprising an oxide reducing agent
JP2809088B2 (ja) * 1994-01-31 1998-10-08 カシオ計算機株式会社 半導体装置の突起電極構造およびその突起電極形成方法
US5731629A (en) * 1995-03-10 1998-03-24 Data-Disk Technology, Inc. Personal memory devices carried by an individual which can be read and written to
US5989993A (en) * 1996-02-09 1999-11-23 Elke Zakel Method for galvanic forming of bonding pads
DE19616373A1 (de) * 1996-04-24 1997-08-14 Fraunhofer Ges Forschung Herstellung galvanisch abgeformter Kontakthöcker
FR2745120A1 (fr) * 1996-02-15 1997-08-22 Solaic Sa Circuit integre comportant des plots conducteurs recouverts d'une couche barriere
JPH09260552A (ja) * 1996-03-22 1997-10-03 Nec Corp 半導体チップの実装構造
FR2748602B1 (fr) * 1996-05-07 1998-08-21 Solaic Sa Circuit integre comportant des plots de connexion debouchant sur une face
US6245594B1 (en) * 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly
JP3545177B2 (ja) * 1997-09-18 2004-07-21 株式会社荏原製作所 多層埋め込みＣｕ配線形成方法
US6137063A (en) 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
DE19832706C2 (de) * 1998-07-14 2000-08-03 Siemens Ag Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
US6303500B1 (en) * 1999-02-24 2001-10-16 Micron Technology, Inc. Method and apparatus for electroless plating a contact pad
US6861345B2 (en) * 1999-08-27 2005-03-01 Micron Technology, Inc. Method of disposing conductive bumps onto a semiconductor device
TW455961B (en) * 2000-04-25 2001-09-21 Cts Comp Technology System Cor Method for enabling semiconductor wafer to use liquid conductive material
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
JP4759041B2 (ja) * 2008-12-04 2011-08-31 太陽誘電株式会社 電子部品内蔵型多層基板
US9297068B2 (en) * 2012-03-07 2016-03-29 The Boeing Company Wear parts having coating run-out and methods of producing same
US11367683B2 (en) 2018-07-03 2022-06-21 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device
US11869840B2 (en) 2018-07-03 2024-01-09 Infineon Technologies Ag Silicon carbide device and method for forming a silicon carbide device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2032872B2 (de) * 1970-07-02 1975-03-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
US3818279A (en) * 1973-02-08 1974-06-18 Chromerics Inc Electrical interconnection and contacting system
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
JPS5360170A (en) * 1976-11-10 1978-05-30 Seiko Epson Corp Input/output pads of ic chip
JPS5529181A (en) * 1978-08-24 1980-03-01 Toshiba Corp Production of semiconductor device

Also Published As

Publication number Publication date
KR870007565A (ko) 1987-08-20
DE3702354A1 (de) 1987-07-30
JPS62173740A (ja) 1987-07-30
KR920005699B1 (ko) 1992-07-13
US4922321A (en) 1990-05-01

Similar Documents

Publication Publication Date Title
JPH0815152B2 (ja) 半導体装置及びその製造方法
KR100290193B1 (ko) 반도체장치및그제조방법
KR100264479B1 (ko) 범프전극의 구조와 그 형성방법
US7632719B2 (en) Wafer-level chip scale package and method for fabricating and using the same
KR101910198B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 배선 기판의 제조 방법
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
KR100597993B1 (ko) 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
US7078822B2 (en) Microelectronic device interconnects
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
US6753208B1 (en) Wafer scale method of packaging integrated circuit die
US6177731B1 (en) Semiconductor package
US5480835A (en) Electrical interconnect and method for forming the same
US6372619B1 (en) Method for fabricating wafer level chip scale package with discrete package encapsulation
US6365498B1 (en) Integrated process for I/O redistribution and passive components fabrication and devices formed
US5270253A (en) Method of producing semiconductor device
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
CN113540037A (zh) 半导体封装结构及其制造方法
US6664176B2 (en) Method of making pad-rerouting for integrated circuit chips
CN101567355B (zh) 半导体封装基板及其制法
CN110459522A (zh) 电子装置及其制造方法
KR100790527B1 (ko) 웨이퍼레벨 패키지 및 그 제조 방법
JPH11340270A (ja) はんだバンプ形成方法及び半導体モジュールの製造方法
JP2002151801A (ja) 回路基板構造およびその製造方法
CN101335214A (zh) 可供形成预焊锡材料的半导体封装基板及其制法
KR100705757B1 (ko) 극미세피치를 가지는 플립칩 및 이의 제조방법

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term