JPH08102571A - Circuit board - Google Patents
Circuit boardInfo
- Publication number
- JPH08102571A JPH08102571A JP23649894A JP23649894A JPH08102571A JP H08102571 A JPH08102571 A JP H08102571A JP 23649894 A JP23649894 A JP 23649894A JP 23649894 A JP23649894 A JP 23649894A JP H08102571 A JPH08102571 A JP H08102571A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- analog
- circuit board
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】ディジタル回路とアナログ回路が混在する回路
基板において、ディジタル回路からの高周波の輻射ノイ
ズを軽減する。
【構成】 ディジタル回路のCPU1と、CPU1に接
続するデバイスの近傍に光電気変換器6、7を設け、高
速で変化するデータバスとアドレスバスのデータを光信
号に変換して光電気変換器6、7間を光伝送路で結合
し、データ転送を行う構成とする。
【効果】 回路基板内ディジタル回路の配線からの輻射
ノイズを軽減するとともに、回路部品の実装密度を上げ
ることが可能となる。
(57) [Abstract] [Purpose] To reduce high-frequency radiation noise from a digital circuit in a circuit board in which digital circuits and analog circuits coexist. An opto-electric converter 6 and 7 are provided in the vicinity of a CPU 1 of a digital circuit and a device connected to the CPU 1, and data of a data bus and an address bus, which change at high speed, are converted into optical signals to convert the opto-electric converter 6. , 7 are connected by an optical transmission line to perform data transfer. [Effect] It is possible to reduce the radiation noise from the wiring of the digital circuit in the circuit board and increase the packaging density of circuit components.
Description
【0001】[0001]
【産業上の利用分野】本発明は、アナログ回路とディジ
タル回路が同一基板上に混在したディジタルVTR、C
D等に関し、ディジタル回路の高速ディジタル信号によ
ってアナログ回路および基板外部に悪影響を与える輻射
ノイズを抑制する回路基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital VTR or C in which analog circuits and digital circuits are mixed on the same substrate.
Regarding D and the like, the present invention relates to a circuit board that suppresses radiation noise that adversely affects the analog circuit and the outside of the board by a high-speed digital signal of the digital circuit.
【0002】[0002]
【従来の技術】最近の電子機器にはマイクロコントロー
ラ等のディジタル回路は必須となっており、電子機器内
部のコントロール回路には、マイクロコントローラを使
用し、高精度なコントロール、高度なマンマシンインタ
ーフェイスを実現している。2. Description of the Related Art Recently, digital circuits such as a microcontroller are indispensable for electronic equipment, and a microcontroller is used as a control circuit inside the electronic equipment to provide high precision control and advanced man-machine interface. Has been realized.
【0003】一方、環境問題も重要な課題としてクロー
ズアップされて来ており、他の電子機器また人体への影
響を考えて、電子機器からの電磁界輻射を抑える必要が
ある。On the other hand, environmental problems have been highlighted as an important issue, and it is necessary to suppress electromagnetic field radiation from electronic devices in consideration of the influence on other electronic devices and the human body.
【0004】従来の電子機器内部の回路構成について図
面を参照しながら説明する。図3において、構成要素と
して1は電子機器のすべてを抑制するCPU、2は制御
プログラムを格納するROM、3は制御データを一時的
に蓄積するRAM、4はCPU1のデータを外部回路へ
出力したり、外部回路からのデータをCPU1に送る、
あるいは内部のアナログ信号処理回路へのコントロール
信号を出力するためのインターフェイス回路(I/O回
路)、5は電子機器本来の機能であるアナログ信号処理
回路、6はCPU1とI/O4、ROM2、RAM3を
つなぐアドレスバス、7はCPU1とI/O4、RAM
3、ROM2をつなぐデータバス、8はI/O4と外部
回路とコミニケーションをとるI/Oバス、9はI/O
4を介してアナログ信号処理回路5をコントロールする
コントロールライン、10はアナログ処理回路5の入出
力である。アドレスバス、データバスは8ビット、16
ビット、32ビットとデータ幅が増加し、高度なコント
ロールを可能にすることによりアドレスバスの本数も増
加する傾向にあり、回路基板上にこれらデータバス、ア
ドレスバスの占める面積は大きなものになる。またこれ
らバスの引き回し長さも長くなる。しかもこのアドレス
バス、データバスにディジタル信号を行き交うため、こ
れらバスが高周波アンテナの役割を担い、周辺に回路お
よび機器の外部に輻射ノイズを放出し悪影響を与える。A circuit configuration inside a conventional electronic device will be described with reference to the drawings. In FIG. 3, 1 is a CPU that suppresses all electronic devices, 2 is a ROM that stores a control program, 3 is a RAM that temporarily stores control data, and 4 is a CPU that outputs the data of the CPU 1 to an external circuit. Or send data from an external circuit to the CPU1,
Alternatively, an interface circuit (I / O circuit) for outputting a control signal to an internal analog signal processing circuit, 5 is an analog signal processing circuit which is an original function of an electronic device, and 6 is a CPU 1 and I / O 4, ROM 2, RAM 3 An address bus connecting the two, 7 is the CPU 1, I / O 4, and RAM
3, data bus connecting ROM2, 8 I / O 4 and I / O bus for communication with external circuits, 9 I / O
A control line 10 for controlling the analog signal processing circuit 5 via 4 is an input / output of the analog processing circuit 5. Address bus and data bus are 8 bits, 16
The data width increases to 32 bits and 32 bits, and the number of address buses tends to increase due to high-level control, and the area occupied by these data buses and address buses on the circuit board becomes large. In addition, the length of routing these buses becomes long. Moreover, since digital signals pass back and forth between the address bus and the data bus, these buses play the role of high-frequency antennas, and radiate noise to the outside of the circuits and the equipment in the vicinity to cause adverse effects.
【0005】[0005]
【発明が解決しようとする課題】電子機器の高機能化、
小型化へと推移していく中で、電子機器に内蔵のマイク
ロコントローラの処理速度は日進月歩で向上していき、
かつ、クロック周波数で数Mzから数十Mzへと云うよ
うに非常に速くなり、アドレスバスやデータバスは速い
ものでクロック周波数の1/数分の速度で動くようにな
ってきている。[Problems to be Solved by the Invention]
With the trend toward miniaturization, the processing speed of microcontrollers built into electronic devices will improve day by day,
At the same time, the clock frequency is very fast, from several Mz to several tens Mz, and the address bus and the data bus are fast and move at a speed of 1 / several times of the clock frequency.
【0006】一方、機器の小型化にともない、ディジタ
ル回路系とアナログ回路系の電磁気的な分離が充分でな
く、互いに影響を及ぼし合う近隣に配置しなければなら
ない。 合わせて、小型化によるこれら回路実装基板の
微細化パターンにより線路インピーダンスが上昇し、こ
れらディジタル信号線路妨害電磁波の放出アンテナとし
て機能している。On the other hand, with the miniaturization of equipment, electromagnetic separation between the digital circuit system and the analog circuit system is not sufficient, and the digital circuit system and the analog circuit system must be arranged in the vicinity where they influence each other. In addition, the miniaturization pattern of these circuit mounting boards due to the miniaturization increases the line impedance and functions as an antenna for emitting electromagnetic waves that disturb these digital signal lines.
【0007】かつ、高速化によるCPUおよびその周辺
回路の駆動能力の向上により、ディジタル回路系からの
クロック電磁妨害は増加傾向にある。アナログ処理回路
系へのノイズとしてばかりか、電子機器外部に対して電
磁妨害ノイズの放出と云う問題がある。電磁輻射ノイズ
対策としてはディジタル信号をフィルター等によって基
本周波数以上の成分軽減させることが一般的である。Further, due to the improvement in the driving ability of the CPU and its peripheral circuits due to the increase in speed, clock electromagnetic interference from the digital circuit system tends to increase. There is a problem that not only the noise to the analog processing circuit system but also the electromagnetic interference noise is emitted to the outside of the electronic device. As a measure against electromagnetic radiation noise, it is general to reduce the components of the digital signal above the fundamental frequency by a filter or the like.
【0008】しかし、クロックが数Mz以下で動作して
いるようなときにはこの方法は有効であるが、クロック
周波数で数十Mzと云うように高速で動作している場
合、減衰させる周波数は数百Mz以上となり、ノイズ規
制対象帯域の軽減はできない。However, this method is effective when the clock is operating at several Mz or less, but when operating at a high speed of several tens Mz at the clock frequency, the frequency to be attenuated is several hundreds. Since it is equal to or higher than Mz, the noise regulation target band cannot be reduced.
【0009】このような数十Mzの高周波帯域で使用す
る場合、半導体も遅延に対して余裕がないので、伝送路
にフィルターを通すことにより高周波成分を抑制する場
合、信号遅延が発生し誤動作すると云う現象も起こって
くる。このように従来の構成ではノイズ輻射軽減するこ
とが困難と云う問題があった。When used in such a high frequency band of several tens of MHz, the semiconductor also has no margin for delay. Therefore, when a high frequency component is suppressed by passing a filter through a transmission line, signal delay occurs and malfunction occurs. The phenomenon that is said will occur. As described above, the conventional configuration has a problem that it is difficult to reduce noise radiation.
【0010】本発明は上記の問題を解決するもので、デ
ィジタル回路からの輻射ノイズを抑え、かつ、回路実装
密度を向上させるようにした回路基板を提供することを
目的とする。The present invention solves the above problems, and an object of the present invention is to provide a circuit board which suppresses radiation noise from a digital circuit and improves the circuit packaging density.
【0011】[0011]
【課題を解決するための手段】本発明は上記目的を達成
するために、アナログ回路とディジタル回路の混在する
回路基板において、ディジタル回路のアドレスバス、デ
ータバスの配線を光伝送路で構成するとともに、それに
つながるマイクロコントローラ、ROM、RAM、I/
Oを光電気変換器を介してデータの授受を行い、低速で
動作する信号は電気伝送路で伝送するようにしたもので
ある。In order to achieve the above object, the present invention comprises a circuit board in which analog circuits and digital circuits coexist, in which the address bus and data bus lines of the digital circuit are constructed by optical transmission paths. , Micro controller, ROM, RAM, I /
Data is transmitted and received to and from O through an optoelectric converter, and a signal operating at a low speed is transmitted through an electric transmission path.
【0012】[0012]
【作用】上記構成の回路基板は、混在するマイクロコン
トローラおよびそれにつながる周辺ICの間に引き回す
大量の伝送路を電気伝送路から光伝送路に変えることに
より、線路が電磁波ノイズの送出アンテナとして機能す
るのを取り去ることができ、この光伝送路の上に部品実
装が可能となるため、実装密度を向上させることができ
ることとなる。In the circuit board having the above-mentioned structure, the line functions as an electromagnetic wave noise transmitting antenna by changing a large number of transmission lines routed between the mixed microcontrollers and the peripheral ICs connected thereto from the electric transmission line to the optical transmission line. Can be removed, and components can be mounted on this optical transmission path, so that the mounting density can be improved.
【0013】[0013]
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図1は、本発明の実施例であるデ
ィジタル回路群とアナログ回路群が混在した回路基板構
成図である。図示のように回路基板は電子機器すべてを
制御するCPU1を有し、このCPU1からデータバ
ス、アドレスバス、リード/ライト信号等の各種制御信
号が出されている。そして機器制御プログラムを格納す
るROM2、データを一時的に蓄積するRAM3、機器
内外の制御対象とのインターフェイスをとるI/O4、
アナログ処理回路5、光電気変換器6、7、光電変換器
6、7で変換した光データバス、光アドレスバスを備え
て構成する。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit board configuration diagram in which a digital circuit group and an analog circuit group according to an embodiment of the present invention are mixed. As shown in the figure, the circuit board has a CPU 1 for controlling all electronic devices, and various control signals such as a data bus, an address bus, and a read / write signal are output from the CPU 1. A ROM 2 for storing a device control program, a RAM 3 for temporarily storing data, an I / O 4 for interfacing with control targets inside and outside the device,
The analog processing circuit 5, the photoelectric converters 6 and 7, the optical data bus converted by the photoelectric converters 6 and 7, and the optical address bus are provided.
【0014】CPU1の近傍に光電気変換器6を設けて
あり、この光電気変換器6によってデータバス、アドレ
スバスの電気信号を光信号に変換し、電気信号と光信号
の可逆変換を行なうようにしている。An opto-electrical converter 6 is provided near the CPU 1, and the opto-electrical converter 6 converts an electric signal of a data bus and an address bus into an optical signal to perform reversible conversion between the electric signal and the optical signal. I have to.
【0015】一方、ROM2、RAM3、I/O4のデ
バイス近傍には光電気変換器7を設けてあり、この光電
気変換器7により光信号と電気信号の可逆変換を行な
い、これらデバイスのデータバス、アドレスバスに接続
するようにしている。前記光電気変換器6、7の間は光
伝送路の光データバス、光アドレスバスで結びディジタ
ル回路系を構成している。図中の5はアナログ処理回路
である。On the other hand, an opto-electric converter 7 is provided near the ROM2, RAM3, and I / O4 devices, and the opto-electric converter 7 performs reversible conversion between an optical signal and an electric signal. , I am trying to connect to the address bus. The opto-electric converters 6 and 7 are connected by an optical data bus and an optical address bus of an optical transmission line to form a digital circuit system. Reference numeral 5 in the figure is an analog processing circuit.
【0016】次に光電気変換器6、7の動作について、
CPU1とRAM3のデータ流れを例に図2で説明す
る。光電気変換器6、7の内部構成は以下のようになっ
ている。CPU1に接続する光電気変換器6はアナログ
SW6A、アナログSW6B、(このアナログSWは
“H”レベルでON状態になるものとする。)発光素子
6C、6F、受光素子6D、インバータ6Eからなる。
CPU1以外のデバイスに接続する光電気変換器7は受
光素子7A、7F、発光素子7B、アナログSW7C、
7D、インバータ7Eで構成する。Next, regarding the operation of the photoelectric converters 6 and 7,
An example of the data flow of the CPU 1 and the RAM 3 will be described with reference to FIG. The internal configuration of the photoelectric converters 6 and 7 is as follows. The photoelectric converter 6 connected to the CPU 1 includes an analog SW 6A, an analog SW 6B, (light emitting element 6C, 6F, a light receiving element 6D, an inverter 6E) (this analog SW is in an ON state at the "H" level).
The photoelectric converter 7 connected to a device other than the CPU 1 includes light receiving elements 7A and 7F, a light emitting element 7B, an analog SW 7C,
7D and inverter 7E.
【0017】CPU1からRAM3にデータ転送する場
合、CPU1からデータバスに転送データ、アドレスバ
スにRAMアドレスが出力する。リードライト信号はデ
ータのRAMへの書き込み状態を表すため“L”レベル
である。アナログSWはインバータ6Eにより6AはO
N、6BはOFFで、アナログSW6Aをかいして発光
素子6Cで光データに変換し光データバスに伝達する。
アドレスデータは発光素子6Fを介して光アドレスバス
に伝達する。RAM3側の光電気変換器7は光データバ
スから受光素子7Aで光データを逆変換し、インバータ
7EによってアナログSW7CがON状態となり、RA
M3のデータバスに伝送する。When data is transferred from the CPU 1 to the RAM 3, the transfer data is output from the CPU 1 to the data bus and the RAM address is output to the address bus. The read / write signal is at the “L” level because it represents the state of writing data to the RAM. Analog SW is inverter 6E and 6A is O
N and 6B are OFF, and light is converted into optical data by the light emitting element 6C through the analog SW 6A and transmitted to the optical data bus.
The address data is transmitted to the optical address bus via the light emitting element 6F. The opto-electric converter 7 on the side of the RAM 3 reversely converts optical data from the optical data bus by the light receiving element 7A, and the analog SW 7C is turned on by the inverter 7E, and RA
It is transmitted to the data bus of M3.
【0018】光アドレスデータは受光素子7Fで逆変換
し、RAMアドレスバスに伝送する。RAM3からCP
U1にデータ転送する場合、CPU1からアドレスバス
にRAM3のアドレスデータを出力し、発光素子6F、
受光素子7Fを介してRAM3のアドレスバスに伝送す
る。The optical address data is inversely converted by the light receiving element 7F and transmitted to the RAM address bus. RAM3 to CP
When transferring data to U1, the CPU1 outputs the address data of the RAM3 to the address bus, and the light emitting element 6F,
It transmits to the address bus of RAM3 via the light receiving element 7F.
【0019】RAM3はデータバスにデータを乗せる。
RAM3からのデータ転送の場合、リード/ライト信号
は“H”レベルとなり、アナログSW7DがON状態
で、RAMデータは発光素子7Bで光データバスに転送
される。CPU1側の光電気変換器6において、受光素
子6Dで光データの逆変換し、アナログSW6Bを介し
てデータバスにのせCPU1にデータ転送ができる。The RAM 3 stores data on the data bus.
In the case of data transfer from the RAM 3, the read / write signal becomes "H" level, the analog SW 7D is in the ON state, and the RAM data is transferred to the optical data bus by the light emitting element 7B. In the photoelectric converter 6 on the CPU 1 side, the optical data can be inversely converted by the light receiving element 6D, and the data can be transferred to the CPU 1 by being placed on the data bus through the analog SW 6B.
【0020】この光電気変換器6、7はCPU1、RO
M2、RAM3、データI/O4等の各々ディバイスチ
ップ内部に組み込んでも良い。この光電気変換器6、7
は受光発光部がある決められた間隔で配置し、光の通過
できるようにした回路基板に実装したものである。The opto-electric converters 6 and 7 are the CPU 1 and RO.
Each of M2, RAM3, data I / O4, etc. may be incorporated in the device chip. This photoelectric converter 6, 7
Is a circuit board in which light receiving and emitting portions are arranged at a predetermined interval and light can pass therethrough.
【0021】回路基板に実装した各々の光電気変換器
6、7の光アドレス端子、光データ信号端子を結合する
ため、発光受光部の配置に一致するように光伝送路を埋
設する。この光伝送路は屈折率の高い物質を選定するこ
とにより、伝送路内部に入った光は全反射を繰り返して
伝達していき、伝送路外には光が漏れないようになって
いる。In order to connect the optical address terminals and the optical data signal terminals of the opto-electric converters 6 and 7 mounted on the circuit board, the optical transmission lines are buried so as to match the arrangement of the light emitting and receiving parts. By selecting a material having a high refractive index for this optical transmission line, the light entering the transmission line is repeatedly transmitted through the total reflection so that the light does not leak to the outside of the transmission line.
【0022】このことにより光電気変換器6、7の発光
受光部の間隔を、仮にICの端子ピッチの狭い間隔にし
たとしても、十分なクロストークの抑圧率を得ることが
できる。また光伝送路を回路基板に埋め込むことによ
り、この上部の基板面にアナログ系の回路を実装するこ
とができる。しかも光伝送路からは電気的な信号の漏
れ、ノイズの漏れ込みがないので安定な信号処理が可能
となる。As a result, a sufficient crosstalk suppression rate can be obtained even if the distance between the light emitting and receiving portions of the opto-electric converters 6 and 7 is set to a narrow IC terminal pitch. By embedding the optical transmission line in the circuit board, an analog circuit can be mounted on the upper surface of the board. Moreover, since there is no electrical signal leakage or noise leakage from the optical transmission line, stable signal processing is possible.
【0023】[0023]
【発明の効果】以上の説明から明らかなように本発明の
回路基板によれば、マイクロコントローラの高速性と電
磁波ノイズの抑制と云う相反する現象を同時に満足させ
ることができるI/Oライン、アドレスライン光伝送路
に変えることにより、その上に回路部品の実装が可能と
なり、実装密度を上げることができるという効果が得ら
れる。As is clear from the above description, according to the circuit board of the present invention, the I / O line and the address which can simultaneously satisfy the contradictory phenomena of high speed of the microcontroller and suppression of electromagnetic noise. By changing to a line optical transmission line, circuit components can be mounted on it, and the effect that the mounting density can be increased can be obtained.
【図1】本発明の一実施例の回路基板の構成図FIG. 1 is a configuration diagram of a circuit board according to an embodiment of the present invention.
【図2】同回路基板における光電気変換器の構成を示す
ブロック図FIG. 2 is a block diagram showing a configuration of a photoelectric converter on the circuit board.
【図3】従来の回路基板の構成図FIG. 3 is a block diagram of a conventional circuit board.
1 CPU 2 ROM 3 RAM 4 I/O 5 アナログ処理回路 6 光電気変換器 7 光電気変換器 6A アナログSW 6B アナログSW 6C 発光素子 6D 受光素子 6E インバータ 6F 発光素子 7A 受光素子 7B 発光素子 7C アナログSW 7D アナログSW 7E インバータ 7F 受光素子 1 CPU 2 ROM 3 RAM 4 I / O 5 analog processing circuit 6 photoelectric converter 7 photoelectric converter 6A analog SW 6B analog SW 6C light emitting element 6D light receiving element 6E inverter 6F light emitting element 7A light receiving element 7B light emitting element 7C analog SW 7D Analog SW 7E Inverter 7F Light receiving element
Claims (1)
路群を有し、全てのディジタル回路デバイスのアドレス
バス、データバスを発光手段および受光手段で構成する
光電気変換器を設け、光電気変換器間のアドレスバスと
データバスを光伝送路で構成し、アナログ信号の伝送路
は導電パターンで構成したことを特徴とする回路基板。1. An opto-electric converter having a mixed analog circuit group and digital circuit group, and comprising an address bus and a data bus of all digital circuit devices composed of a light emitting means and a light receiving means is provided. The circuit board characterized in that the address bus and the data bus of are formed by optical transmission lines, and the transmission lines of analog signals are formed by conductive patterns.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23649894A JPH08102571A (en) | 1994-09-30 | 1994-09-30 | Circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23649894A JPH08102571A (en) | 1994-09-30 | 1994-09-30 | Circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08102571A true JPH08102571A (en) | 1996-04-16 |
Family
ID=17001627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23649894A Pending JPH08102571A (en) | 1994-09-30 | 1994-09-30 | Circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08102571A (en) |
-
1994
- 1994-09-30 JP JP23649894A patent/JPH08102571A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6281590B1 (en) | Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module | |
US7717628B2 (en) | System package using flexible optical and electrical wiring and signal processing method thereof | |
KR20020031806A (en) | Memory module having series-connected printed circuit boards | |
US5805428A (en) | Transistor/resistor printed circuit board layout | |
WO2005117255A1 (en) | Filter circuit, logic ic, multi-chip module, filter-equipped connector, transmitting apparatus and transmitting system | |
JP4006447B2 (en) | Semiconductor device and printed circuit board | |
EP1150355A4 (en) | INTEGRATED MICROCIRCUIT, INTEGRATED CIRCUIT, PRINTED CIRCUIT BOARD AND ELECTRONIC DEVICE | |
US6483175B2 (en) | Wiring board and semiconductor device using the same | |
US9760112B2 (en) | Apparatus for communicating another device | |
US6384346B1 (en) | Trace layout of a printed circuit board with AGP and PCI slots | |
JPH08102571A (en) | Circuit board | |
US7356782B2 (en) | Voltage reference signal circuit layout inside multi-layered substrate | |
US8338992B2 (en) | Transmission device using a plurality of elementary return conductors | |
JP2025056671A (en) | Printed wiring board, printed circuit board, electronic apparatus, and image forming device | |
US7269028B2 (en) | Trace-pad interface for improved signal quality | |
CN220381587U (en) | Electronic equipment and electronic system | |
Ghose et al. | PCB design with low EMI | |
JP2003078221A (en) | Printed board | |
Yuliang et al. | Design of high speed and high accuracy A/D conversion with interference-free ability and low noise | |
JP4258168B2 (en) | Motherboard | |
CA2218575C (en) | Trace-pad interface for improved signal quality | |
JPH07234337A (en) | Optical communication module structure | |
JPH04144270A (en) | Integrated circuit case | |
JP2004288969A (en) | ASIC and controller with ASIC | |
JPH0613766A (en) | Ic chip built-in connection cable |