JPH0797746B2 - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPH0797746B2 JPH0797746B2 JP60141529A JP14152985A JPH0797746B2 JP H0797746 B2 JPH0797746 B2 JP H0797746B2 JP 60141529 A JP60141529 A JP 60141529A JP 14152985 A JP14152985 A JP 14152985A JP H0797746 B2 JPH0797746 B2 JP H0797746B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- region
- level
- automatic gain
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，多値伝送方式に適用される復調装置におい
て，多値識別器の入力レベルを最適レベルに設定する自
動利得制御回路に関する。
て，多値識別器の入力レベルを最適レベルに設定する自
動利得制御回路に関する。
近年，種々のマイクロ波デイジタル伝送方式が実用に供
せられているが，現在では高密度伝送が可能な高多値直
交振幅変調方式が多く採用されている。この方式は，情
報伝送量は多くなるが，構成が複雑になるとともに回路
に求められる特性は厳しくなる。その１つとして，復調
装置において復調多値信号を多値識別器の最適レベルに
保つために自動利得制御特性が設定されており、非常に
厳しい特性が求められている。この要求に答えられる構
成として，本願の発明者と同じ発明者の出願にかかる
「自動利得制御回路」（特願昭56−015776号）（特開昭
57−131152号）がある。この方法によれば，多値識別器
の入力レベルは厳密に最適レベルに設定されるが，引込
過程において擬似引込現象が生ずる場合がある。例え
ば,8値の復調信号に例をとれば、正常レベルから7/5,7/
3,7/9,7/11ずれたレベルで擬似引込現象が発生すること
になり，結果として正しい主データ信号が再生されなく
なるという欠点があった。
せられているが，現在では高密度伝送が可能な高多値直
交振幅変調方式が多く採用されている。この方式は，情
報伝送量は多くなるが，構成が複雑になるとともに回路
に求められる特性は厳しくなる。その１つとして，復調
装置において復調多値信号を多値識別器の最適レベルに
保つために自動利得制御特性が設定されており、非常に
厳しい特性が求められている。この要求に答えられる構
成として，本願の発明者と同じ発明者の出願にかかる
「自動利得制御回路」（特願昭56−015776号）（特開昭
57−131152号）がある。この方法によれば，多値識別器
の入力レベルは厳密に最適レベルに設定されるが，引込
過程において擬似引込現象が生ずる場合がある。例え
ば,8値の復調信号に例をとれば、正常レベルから7/5,7/
3,7/9,7/11ずれたレベルで擬似引込現象が発生すること
になり，結果として正しい主データ信号が再生されなく
なるという欠点があった。
本発明の目的は，上記従来技術による擬似引込現象の発
生を排除して，安定な引込動作を行うことのできる自動
利得制御回路を提供することにある。
生を排除して，安定な引込動作を行うことのできる自動
利得制御回路を提供することにある。
本発明による自動利得制御回路は、多値ベースバンドの
復調信号を多値識別するために，多値識別器の入力側に
制御信号により減衰量を変えて該多値識別器の入力レベ
ルを変化させるIF帯もしくはベースバンド帯の可変減衰
器を挿入し、該多値識別器の出力を論理操作し前記制御
信号を制御して前記入力レベルを最適レベルに設定する
自動利得制御回路において，前記論理処理する手段が、
前記多値識別器の出力を受けて前記復調信号に対して最
も外側の点および最も内側の点を含むように設定された
第１の領域から第３の領域までを判定し、この判定出力
を論理演算し、前記制御信号として、前記復調信号が第
１および第３の領域に入っていると判定された場合は前
記減衰量を大きくし第２の領域に入っていると判定され
た場合は該減衰量を小さくする制御信号を発生する論理
手段であることを特徴とする。
復調信号を多値識別するために，多値識別器の入力側に
制御信号により減衰量を変えて該多値識別器の入力レベ
ルを変化させるIF帯もしくはベースバンド帯の可変減衰
器を挿入し、該多値識別器の出力を論理操作し前記制御
信号を制御して前記入力レベルを最適レベルに設定する
自動利得制御回路において，前記論理処理する手段が、
前記多値識別器の出力を受けて前記復調信号に対して最
も外側の点および最も内側の点を含むように設定された
第１の領域から第３の領域までを判定し、この判定出力
を論理演算し、前記制御信号として、前記復調信号が第
１および第３の領域に入っていると判定された場合は前
記減衰量を大きくし第２の領域に入っていると判定され
た場合は該減衰量を小さくする制御信号を発生する論理
手段であることを特徴とする。
ここで，本発明との比較を容易にするために，従来の自
動利得制御回路について，第２図のブロック図を参照し
て説明する。この図において,1はベースバンド帯の可変
減衰器（ATT）,2は４ビットのＡ−Ｄ変換器（多値識別
器）,3はEX−OR回路,4は低域ろ波器（LPF）である。入
力信号は８値のベースバンド信号でATT1を経由してＡ−
Ｄ変換器２に入力される。ここで，主データ信号として
D1〜D3,誤差信号としてD4が再生され，このうちD1とD4
がEX−OR回路３によりEX−OR操作されてC1が得られる。
このC1は制御信号としてジッタ成分抑圧用のLPF4を介し
てATT1に与えられ,A−Ｄ変換器２の入力レベルが最適値
に制御される。
動利得制御回路について，第２図のブロック図を参照し
て説明する。この図において,1はベースバンド帯の可変
減衰器（ATT）,2は４ビットのＡ−Ｄ変換器（多値識別
器）,3はEX−OR回路,4は低域ろ波器（LPF）である。入
力信号は８値のベースバンド信号でATT1を経由してＡ−
Ｄ変換器２に入力される。ここで，主データ信号として
D1〜D3,誤差信号としてD4が再生され，このうちD1とD4
がEX−OR回路３によりEX−OR操作されてC1が得られる。
このC1は制御信号としてジッタ成分抑圧用のLPF4を介し
てATT1に与えられ,A−Ｄ変換器２の入力レベルが最適値
に制御される。
第３図は上記従来例の動作を説明するための図である。
図中,d1〜d8は８値のベースバンド信号を表わし、C1はE
X−OR回路３の出力データを表わしている。ここで，入
力データd1〜d8が中心0Vからはなれた場合，即ち，復調
レベルが大きくなった場合には,C1の出力はすべて“0"
となり，その反対の場合には“1"となる。よって,C1の
出力は自動利得制御回路の誤差信号となっていることが
分かる。次に，擬似引込現象について説明する。いま，
初期状態として正規レベルの7/9の値の復調信号（図中d
1′〜d8′で表わされる）がＡ−Ｄ変換器２に入力され
たとすると,C1信号は，“0"と“1"の出力は同確率で出
力されることになり，復調信号のレベルが正規レベルで
はないにもかかわらず，誤差信号は見かけ上安定し，復
調信号を正規レベルに戻そうとする動作をしない。この
ように，復調信号が図中d1′〜d8′に入り込むと，そこ
から抜け出すことができない擬似引込現象が生ずる。
図中,d1〜d8は８値のベースバンド信号を表わし、C1はE
X−OR回路３の出力データを表わしている。ここで，入
力データd1〜d8が中心0Vからはなれた場合，即ち，復調
レベルが大きくなった場合には,C1の出力はすべて“0"
となり，その反対の場合には“1"となる。よって,C1の
出力は自動利得制御回路の誤差信号となっていることが
分かる。次に，擬似引込現象について説明する。いま，
初期状態として正規レベルの7/9の値の復調信号（図中d
1′〜d8′で表わされる）がＡ−Ｄ変換器２に入力され
たとすると,C1信号は，“0"と“1"の出力は同確率で出
力されることになり，復調信号のレベルが正規レベルで
はないにもかかわらず，誤差信号は見かけ上安定し，復
調信号を正規レベルに戻そうとする動作をしない。この
ように，復調信号が図中d1′〜d8′に入り込むと，そこ
から抜け出すことができない擬似引込現象が生ずる。
第１図は本発明による自動利得制御回路の実施例をブロ
ック図により示したものである。この図において,1,2お
よび４は，第２図の従来例のものとそれぞれ同じ機能を
有する。５は低域ろ波器（LPF）,6は論理回路（Ａ）,7
は論理回路（Ｂ）,8,9は選択回路,10,11はフリップフロ
ップ回路,12〜15はOR/NOR回路,16,17はAND回路,18は減
算器である。この回路において，復調信号はATT1及び減
算器18を経由してＡ−Ｄ変換器２に入り,D1〜D4のデー
タ列に変換される。Ａ−Ｄ変換器２では，第３図におい
てd1〜d8で表わされている正規レベルの復調信号が入力
された時，図中右側に示されているD1〜D4の信号が出力
される。論理回路（Ａ）６は本発明の特徴となる誤差信
号を作成するもので，第３図に示されているように領域
１〜３を設けて，復調信号が領域１及び３に入った時,A
TT1の減衰量を大きくして復調信号を小さくし，反対に
復調信号が領域２に入った時，減衰量を小さくして復調
信号を大きくするような制御信号をATT1に対して出力す
る。このようにすれば，領域１にd1が，領域２にd4及び
d5が，領域３にd8が接する状態，すなわち第３図に示さ
れている正規状態で安定する。又，初期状態としてd1′
〜d8′の復調信号がＡ−Ｄ変換器２に入力された場合,D
4′及びd5′が領域２に入るが，領域１及び３に入る信
号点はない。そのために，復調信号はATT1によって,d
1′及びd8′が領域１及び３に入るまで増え続け，その
後,d1〜d8の点で安定する。したがって，擬似引込状態
は発生しない。
ック図により示したものである。この図において,1,2お
よび４は，第２図の従来例のものとそれぞれ同じ機能を
有する。５は低域ろ波器（LPF）,6は論理回路（Ａ）,7
は論理回路（Ｂ）,8,9は選択回路,10,11はフリップフロ
ップ回路,12〜15はOR/NOR回路,16,17はAND回路,18は減
算器である。この回路において，復調信号はATT1及び減
算器18を経由してＡ−Ｄ変換器２に入り,D1〜D4のデー
タ列に変換される。Ａ−Ｄ変換器２では，第３図におい
てd1〜d8で表わされている正規レベルの復調信号が入力
された時，図中右側に示されているD1〜D4の信号が出力
される。論理回路（Ａ）６は本発明の特徴となる誤差信
号を作成するもので，第３図に示されているように領域
１〜３を設けて，復調信号が領域１及び３に入った時,A
TT1の減衰量を大きくして復調信号を小さくし，反対に
復調信号が領域２に入った時，減衰量を小さくして復調
信号を大きくするような制御信号をATT1に対して出力す
る。このようにすれば，領域１にd1が，領域２にd4及び
d5が，領域３にd8が接する状態，すなわち第３図に示さ
れている正規状態で安定する。又，初期状態としてd1′
〜d8′の復調信号がＡ−Ｄ変換器２に入力された場合,D
4′及びd5′が領域２に入るが，領域１及び３に入る信
号点はない。そのために，復調信号はATT1によって,d
1′及びd8′が領域１及び３に入るまで増え続け，その
後,d1〜d8の点で安定する。したがって，擬似引込状態
は発生しない。
なお，復調信号が正規状態でd1からd8の点にあり領域１
から３のどれにも入っていない場合には，選択回路８の
出力b1，b2では例えば共に同レベルとなり、減算器１の
減衰量制御動作は行われない。
から３のどれにも入っていない場合には，選択回路８の
出力b1，b2では例えば共に同レベルとなり、減算器１の
減衰量制御動作は行われない。
第１図を参照し，信号b1は領域１及び３に対して“1"と
なり，フリップフロップ回路10をリセットしてその出力
を“0"とする。又，信号b2は領域２に対して“1"とな
り，フリップフロップ回路10をセットしてその出力を
“1"とする。ここで，論理“1"をプラス電圧，論理“0"
をマイナス電圧とすると,ATT1がプラス電圧で減衰量が
小さくなり，マイナス電圧で減衰量が大きくなる特性を
有していれば，フリップフロップ10の出力をジッタ成分
抑圧用のLPF4を介してATT1に与えることによって，前述
したような動作をする。論理回路（Ｂ）７及び減算器18
で構成される回路はＡ−Ｄ変換器２の入力における復調
信号に含まれる直流ドリフトを補償するもので，その動
作は本願発明者の出願にかかる「直流電圧制御回路」
（特願昭58−48249号）（特開昭59−174058号公報）に
詳述されているので参照されたい。この直流電圧制御回
路は，本発明による自動利得制御回路を良好に動作させ
るためには用いたほうが望ましいが，不可欠なものでは
ない。
なり，フリップフロップ回路10をリセットしてその出力
を“0"とする。又，信号b2は領域２に対して“1"とな
り，フリップフロップ回路10をセットしてその出力を
“1"とする。ここで，論理“1"をプラス電圧，論理“0"
をマイナス電圧とすると,ATT1がプラス電圧で減衰量が
小さくなり，マイナス電圧で減衰量が大きくなる特性を
有していれば，フリップフロップ10の出力をジッタ成分
抑圧用のLPF4を介してATT1に与えることによって，前述
したような動作をする。論理回路（Ｂ）７及び減算器18
で構成される回路はＡ−Ｄ変換器２の入力における復調
信号に含まれる直流ドリフトを補償するもので，その動
作は本願発明者の出願にかかる「直流電圧制御回路」
（特願昭58−48249号）（特開昭59−174058号公報）に
詳述されているので参照されたい。この直流電圧制御回
路は，本発明による自動利得制御回路を良好に動作させ
るためには用いたほうが望ましいが，不可欠なものでは
ない。
なお，第３図において，領域１〜３は８値の復調信号に
対して示しており，領域１はd1に外接する領域・領域２
はd4−d5に内接する領域，領域３はd8に外接する領域と
なっているが，復調信号が16値など多値数が増してくる
と，最も外側の点及び最も内側点のみで領域１〜３を設
定すると，制御に利用できる信号点が少なくなり過ぎ
る。よって，多値数が増した場合，領域を最も外側の点
及び最とも内側点を含む数点まで拡大することによって
本発明による利点を保ちつつ制御に利用できる信号を増
すことができる。なお，第４図は，第１図の実施例にお
ける選択回路８及び９の具体的な構成例を示したもので
あり,8−１〜８−4,9−1,9−２はAND回路,8−5,8−６は
OR回路である。
対して示しており，領域１はd1に外接する領域・領域２
はd4−d5に内接する領域，領域３はd8に外接する領域と
なっているが，復調信号が16値など多値数が増してくる
と，最も外側の点及び最も内側点のみで領域１〜３を設
定すると，制御に利用できる信号点が少なくなり過ぎ
る。よって，多値数が増した場合，領域を最も外側の点
及び最とも内側点を含む数点まで拡大することによって
本発明による利点を保ちつつ制御に利用できる信号を増
すことができる。なお，第４図は，第１図の実施例にお
ける選択回路８及び９の具体的な構成例を示したもので
あり,8−１〜８−4,9−1,9−２はAND回路,8−5,8−６は
OR回路である。
第５図は64QAM復調装置に本発明を適用した場合の実施
例を示したものである。この図において,19はIF帯の可
変減衰器,20は直交検波器,21〜22は減算器,23,24は４ビ
ットＡ−Ｄ変換器,25は加算器,26は論理回路,27は電圧
制御発振器（VCO）である。この例によれば,64QAM変調
波はIF帯の可変減衰器19を経由して直交検波器20に入
り，ここで直交検波されてＰ及びＱで表わされる８値の
復調信号となる。Ｐ及びＱ信号は，第１図における入力
信号と全く同じであるので、減算器21及び22から論理回
路６及び７までの動作は殆ど前に述べたとおりである。
但し、２つの論理回路６の出力を加算器25で加算した
後,P,Q共通に設けられているIF帯の可変減衰器19を制御
するように構成されている点が相異している。尚，可変
減衰器19は,P及びＱのベースバンド帯に個別に設けても
よいし,P及びＱいずれかに１つのベースバンド帯の可変
減衰器と１つのIF帯の可変減衰器を設ける構成をとるこ
ともできる。後者の構成は本願発明者の出願による「自
動利得制御回路」（特願昭52−14276号（特開昭53−100
292号公報）の第３頁）に詳述されているので参照され
たい。直交検波する際に必要な基準搬送波は論理回路26
およびVCO27によって再生される。この再生動作は，同
じく本願発明者の出願にかかる「搬送波再生回路」（特
願56−15775号）（特開昭57−131151号公報）に詳述さ
れているので説明を省略する。
例を示したものである。この図において,19はIF帯の可
変減衰器,20は直交検波器,21〜22は減算器,23,24は４ビ
ットＡ−Ｄ変換器,25は加算器,26は論理回路,27は電圧
制御発振器（VCO）である。この例によれば,64QAM変調
波はIF帯の可変減衰器19を経由して直交検波器20に入
り，ここで直交検波されてＰ及びＱで表わされる８値の
復調信号となる。Ｐ及びＱ信号は，第１図における入力
信号と全く同じであるので、減算器21及び22から論理回
路６及び７までの動作は殆ど前に述べたとおりである。
但し、２つの論理回路６の出力を加算器25で加算した
後,P,Q共通に設けられているIF帯の可変減衰器19を制御
するように構成されている点が相異している。尚，可変
減衰器19は,P及びＱのベースバンド帯に個別に設けても
よいし,P及びＱいずれかに１つのベースバンド帯の可変
減衰器と１つのIF帯の可変減衰器を設ける構成をとるこ
ともできる。後者の構成は本願発明者の出願による「自
動利得制御回路」（特願昭52−14276号（特開昭53−100
292号公報）の第３頁）に詳述されているので参照され
たい。直交検波する際に必要な基準搬送波は論理回路26
およびVCO27によって再生される。この再生動作は，同
じく本願発明者の出願にかかる「搬送波再生回路」（特
願56−15775号）（特開昭57−131151号公報）に詳述さ
れているので説明を省略する。
第６図は64QAM復調装置に本発明を適用した場合の他の
実施例を示したものである。この図において,28はキャ
リア非同期検出回路,34は論理回路である。それ以外の
要素は第５図の実施例と変わりがない。この例は,64QAM
復調装置が定常状態か，過渡状態かによって，自動利得
制御回路の制御信号が切換えられる構成となっている。
まず,64QAM復調装置が定常状態であるか，過渡状態であ
るかを搬送波同期回路が同期状態であるか非同期状態で
あるかにより判定し，過渡状態であれば擬似引込現象を
防止するように本発明による制御信号を用い，定常状態
であれば従来の制御信号を用いる構成となっている。こ
のような構成の利点は，擬似引込現象を生ずることのな
い定常状態においては全信号を制御信号として利用する
ため，ジッタ特性の良好な従来の制御信号を用いること
ができる点である。前にも説明したように，本発明によ
る制御信号として利用できる信号点は多値数が増す程に
少なくとも，ジッタ特性が劣化してくるが第６図の実施
例はこれを防ぐ点で有効になる。キャリア非同期検出回
路28の構成は，例えば，搬送波同期回路のループインピ
ーダンスが非同期時には高く，同期時には低い性質を利
用した検出器を備えたものでよい。
実施例を示したものである。この図において,28はキャ
リア非同期検出回路,34は論理回路である。それ以外の
要素は第５図の実施例と変わりがない。この例は,64QAM
復調装置が定常状態か，過渡状態かによって，自動利得
制御回路の制御信号が切換えられる構成となっている。
まず,64QAM復調装置が定常状態であるか，過渡状態であ
るかを搬送波同期回路が同期状態であるか非同期状態で
あるかにより判定し，過渡状態であれば擬似引込現象を
防止するように本発明による制御信号を用い，定常状態
であれば従来の制御信号を用いる構成となっている。こ
のような構成の利点は，擬似引込現象を生ずることのな
い定常状態においては全信号を制御信号として利用する
ため，ジッタ特性の良好な従来の制御信号を用いること
ができる点である。前にも説明したように，本発明によ
る制御信号として利用できる信号点は多値数が増す程に
少なくとも，ジッタ特性が劣化してくるが第６図の実施
例はこれを防ぐ点で有効になる。キャリア非同期検出回
路28の構成は，例えば，搬送波同期回路のループインピ
ーダンスが非同期時には高く，同期時には低い性質を利
用した検出器を備えたものでよい。
第７図は，第６図の実施例における論理回路34の具体例
を示したものであり、29はEX−OR回路,30〜31はAND回
路,32〜33はOR回路である。図において,EX−OR回路29の
出力は従来の制御信号であり，フリップフロップ回路10
の出力は本発明による制御信号である。両者をスイッチ
信号Ｓにより切換えるようになっている。
を示したものであり、29はEX−OR回路,30〜31はAND回
路,32〜33はOR回路である。図において,EX−OR回路29の
出力は従来の制御信号であり，フリップフロップ回路10
の出力は本発明による制御信号である。両者をスイッチ
信号Ｓにより切換えるようになっている。
なお，上記第６図の実施例においては，復調装置が過渡
状態において,P,Qそれぞれの出力状態が，第３図におけ
る領域１〜３のときに自動利得制御信号b5を出力するよ
うになっているが,P,Qそれぞれの出力状態が同時に領域
１〜３に入った時のみ制御信号b5を出力することもでき
る。後者の構成では，復調装置が過渡状態でも，定常状
態と同じ条件で該当信号（d1,d4,d5,d8）を識別再生で
きるので，過渡状態における引込特性を良好にすること
が可能である。
状態において,P,Qそれぞれの出力状態が，第３図におけ
る領域１〜３のときに自動利得制御信号b5を出力するよ
うになっているが,P,Qそれぞれの出力状態が同時に領域
１〜３に入った時のみ制御信号b5を出力することもでき
る。後者の構成では，復調装置が過渡状態でも，定常状
態と同じ条件で該当信号（d1,d4,d5,d8）を識別再生で
きるので，過渡状態における引込特性を良好にすること
が可能である。
また，上記第１図および第５図の実施例においては,8値
のベースバンド信号を例に挙げて説明したが，これに限
定されることなく,2値以上のベースバンド信号に適用で
きることは言うまでもない。
のベースバンド信号を例に挙げて説明したが，これに限
定されることなく,2値以上のベースバンド信号に適用で
きることは言うまでもない。
以上の説明により明らかなように，本発明によれば，擬
似引込現象の発生を排除して，安定な引込動作を行うこ
とができ,2値以上のベースバンド信号に適用可能である
ことは勿論，マイクロ波デイジタル伝送における16値直
交振幅変調方式にも適用でき，これ等システムの信頼性
を向上すべく得られる効果は大きい。
似引込現象の発生を排除して，安定な引込動作を行うこ
とができ,2値以上のベースバンド信号に適用可能である
ことは勿論，マイクロ波デイジタル伝送における16値直
交振幅変調方式にも適用でき，これ等システムの信頼性
を向上すべく得られる効果は大きい。
第１図は本発明による実施例の構成を示すブロック図，
第２図は従来の自動利得制御回路の構成例を示すブロッ
ク図，第３図は，第１図及び第２図の動作を説明するた
めの図，第４図は，第１図の実施例における選択回路の
具体的な構成例を示す図，第５図は,64QAM復調装置に本
発明を適用した場合の実施例の構成を示すブロック図，
第６図は,64QAM復調装置な本発明を適用した場合の他の
実施例の構成を示す図，第７図は，第６図の実施例にお
ける論理回路34の具体的な構成例を示す図である。 図において,1,19は可変減衰器,2,23,24は４ビットＡ−
Ｄ変換器,3,29はEX−OR回路,4,5は低域ろ波器,6は論理
回路（Ａ）,7は論理回路（Ｂ）,8,9は選択回路,10,11は
フリップフロップ回路,12〜15はOR/NOR回路,16,17,8−
１〜８−4,9−1,9−2,30〜31はAND回路,18,21,22は減算
器,20は直交検波器,25は加算器,26,34は論理回路,27は
電圧制御発振器,28はキャリア非同期検出回路である。
第２図は従来の自動利得制御回路の構成例を示すブロッ
ク図，第３図は，第１図及び第２図の動作を説明するた
めの図，第４図は，第１図の実施例における選択回路の
具体的な構成例を示す図，第５図は,64QAM復調装置に本
発明を適用した場合の実施例の構成を示すブロック図，
第６図は,64QAM復調装置な本発明を適用した場合の他の
実施例の構成を示す図，第７図は，第６図の実施例にお
ける論理回路34の具体的な構成例を示す図である。 図において,1,19は可変減衰器,2,23,24は４ビットＡ−
Ｄ変換器,3,29はEX−OR回路,4,5は低域ろ波器,6は論理
回路（Ａ）,7は論理回路（Ｂ）,8,9は選択回路,10,11は
フリップフロップ回路,12〜15はOR/NOR回路,16,17,8−
１〜８−4,9−1,9−2,30〜31はAND回路,18,21,22は減算
器,20は直交検波器,25は加算器,26,34は論理回路,27は
電圧制御発振器,28はキャリア非同期検出回路である。
Claims (1)
- 【請求項１】多値ベースバンドの復調信号を多値識別す
るために、多値識別器の入力側に制御信号により減衰量
を変えて該多値識別器の入力レベルを変化させるIF帯も
しくはベースバンド帯の可変減衰器を挿入し、該多値識
別器の出力を論理処理し前記制御信号で制御して前記入
力レベルを最適レベルに設定する自動利得制御回路にお
いて、 前記論理処理する手段が、前記多値識別器の出力を受け
て前記復調信号の正規状態で取るべき信号点位置のう
ち、最も振幅値の大きい信号点位置に接する外側の第１
の領域および第３の領域と、最も振幅値の小さい信号点
位置に接する内側の第２の領域とを設定し、前記復調信
号が前記第１の領域から第３の領域に含まれるか否かを
判定し、この判定出力を論理演算し、前記制御信号とし
て、前記復調信号のうち最も振幅値の大きい信号が第１
および第３の領域に入っていると判定された場合は前記
減衰量を大きくし最も振幅値の小さい信号が第２の領域
に入っていると判定された場合は該減衰量を小さくする
制御信号を発生する論理手段であることを特徴とする自
動利得制御回路。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141529A JPH0797746B2 (ja) | 1985-06-29 | 1985-06-29 | 自動利得制御回路 |
| CA000512494A CA1282127C (en) | 1985-06-29 | 1986-06-26 | Digital demodulation system |
| US06/878,746 US4703282A (en) | 1985-06-29 | 1986-06-26 | Digital demodulation system |
| DE3650568T DE3650568T2 (de) | 1985-06-29 | 1986-06-27 | Verfahren zur Anpassung eines Transversalentzerrers ohne Trägersynchronisation |
| DE86108803T DE3689499T2 (de) | 1985-06-29 | 1986-06-27 | Schaltung zur automatischen Verstärkungsregelung. |
| EP92103182A EP0486474B1 (en) | 1985-06-29 | 1986-06-27 | Method for adapting a transversal equalizer, without carrier synchronism |
| EP86108803A EP0213309B1 (en) | 1985-06-29 | 1986-06-27 | Automatic gain control circuit |
| AU59337/86A AU579554B2 (en) | 1985-06-29 | 1986-06-27 | Digital demodulation system |
| CA000615890A CA1292525C (en) | 1985-06-29 | 1990-10-09 | Digital demodulation system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141529A JPH0797746B2 (ja) | 1985-06-29 | 1985-06-29 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS623529A JPS623529A (ja) | 1987-01-09 |
| JPH0797746B2 true JPH0797746B2 (ja) | 1995-10-18 |
Family
ID=15294089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60141529A Expired - Lifetime JPH0797746B2 (ja) | 1985-06-29 | 1985-06-29 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797746B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669926A (en) * | 1979-11-12 | 1981-06-11 | Mitsubishi Electric Corp | A/d converter |
| JPS58164387A (ja) * | 1982-03-24 | 1983-09-29 | Casio Comput Co Ltd | 映像信号ａ−ｄ変換装置 |
| JPS5958923A (ja) * | 1982-09-28 | 1984-04-04 | Fujitsu Ltd | 自動利得制御方式 |
| JPS5958922A (ja) * | 1982-09-28 | 1984-04-04 | Fujitsu Ltd | 自動利得制御方式 |
-
1985
- 1985-06-29 JP JP60141529A patent/JPH0797746B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS623529A (ja) | 1987-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4703282A (en) | Digital demodulation system | |
| JPS5914939B2 (ja) | 搬送波再生装置 | |
| JPS62222745A (ja) | 復調装置 | |
| US4528512A (en) | Timing synchronizing circuit for demodulators | |
| JP3245925B2 (ja) | デジタルｐｌｌ回路 | |
| JPH0654008A (ja) | Ｂｐｓｋ復調器 | |
| EP0252500A2 (en) | 8-Phase phase-shift keying demodulator | |
| JPH0797746B2 (ja) | 自動利得制御回路 | |
| US4498050A (en) | Demodulation device for composite PSK-PSK modulated waves | |
| JP2526540B2 (ja) | 搬送波同期回路 | |
| JP2534650B2 (ja) | 復調装置 | |
| JPH0712178B2 (ja) | デイジタル変復調システム | |
| JP3442655B2 (ja) | 搬送波再生回路および搬送波再生方法 | |
| JP2564840B2 (ja) | ディジタル復調装置 | |
| JP2540958B2 (ja) | ディジタル変復調システム | |
| JPS61198849A (ja) | 選択制御搬送波再生方式 | |
| JP3134519B2 (ja) | 復調装置 | |
| JPS6342992B2 (ja) | ||
| JPH04297168A (ja) | キャリア再生装置 | |
| JPH0514432A (ja) | 搬送波同期回路 | |
| JPH0746790B2 (ja) | 復調システム | |
| JPH08307473A (ja) | π／４シフトＱＰＳＫ復調用クロック再生回路 | |
| JPH0262983B2 (ja) | ||
| JP2000312232A (ja) | クロック同期回路 | |
| JPH063940B2 (ja) | デジタルデータ伝送の復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |