[go: up one dir, main page]

JPH0793485B2 - Ｉｃユニットの接続方法 - Google Patents

Ｉｃユニットの接続方法

Info

Publication number
JPH0793485B2
JPH0793485B2 JP63117004A JP11700488A JPH0793485B2 JP H0793485 B2 JPH0793485 B2 JP H0793485B2 JP 63117004 A JP63117004 A JP 63117004A JP 11700488 A JP11700488 A JP 11700488A JP H0793485 B2 JPH0793485 B2 JP H0793485B2
Authority
JP
Japan
Prior art keywords
carrier tape
unit
pattern
forming
finger leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63117004A
Other languages
English (en)
Other versions
JPH01287988A (ja
Inventor
久士 正木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP63117004A priority Critical patent/JPH0793485B2/ja
Priority to KR1019890004294A priority patent/KR910008628B1/ko
Priority to US07/347,391 priority patent/US4927491A/en
Publication of JPH01287988A publication Critical patent/JPH01287988A/ja
Publication of JPH0793485B2 publication Critical patent/JPH0793485B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、TAB（Tape Automatad Bonding）方式によ
るICユニットの基板への接続方法に関する。
［従来技術］ TAB方式で形成したICユニットに搭載されたICデバイス
のリード端子を液晶テレビジョンや液晶大型画面のLCD
（Liquid Crystal Display）基板の電極端子に接続する
構造が知られている。
この場合、液晶テレビジョンや液晶大型画面のLCDは多
数の表示ドライバチップを接続する必要があるが、従来
のICユニットはICデバイス（表示ドライバチップ）を１
個毎キャリアテープのフィンガリードにボンディングし
たものであり、従って必要数に応じた多数個のICユニッ
トが用いられ、それらのICデバイスのリード端子が個々
にLCDの電極端子に接続され、またこれら多数個のICユ
ニットがLCD基板と配線基板とを接続するものであっ
た。
また、LCDに接続された各表示ドライバチップ（ICデバ
イス）の対応するリード端子は相互に接続する必要があ
るが、この場合、その接続パターンは他のリード端子を
横切らなければならず、このための引き廻しは大変複雑
になる。従って、従来この複雑な各表示ドライバチップ
のリード端子相互の接続パターンを配線基板に設けてい
た。
［発明が解決しようとする課題］ しかし、上記従来のように、ICデバイス（表示ドライバ
チップ）を１個毎キャリアテープのフィンガリードにボ
ンディングしたICユニットを用いた場合、多数個のICユ
ニットが必要となるため、ICユニットと配線基板の接続
箇所が多くなっている。従って、接続作業が非能率的で
あると同時に接続部分の位置合わせや接続不良のため歩
留まりも低かった。また、上記従来のように表示ドライ
バチップのリード端子相互の接続パターンを配線基板に
設けた場合、配線基板はこのほかに画像処理回路、制御
回路およびメモリ回路等に関する複雑な配線パターンを
設ける必要があるため、全体として極めて複雑な引き廻
しをしなければならず、この結果、配線基板は大型化し
且つ生産時の歩留まりが悪化する原因となっていた。
この発明は、上述の如き事情に鑑みてなされたもので、
その目的とするところは、ICユニットの配線基板への接
続箇所を可及的に削減することができ、しかも配線基板
の配線パターンが簡単化できるICユニットの接続方法を
提供することにある。
［課題を解決するための手段］ 上記目的を達成するため、この発明に係るICユニットの
接続方法は、キャリアテープに、その巾方向に複数行に
配列されたデバイス穴を形成する工程と、前記キャリア
テープの一面に金属箔をラミネートし、エッチングによ
り一端が前記デバイス穴の内部に突出す多数のフィンガ
リードと各々の該フィンガリードに接続されたメッキ電
位印加パターンとを形成する工程と、前記キャリアテー
プの他面に複数の接続パターンを形成する工程と、前記
キャリアテープに複数のスルーホールを形成して隣接す
る前記各デバイス穴に形成された各々対応する所定の前
記フィンガリード同志を前記各接続パターンにより接続
する工程と、前記メッキ電位印加パターンを介してメッ
キ電位を印加し、前記フィンガリードにメッキを施す工
程と、前記各デバイス穴内にICデバイスを配して、前記
デバイス穴から突出す前記各フィンガリードの一端を前
記ICデバイスの対応する電極にボンディングする工程
と、前記キャリアテープの所定部分に切欠きを形成する
ことにより、前記フィンガリードと前記メッキ電位印加
パターンとの接続を切る工程と、前記キャリアテープを
隣接する２個以上のICデバイスを含むように切断してIC
ユニットを得る工程と、前記ICユニットを該ユニット状
態のまま基板に接続する工程とを具備することを特徴と
するものである。
［作用］ かかる構成の接続方法によれば、複数個のICデバイスが
ユニット化された状態にあるので配線基板との接続箇所
が大巾に削減されることになる。従って、接続作業が能
率的に行なえ且つ接続による歩留まりも向上する。ま
た、ICユニット側に各ICデバイスのリード端子相互の接
続パターンを設けているので配線基板の配線パターンが
簡単化され、配線基板は大型化されず且つ生産時の歩留
まりも悪化することがない。
［実施例］ 以下、この発明の実施例を図面に基づいて説明する。第
１図および第２図はこの発明の接続方法によって液晶テ
レビジョン又は液晶大型画面のLCD基板１に接続されたT
AB方式のICユニット２を示している。
例示のICユニット２はキャリアテープ３に５個の表示ド
ライバチップ（ICデバイス４）を搭載したものである。
この場合、４個の表示ドライバチップはセグメント信号
用のものであり、１個の表示ドライバチップはコモン信
号用のものである。
上記ICユニット２は第３図に示すキャリアテープ３から
作成される。すなわち、キャリアテープ３は例えばポリ
エステル樹脂、ポリイミド樹脂等の可撓性および絶縁性
を有した樹脂フィルムからなり、かつ、相当巾広な寸法
とされているものであり、両側縁部にそれぞれ二列のス
プロケット穴５、６を有し、中央部に多数のICデバイス
穴７を有している。二列のスプロケット穴５、６は対向
配置されており、それぞれ長手方向に所定間隔を置いて
形成されている。ここでは外側に配置されたスプロケッ
ト穴５は円形穴とされており、ICデバイスのボンディン
グ工程以外の処理工程においてキャリアテープ３を所定
処理部に送る場合に使用する。また、内側に配置された
スプロケット穴６は角形穴とされており、位置決め精度
が要求されるICデバイスのボンディング工程においてキ
ャリアテープ３を所定処理部に送る場合に使用する。IC
デバイス穴７はキャリアテープ３の巾方向に所定間隔を
置いて複数行（ここでは10行）配置されており、これら
の各ICデバイス穴７部分には第５図（第３図の二点鎖線
部の拡大図）に示すようにセグメント信号用およびコモ
ン信号用の表示ドライバチップとされるICデバイス４が
搭載されている。このICデバイス４はキャリアテープ３
の下側に配置され、キャリアテープ３の上面にICデバイ
ス穴７の内方迄延出して形成されているフィンガリード
８に図示しない電極がボンディングされる。この場合、
フィンガリード８はキャリアテープ３の上面にラミネー
トされた銅箔をエッチング処理して形成されるものであ
る。このエッチング処理ではフィンガリード８に錫又は
半田メッキをする際、各フィンガリード８にメッキ用の
アース電位を印加するためICデバイス４を１個分ごとに
囲む格子状の銅箔パターン９も形成される。第３図はこ
の銅箔パターン９の形成が完了した状態のキャリアテー
プを示し、第５図はICユニット２に切断前のキャリアテ
ープを示している。格子状の銅箔パターン９は全体的に
連続するように形成されており、この銅箔パターン９に
各ICデバイス４のフィンガリード８が接続されている。
またキャリアテープ３の下面には第５図に破線で示すよ
うに複数行のICデバイス穴７に対応するフィンガーリー
ド８の各リード端子8aを接続する接続パターン10が形成
されている。各フィンガーリード８のリード端子8aはス
ルーホール11を介してキャリアテープ３の下面側に引き
廻され、接続パターン10と接続している。この場合、接
続パターン10はフィンガリード８と同様にキャリアテー
プ３の下面にラミネートされた銅箔をエッチング処理し
て形成される。また、格子状の銅箔パターン９の各格子
部にはフィンガリード８にメッキ処理が施された後、隣
りのフィンガリード８との導通を断つための切欠き12、
13が形成される。この場合、格子部のテープと平行する
部位に形成される切欠き12は台形状とされ、フィンガリ
ード８が後述するLCD1の電極端子15に接続されるときに
相隣るリード端子8aの長さを異ならせてショートしない
ようにしている。一方、格子部のテープと直交する部位
に形成される切欠き13は矩形状とされ、各フィンガーリ
ード８のリード端子8aが同じ長さになるようにしてい
る。
また、キャリアテープ３の両側縁部には、スプロケット
穴５、６の他複数（Ｆ）列のICデバイス穴７毎にテープ
の送り量を設定するためのテープ送り量設定穴（又はマ
ーク）14、14が設けられている。
上記構成にあるキャリアテープ３は第４図に示す工程
（Ａ）〜（Ｑ）を経て製造される。すなわち、まず、プ
レス工程（Ａ）において、キャリアテープ３に、二列の
スプロケット穴５、６およびICデバイス穴７、テープ送
り量設定穴４が穿設される。この場合、ICデバイス穴７
は、図面（第３図）上では一部省略してあるが、実際に
は銅箔パターン９によって形成される格子部内のすべて
に形成されるものである。次に、このプレス工程（Ａ）
で所定の穴が穿設されたキャリアテープ３は次段の銅箔
ラミネート工程（Ｂ）に送られ、ここで上面にフィンガ
リード８および銅箔パターン９を構成するための銅箔が
ラミネートされる。この銅箔ラミネート工程（Ｂ）を終
えたキャリアテープ３は次段のフォトレジスト塗布工程
（Ｃ）に送られ、ここで感光面を構成するフォトレジス
トが銅箔上に塗布される。このフォトレジスト塗布工程
（Ｃ）を終えたキャリアテープ３は次段の露光工程
（Ｄ）に送られ、ここでフォトレジストに光を照射して
フィンガリード８と銅箔パターン９の露光がなされる。
次にキャリアテープ３は次段の現像工程（Ｅ）に送ら
れ、ここでフィンガリード８および銅箔パターン９の所
定の画像を現わすための現像処理がなされる。この現像
工程（Ｅ）を終えたキャリアテープ３は次段のデバイス
ホール被覆工程（Ｆ）に送られ、ここでキャリアテープ
３の下面側からICデバイス穴７を被覆して、次段のエッ
チング工程（Ｇ）においてフィンガリード８のICデバイ
ス穴７の内方に延出する部分のエッチングが正しく行な
えるようにする。このデバイスホール被覆工程（Ｆ）を
終えたキャリアテープ３は次段のエッチング工程（Ｇ）
に送られ、ここで現像工程（Ｅ）において現像された画
像（フィンガリード８および銅箔パターン９）以外の銅
箔を除去するためのエッチング処理がなされる。このエ
ッチング工程（Ｇ）を終えたキャリアテープ３は次段の
レジスト剥離工程（Ｈ）に送られ、ここでフォトレジス
トの剥離除去がなされる。第３図のキャリアテープ３は
このレジスト剥離工程（Ｈ）を終えた状態のものであ
る。次いで、キャリアテープ３は次段の接続パターン形
成工程（Ｉ）に送られ、ここでまず下面に接続パターン
10を構成するための銅箔をラミネートし、次いで銅箔上
にフォトレジスト塗布し、露光し、現像して接続パター
ン10を形成する。この接続パターン形成工程（Ｉ）を終
えたキャリアテープ３は次段のスルーホール形成工程
（Ｊ）に送られ、ここで、フィンガーリード８のリード
端子8aを下面に引き廻して接続パターン10に接続するス
ルーホール11を形成する。このスルーホール形成工程
（Ｊ）を終えたキャリアテープ３は次段のスルーホール
メッキ工程（Ｋ）に送られ、ここでスルーホール11に無
電解銅メッキ又は電解銅メッキが施される。続いてキャ
リアテープ３は次段のハンダメッキ工程（Ｌ）に送ら
れ、ここで銅箔パターン９を用いてフィンガリード８に
ハンダメッキが施される。次にキャリアテープ３は次段
のILB（Inner Lead Bonding）工程（Ｍ）に送られ、こ
こで各ICデバイス穴７下に配置されたICデバイス４の図
示しない電極がフィンガリード８にボンディングされ、
ICデバイス４はキャリアテープ３に搭載される。次にキ
ャリアテープ３は次段の格子パターン切断工程（Ｎ）に
送られ、ここで銅箔パターン９の各格子部に第５図に示
す切欠き12、13が形成される。この後キャリアテープ３
は次段の検査工程（Ｏ）に送られてフィンガリード８に
ボンディングされたICデバイス４の導通状態が検査され
る。次にキャリアテープ３は次段のユニット切断工程
（Ｐ）に送られ、ここで一列の半分の５個のICデバイス
４を有するICユニット２が構成されるようにキャリアテ
ープ３が切断される。このユニット切断工程（Ｐ）で切
断されたICユニット２は最終段のOLB（Outer Lead Bond
ing）工程（Ｑ）に送られ、ここで第１図に示すようにL
CD基板１の両側の電極端子15に接続される。この場合、
LCD基板１の電極端子15は第６図に示すように設けてあ
り、セグメント信号用およびコモン信号用の表示ドライ
バチップとされる各ICデバイス４のフィンガリード８が
ショートしないで接続されるようになっている。ICユニ
ット２はLCD基板１に対し第２図に示すように異方導電
性接着剤16を用いてボンディングされる。
なお、上記の各処理工程において、銅箔ラミネート工程
（Ｂ）や現像工程（Ｅ）、エッチング工程（Ｇ）等は位
置合わせを必要とせず、キャリアテープ３を移送しなが
ら処理できるため、その処理速度は各処理装置の性能に
よって一義的に決定される。しかし、プレス工程（Ａ）
やフォトレジスト塗布工程（Ｃ）、露光工程（Ｄ）等は
各処理を実行するには、キャリアテープ３を一旦停止し
て位置決めを行なう必要がある。このような場合、キャ
リアテープ３は処理能率を高めるべく上述したテープ送
り量設定穴14により複数（Ｆ）列処理がなされる。すな
わち（Ｆ）列に対して所定の処理を終えると、スプロケ
ットが回転してキャリアテープ３が移送され、次のテー
プ送り量設定穴14がセンサによって検出されるとスプロ
ケットの回転が停止し、キャリアテープ３が位置決めさ
れ、次の（Ｆ）列に対する処理がなされるものである。
例示の場合には一度の位置決めで10行×９列＝90個のIC
デバイス分に対し一度に処理が実行される。
上記のようにしてLCD基板１に接続されたICユニット２
は多数個（５個）のICデバイス４をユニット化している
ので、LCD基板１と接続される配線基板（図示せず）の
接続箇所は２箇所の接続リード17、17のみとなる。従っ
て、配線基板の接続箇所が非常に少なく、その接続作業
が能率的に行なえ且つ接続部分の位置合わや接続不良の
ための歩留まりが向上する。また、ICユニット２側に各
ICデバイス４相互の接続パターン10を設けているので配
線基板側の配線パターンは複雑化せず、従って、配線基
板は大型化されず且つ生産時の歩留まりも悪化すること
がない。
第７図はキャリアテープ３′の他の実施例を示す。この
実施例では、切欠き12′、13′は長方形状となされ、ま
た、フィンガリード８のリード端子8aは接続パターン10
に接続するリード端子8a部分を除く部分がキャリアテー
プ３の一側に向かうように配線されている。このよう
に、フィンガリード８を配線した場合には、ICユニット
２は第８図に示すようにLCD基板１にキャリアテープ
３′の接続端子のみを載置して接続することができる。
従って、このようなICユニット２はLCD基板１と配線基
板18とを電気的に接続する接続部材として機能する。こ
の場合もICユニット２のLCD基板１および配線基板18と
のボンディングは異方導電性接着剤16にて行なわれる。
また、第８図に示す接続構造では、キャリアテープ３′
を折曲してLCD基板１と配線基板18とを積層状に配置す
ることもできる。
なお、上記実施例の接続パターン10はキャリアテープ３
にラミネートされた導箔をエッチング処理して形成した
が、この接続パターン10は導電インク（カーボンイン
ク）を印刷して形成することもできる。また、ICユニッ
ト２のLCD基板１および配線基板18へのボンディング（O
LB）を異方導電性接着剤16を用いて行なったが、半田付
けで行ってもよい。
［発明の効果］ 以上説明したように、この発明に係るICユニットの接続
方法によれば、配線基板との接続箇所を可及的に削減す
ることができ且つ配線基板の配線パターンが簡単化でき
る効果を奏する。
【図面の簡単な説明】
図面はそれぞれこの発明の実施例を示し、第１図はICユ
ニットとLCDの接続方法を示す斜視図、第２図は第１図
の要部拡大断面図、第３図はキャリアテープの斜視図、
第４図はICユニットの製造方法を示す工程図、第５図は
第３図に示すキャリアテープの要部を拡大した平面図、
第６図はLCDの電極端子を示した要部拡大平面図、第７
図はキャリアテープの他の実施例の平面図、第８図は第
７図に示すキャリアテープを用いて形成されたICユニッ
トの接続方法を示した断面図である。 １……LCD基板、２……ICユニット、３……キャリアテ
ープ、４……ICデバイス、７……デバイス穴、８……フ
ィンガリード、10……接続パターン、18……配線基板。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】キャリアテープに、その巾方向に複数行に
    配列されたデバイス穴を形成する工程と、 前記キャリアテープの一面に金属箔をラミネートし、エ
    ッチングにより一端が前記デバイス穴の内部に突出す多
    数のフィンガリードと各々の該フィンガリードに接続さ
    れたメッキ電位印加パターンとを形成する工程と、 前記キャリアテープの他面に複数の接続パターンを形成
    する工程と、 前記キャリアテープに複数のスルーホールを形成して隣
    接する前記各デバイス穴に形成された各々対応する所定
    の前記フィンガリード同志を前記各接続パターンにより
    接続する工程と、 前記メッキ電位印加パターンを介してメッキ電位を印加
    し、前記フィンガリードにメッキを施す工程と、 前記各デバイス穴内にICデバイスを配して、前記デバイ
    ス穴から突出す前記各フィンガリードの一端を前記ICデ
    バイスの対応する電極にボンディングする工程と、 前記キャリアテープの所定部分に切欠きを形成すること
    により、前記フィンガリードと前記メッキ電位印加パタ
    ーンとの接続を切る工程と、 前記キャリアテープを隣接する２個以上のICデバイスを
    含むように切断してICユニットを得る工程と、 前記ICユニットを該ユニット状態のまま基板に接続する
    工程とを具備することを特徴とするICユニットの接続方
    法。
JP63117004A 1988-05-16 1988-05-16 Ｉｃユニットの接続方法 Expired - Fee Related JPH0793485B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63117004A JPH0793485B2 (ja) 1988-05-16 1988-05-16 Ｉｃユニットの接続方法
KR1019890004294A KR910008628B1 (ko) 1988-05-16 1989-03-31 Ic 유니트 및 그 접합방법
US07/347,391 US4927491A (en) 1988-05-16 1989-05-04 Method of bonding IC unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63117004A JPH0793485B2 (ja) 1988-05-16 1988-05-16 Ｉｃユニットの接続方法

Publications (2)

Publication Number Publication Date
JPH01287988A JPH01287988A (ja) 1989-11-20
JPH0793485B2 true JPH0793485B2 (ja) 1995-10-09

Family

ID=14701082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63117004A Expired - Fee Related JPH0793485B2 (ja) 1988-05-16 1988-05-16 Ｉｃユニットの接続方法

Country Status (3)

Country Link
US (1) US4927491A (ja)
JP (1) JPH0793485B2 (ja)
KR (1) KR910008628B1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981817A (en) * 1988-12-29 1991-01-01 International Business Machines Corporation Tab method for implementing dynamic chip burn-in
JP2660934B2 (ja) * 1989-10-30 1997-10-08 三井金属鉱業株式会社 接続機能を有するテープキャリヤ
US5152054A (en) * 1990-05-25 1992-10-06 Seiko Epson Corporation Method of making film carrier structure for integrated circuit tape automated bonding
US5113580A (en) * 1990-11-19 1992-05-19 Schroeder Jon M Automated chip to board process
US5234536A (en) * 1991-04-26 1993-08-10 Olin Corporation Process for the manufacture of an interconnect circuit
US5133118A (en) * 1991-08-06 1992-07-28 Sheldahl, Inc. Surface mounted components on flex circuits
US5216277A (en) * 1991-10-31 1993-06-01 National Semiconductor Corporation Lead frames with location eye point markings
TW232065B (ja) * 1992-04-16 1994-10-11 Sharp Kk
JPH0715122A (ja) * 1993-06-23 1995-01-17 Matsushita Electric Ind Co Ltd 接合用フィルム構体および電子部品実装方法
US5490639A (en) * 1993-12-22 1996-02-13 National Semiconductor Corporation Multi-rail tension equalizer
US5646068A (en) * 1995-02-03 1997-07-08 Texas Instruments Incorporated Solder bump transfer for microelectronics packaging and assembly
JP3608205B2 (ja) * 1996-10-17 2005-01-05 セイコーエプソン株式会社 半導体装置及びその製造方法並びに回路基板
KR100449593B1 (ko) * 1997-10-27 2004-11-16 삼성전자주식회사 테이프캐리어패키지 구조
AU2001242703A1 (en) * 2000-02-28 2001-09-12 Sts Atl Corporation A method of forming an opening or cavity in a substrate for receiving an electronic component
US7132841B1 (en) 2000-06-06 2006-11-07 International Business Machines Corporation Carrier for test, burn-in, and first level packaging
US8398869B2 (en) * 2008-11-25 2013-03-19 Sikorsky Aircraft Corporation Transfer film and method for fabricating a circuit
US9981457B2 (en) * 2013-09-18 2018-05-29 Semiconductor Emergy Laboratory Co., Ltd. Manufacturing apparatus of stack

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3480836A (en) * 1966-08-11 1969-11-25 Ibm Component mounted in a printed circuit
US3823467A (en) * 1972-07-07 1974-07-16 Westinghouse Electric Corp Solid-state circuit module
US4118858A (en) * 1976-04-19 1978-10-10 Texas Instruments Incorporated Method of making an electronic calculator
JPS5332382A (en) * 1976-09-03 1978-03-27 Suwa Seikosha Kk Flexible printed substrate structure for electronic wrist watch

Also Published As

Publication number Publication date
KR890018026A (ko) 1989-12-18
KR910008628B1 (ko) 1991-10-19
US4927491A (en) 1990-05-22
JPH01287988A (ja) 1989-11-20

Similar Documents

Publication Publication Date Title
JPH0793485B2 (ja) Ｉｃユニットの接続方法
JP3569025B2 (ja) 半導体装置、およびそれを用いた電子装置
JP3927783B2 (ja) 半導体部品
US20030207211A1 (en) Process for massively producing tape type flexible printed circuits
JP3093960B2 (ja) 半導体回路素子搭載基板フレームの製造方法
JP3645172B2 (ja) 半導体集積回路装置搭載用基板
JP3420706B2 (ja) 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法
JP2001358417A (ja) フレキシブル配線基板及びその製造方法並びに表示装置
JP2857492B2 (ja) Ｔａｂパッケージ
JPH10256318A (ja) 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
JPH0563346A (ja) チツプ型電子部品を搭載した装置
JP3269128B2 (ja) 液晶表示装置、電子印字装置及び半導体素子の実装方法
JPS6057222B2 (ja) フィルムキャリァ型半導体装置
JPH0476981A (ja) 混成集積回路用集合基板及び混成集積回路装置の製造方法
JP3383597B2 (ja) 半導体装置の製造方法
JPH11317428A (ja) テープキャリア、半導体装置及びその製造方法
JPH0527252A (ja) 液晶表示装置
JP2542636B2 (ja) フィルムキャリア
JP3987288B2 (ja) 半導体素子の実装構造及び液晶表示装置
JPH03123096A (ja) ハイブリッドｉｃの製造方法およびその構造
JPH0661413A (ja) ハイブリッドｉｃ用基板とこれを用いたハイブリッドｉｃの製造方法
JP2827393B2 (ja) Ｔａｂ用テープのリード部分の導電突起形成方法
JPH1022412A (ja) ボールグリッドアレイ型回路基板
JPH1012664A (ja) 電子部品の接合構造
JPH10189194A (ja) Ｉｃピッチ変換基板及びその製造法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees