JPH0777243B2

JPH0777243B2 - 表面実装用パツケ−ジ

Info

Publication number: JPH0777243B2
Application number: JP62065186A
Authority: JP
Inventors: 雅徳川出; 義徳高崎
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 1987-03-19
Filing date: 1987-03-19
Publication date: 1995-08-16
Anticipated expiration: 2010-08-16
Also published as: JPS63229842A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、各種の半導体素子を搭載して使用される半導
体パッケージに関し、特にプリント配線板上に高密度に
実装される、チップキャリア型の表面実装用パッケージ
に関するものである。

（従来の技術）表面実装用パッケージとしては、第４図に示したように
チップキャリア、あるいは第５図に示したようなフラッ
トパッケージが知られている。近年の半導体素子はその
高集積化が進み、それに伴ってこの種の半導体素子を搭
載するためのパッケージについても、多数の入出力端子
が必要とされるようになってきている。

従来のチップキャリア及びフラットパッケージは、半導
体素子を搭載した基材の外周にしか入出力端子を配列し
ておらず、入出力端子が200以上のものになると、パッ
ケージが大面積化しプリント配線板に対する実装密度が
低下してしまうという問題があった。このような高端子
数のパッケージについては、第６図に示したようなピン
グリッドアレイが適している。

ところが、ピングリッドアレイにおいては、これが実装
されるプリント配線板には、パッケージに配置された導
体ピンが挿入されるべき多数のスルーホールを有してい
ることが条件となるため、当該プリント配線板に多大な
スルーホール加工を施こさなければならないだけでな
く、当該プリント配線板側の実装密度が多数のスルーホ
ールの分だけ低くなる。

このような問題と、前述した半導体素子自体の高密度化
に伴って、プリント配線板の表面に形成した導体回路
に、電子部品を直接接続する表面実装方式が増加してき
ている。

最近、このような表面実装用パッケージにおいて、多数
の入出力端子を設け、高密度な実装を目的とした実装方
法としては、第７図に示したようなチップキャリアの実
装方法が開示されている。（特開昭60-49697号公報）これは、チップキャリア（21）のプリント配線板（31）
への接続用導体パッド（24）を、チップキャリア（21）
の底面内側に形成したことにより、小形で高密度な実装
を可能としたものである。

しかし、前述のチップキャリアを含め、従来のチップキ
ャリアにおいては、プリント配線板への接続方法に問題
がある。従来の接続方法は、チップキャリアの導体パッ
ドとそれに対応するプリント配線板の導体パッドとの間
に、直接半田を溶隔させて接続していたため、チップキ
ャリアに搭載された半導体チップの発熱により、チップ
キャリア及びプリント配線板の温度が上昇し、チップキ
ャリアとプリント配線板との熱膨張率及び熱容量の差に
よって、チップキャリアとプリント配線板とを接続して
いる半田に歪を生じ、時間の経過とともにその部分で接
続不良が発生するようになる。このような問題を解決す
るために、第８図に示したようなチップキャリアの実装
方法が開示されている。（特開昭60-8994号公報）これは、チップキャリア（21）とプリント配線板（31）
との間に、接続用半田（22）より高さあるいは粒径が小
さく、且つ融点が前記半田（22）より高い金属部材（2
3）を介在させ、チップキャリア（21）とプリント配線
板（31）との接続高さを制御したことによって、前記半
田（22）にかかる剪断応力を小さくし、接続不良を減少
させたものである。

しかしながら、この実装方法において、チップキャリア
とプリント配線板との間に介在させた金属部材は、チッ
プキャリアとプリント配線板との導通を目的としておら
ず、前述した高密度実装の要望に対しては不適であっ
た。

（発明が解決しようとする問題点）本発明は、前述した２つの問題点、すなわち従来のチッ
プキャリアでは、基材の外周にしか入出力端子を配列し
ていないため、多数の入出力端子を必要とする場合、プ
リント配線板への実装密度が低下してしまうという問題
点と、プリント配線板への実装方法において、従来の方
法ではチップキャリア側の導体パッドとそれに対応する
プリント配線板側の導体パッドとを、直接半田により接
合するため、チップキャリアとプリント配線板の熱膨張
率及び熱容量の差によって、半導体チップ動作中の発熱
により接合半田に物理的障害が生じ、接続不良を起こし
やすいという問題点との両方を同時に解決しようとする
ものである。

（問題点を解決するための手段）以上のように問題点を解決するために本発明が採った手
段は、第１図〜第３図に示した実施例に従って説明する
と、半導体素子（８）を搭載してプリント配線板（11）
上に実装される表面実装用パッケージ(1)であって、こ
の表面実装用パッケージ(1)の基材(7)の、前記プリント
配線板（11）上に形成された導体パッド（12）に対応す
る位置に、スルーホール（４）及び前記基材(7)の端面
に位置する側面スルーホール（５）を設け、前記スルー
ホール（４）には、該スルーホール（４）に挿入される
挿入部（3c）と前記導体パッド（12）に接合される接合
面（3a）と前記挿入部（3c）・接合面（3a）に設けられ
たスルーホール（４）より大径の大径部（3b），（3
d），（3e）とを有する導体ピン（３）を挿入し、さら
に前記側面スルーホール（５）の底面及び前記導体ピン
（３）の先端に半田バンプを形成することである。

（発明の作用）本発明が以上のような手段を採ることによって以下のよ
うな作用がある。

本発明による表面実装用パッケージ（１）は、プリント
配線板（11）上に形成された導体パッド（12）に接合す
る入出力端子を、前記表面実装用パッケージ（１）の外
周及びその内側にも設けたことにより、多数の入出力端
子を必要とする表面実装用パッケージにおいて、小形で
高密度な実装が可能となった。また、本発明による表面
実装用パッケージ（１）においては、前記の内側の入出
力端子を、前記表面実装用パッケージにスルーホール
（４）を設け、このスルーホール（４）に導体ピン
（３）の一部を挿入した構造にすることにより、前記プ
リント配線板（11）に実装した際、当該表面実装用パッ
ケージ（１）は、各導体ピン（３）が外に出た分だけ前
記プリント配線板（11）とは空間（13）ができ、これに
より前記表面実装用パッケージ（１）の熱放散性が良好
となり、前記表面実装用パッケージ（１）と前記プリン
ト配線板（11）との熱膨張率及び熱容量の差によって生
じていた接合半田の歪が小さくなり、その部分での接続
不良が少なくなる。

（実施例）次に、本発明を図面に示した具体的な実施例に基づいて
詳細に説明する。第１図には本発明に係る表面実装用パ
ッケージ（１）の縦断面図が示してある。

この表面実装用パッケージ（１）は、基材（７）にスル
ーホール（４）と側面する（５）を形成し、前記スルー
ホール（４）には導体ピン（３）を挿入し、前記側面ス
ルーホール（５）の底面及び前記導体ピン（３）の先端
にバンプ（２）を形成したものである。

・実施例１第１図において、基材（７）は、ガラスエポキシ基板を
使用し、導体ピン（３）は、リン青銅によって形成した
ものを使用した。この導体ピン（３）は、第２図（Ａ）
に示したように、基材（７）側の各スルーホール（４）
に挿入されるための挿入部（3c）と、ピン中央付近に
は、スルーホール（４）より大径の大径部、さらにプリ
ント配線板（11）上に形成された導体パッド（12）に半
田接合されるための接合面（3a）からなっている。な
お、本実施例においては、大径部を、挿入部（3c）の下
端部分から外方に延出する鍔（3b）としてある。前記挿
入部（3c）には、前記スルーホール（４）へ容易に挿入
するために、テーパー面を施した。前記鍔（3b）は、前
記挿入部（3c）より大径であるため、前記スルーホール
（４）に前記導体ピン（３）を挿入した際に、前記鍔
（3b）により前記導体ピン（３）が係止され、第３図に
示した空間（13）の分だけ前記基材（７）はプリント配
線板（11）から離れた構造となる。バンプ（２）は、本
実施例において、Sn60％の溶融半田に浸漬することによ
って形成したものである。

・実施例２第１図において基材（７）は、ガラストリアジン基板を
使用し、導体ピン（３）は、コバールによって形成した
ものを使用した。この導体ピン（３）は、第２図（Ｂ）
に示したように、基材（７）側の各スルーホール（４）
に挿入されるための挿入部（3c）と、スルーホール
（４）より大径の大径部と、接合面（3a）とからなって
いる。なお、本実施例においては、大径部を、挿入部
（3c）より大径の支柱部（3d）としてあり、この支柱部
（3d）の図示下側面が接合面（3a）となっている。バン
プ（２）は、実施例１と同様にして形成したものであ
る。

・実施例３第１図において基材（７）は、ガラスポリイミド基板を
使用し、導体ピン（３）は、42アロイによって形成した
ものを使用した。この導体ピン（３）は、第２図（Ｃ）
に示したように、基材（７）側の各スルーホール（４）
に挿入されるための挿入部（3c）と、スルーホール
（４）より大径の大径部と、接合面（3a）とからなって
いる。なお、本実施例においては、大径部を、挿入部
（3c）から連続的に大径となる支柱部（3e）としてあ
り、この支柱部（3e）の図示下側面（3a）が接合面とな
っている。バンプ（２）は、実施例１と同様にして形成
したものである。

（発明の効果）第３図は、本発明による表面実装用パッケージ（１）
に、半導体素子（８）をダイボンディング及びワイヤー
ボンディングを経てエポキシ樹脂（10）で封止した状態
の表面実装用パッケージを、プリント配線板（11）に実
装した状態の縦断面図である。第３図に示したように、
本発明による表面実装用パッケージ（１）とプリント配
線板（11）とは、前記導体ピン（３）を介して空間（1
3）が形成され、この空間（13）により半導体素子
（８）の動作中に発生する放散しやすくするため、前記
表面実装用パッケージ（１）と前記プリント配線板との
熱膨張率及び熱容量の差によって生じる接合部（14）で
の歪による接続不良が少なくなり、高信頼度の表面実装
を行うことができる。また、表面実装用パッケージ
（１）をプリント配線板（11）に半田接合によって実装
した場合、そのフラックスやフラックス残渣の除去が容
易にできる。さらに、本発明による表面実装用パッケー
ジにおいては、入出力端子を基材（７）の外周だけでな
く、その内側にも配置したことによって、多数の入出力
端子を必要とするパッケージにおいても表面実装が可能
となった。

【図面の簡単な説明】

第１図は本発明による表面実装用パッケージの縦断面
図、第２図（Ａ）はこの表面実装用パッケージに使用さ
れる導体ピンの拡大斜視図、第２図（Ｂ）はこの表面実
装用パッケージに使用される別の導体ピンの拡大斜視
図、第２図（Ｃ）はこの表面実装用パッケージに使用さ
れるさらに別の導体ピンの拡大斜視図、第３図は本発明
による表面実装用パッケージに半導体素子を搭載しプリ
ント配線板に実装した状態の縦断面図、第４図〜第６図
は従来のパッケージをそれぞれ示す縦断面図、第７図及
び第８図はそれぞれ従来のチップキャリア搭載方法の一
実施例を示す縦断面図である。符号の説明（１）……本発明による表面実装用パッケージ、
（２），（22）……半田、（３）……導体ピン、（3a）
……接合面、（3b）……鍔、（3c）……挿入部、（3d）
（3e）……支柱部、（４）……スルーホール、（５）側
面スルーホール、（６）……半導体搭載用凹部、（７）
……基材、（８）……半導体素子、（９）ボンディング
ワイヤー、（10）……封止用エポキシ樹脂、（11），
（31）……プリント配線板、（12），（24），（32）…
…導体パッド、（13）……空間、（14）……接合部、
（21）……チップキャリア、（23）……金属部材。

Claims

【特許請求の範囲】

【請求項１】半導体素子を搭載してプリント配線板上に
実装される表面実装用パッケージであって、この表面実
装用パッケージの基材の、前記プリント配線板上に形成
された導体回路の導体パッドに対応する位置に、スルー
ホールと前記基材の端面に位置する側面スルホールを設
け、前記スルーホールには、該スルーホールに挿入され
る挿入部と前記導体パッドに接合される接合面と前記挿
入部・接合面間に設けられたスルーホールより大径の大
径部とを有する導体ピンを挿入し、前記側面スルーホー
ルの底面及び前記導体ピンの先端にバンプを形成したこ
とを特徴とする表面実装用パッケージ。