JPH0812895B2 - 半導体素子搭載ピングリッドアレイパッケージ基板 - Google Patents
半導体素子搭載ピングリッドアレイパッケージ基板Info
- Publication number
- JPH0812895B2 JPH0812895B2 JP4339621A JP33962192A JPH0812895B2 JP H0812895 B2 JPH0812895 B2 JP H0812895B2 JP 4339621 A JP4339621 A JP 4339621A JP 33962192 A JP33962192 A JP 33962192A JP H0812895 B2 JPH0812895 B2 JP H0812895B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- pin
- wiring board
- resin substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子搭載ピング
リッドアレイパッケージ基板に関し、コンピューター等
の各種回路基板の実装等に利用される。
リッドアレイパッケージ基板に関し、コンピューター等
の各種回路基板の実装等に利用される。
【０００２】
【従来の技術】従来、半導体素子のパッケージとして
は、デュアルインラインパッケージ、フラットパッケー
ジ、チップキャリア、ピングリッドアレイ等があり、こ
れらパッケージを構成する材質はプラスチックス又はセ
ラミックスである。これらのパッケージの中でピングリ
ッドアレイは、最近の高集積化された半導体素子の搭載
に非常に適しており、コンピューターをはじめ各種の用
途に使用されている。このピングリッドアレイにおいて
は、通常、セラミックス基板に導体回路を形成後、当該
基板に入出力用の導体ピンを装着する際、約８００℃と
いう比較的高温で溶融する銀ロウを用いて基板上の回路
と導体ピンを固着し、電気的に接続していた。
は、デュアルインラインパッケージ、フラットパッケー
ジ、チップキャリア、ピングリッドアレイ等があり、こ
れらパッケージを構成する材質はプラスチックス又はセ
ラミックスである。これらのパッケージの中でピングリ
ッドアレイは、最近の高集積化された半導体素子の搭載
に非常に適しており、コンピューターをはじめ各種の用
途に使用されている。このピングリッドアレイにおいて
は、通常、セラミックス基板に導体回路を形成後、当該
基板に入出力用の導体ピンを装着する際、約８００℃と
いう比較的高温で溶融する銀ロウを用いて基板上の回路
と導体ピンを固着し、電気的に接続していた。
【０００３】
【発明が解決しようとする課題】しかし、これらセラミ
ックス基板から成るピングリッドアレイは、複雑な工程
を経て、導体回路が形成され、また高価な銀ロウを用い
て約８００℃という比較的高温で導体ピンを接合するた
めコスト高となること及び高温に耐え且つ加工精度の良
い治工具を必要とすること等の欠点を有していた。更
に、印刷配線基板（有機系樹脂製）と、この印刷配線基
板の複数個の孔に打ち込まれ基板上のパターンと接続さ
れる複数本のリード用ピンとを有する半導体ステムであ
って、このピンは大径部及び鍔部を有する構造からなる
ものが知られている（特開昭５９−８２７５７号公
報）。また、導体ピンとして大径部及び鍔部を有するも
のを用いたプラグインパッケージ基板も知られている
（実開昭６１−１３９３８号公報）。
ックス基板から成るピングリッドアレイは、複雑な工程
を経て、導体回路が形成され、また高価な銀ロウを用い
て約８００℃という比較的高温で導体ピンを接合するた
めコスト高となること及び高温に耐え且つ加工精度の良
い治工具を必要とすること等の欠点を有していた。更
に、印刷配線基板（有機系樹脂製）と、この印刷配線基
板の複数個の孔に打ち込まれ基板上のパターンと接続さ
れる複数本のリード用ピンとを有する半導体ステムであ
って、このピンは大径部及び鍔部を有する構造からなる
ものが知られている（特開昭５９−８２７５７号公
報）。また、導体ピンとして大径部及び鍔部を有するも
のを用いたプラグインパッケージ基板も知られている
（実開昭６１−１３９３８号公報）。
【０００４】しかし、この両者ともに、導電パターンを
有する印刷配線基板に直接、導体ピンを嵌入させ、その
ため導体ピンの大径部がこの配線基板内に埋設されるこ
ととなる。従って、この配線基板はある程度厚みが必要
であるとともに、導体ピンの支持と導体回路に対する接
続を同一の配線基板によって行っている。そのため、導
体ピンの無理な嵌入によりスルーホール若しくは配線基
板自体が変形、破損することがあり、この場合は電気的
接続の信頼性に欠けることとなる。本発明は、従来のセ
ラミックス基板及び樹脂基板のピングリッドアレイの有
する欠点を改善するものであり、配線基板自体の変形、
破損がなく、電気的接続の信頼性に優れ、導体ピンの固
着性に優れ、且つ配線基板の取り外し又は取り替えが容
易な半導体素子搭載ピングリッドアレイパッケージ基板
を提供することを目的とする。
有する印刷配線基板に直接、導体ピンを嵌入させ、その
ため導体ピンの大径部がこの配線基板内に埋設されるこ
ととなる。従って、この配線基板はある程度厚みが必要
であるとともに、導体ピンの支持と導体回路に対する接
続を同一の配線基板によって行っている。そのため、導
体ピンの無理な嵌入によりスルーホール若しくは配線基
板自体が変形、破損することがあり、この場合は電気的
接続の信頼性に欠けることとなる。本発明は、従来のセ
ラミックス基板及び樹脂基板のピングリッドアレイの有
する欠点を改善するものであり、配線基板自体の変形、
破損がなく、電気的接続の信頼性に優れ、導体ピンの固
着性に優れ、且つ配線基板の取り外し又は取り替えが容
易な半導体素子搭載ピングリッドアレイパッケージ基板
を提供することを目的とする。
【０００５】
【課題を解決するための手段】第１発明の半導体素子搭
載ピングリッドアレイパッケージ基板（以下、単にパッ
ケージ基板という。）は、半導体素子に接続される所定
の導体回路を有する樹脂製フィルム状プリント配線基板
と、所定位置に形成された導体ピン用貫通孔内に嵌入固
着される複数の導体ピンを有するとともに、所定の半導
体素子搭載用凹部若しくは貫通孔内に半導体素子を搭載
する該有機系樹脂基板とから成り、更に前記導体回路と
前記導体ピンとははんだにより電気的に接続されている
半導体素子搭載ピングリッドアレイパッケージ基板であ
って、前記導体ピン用貫通孔は孔開け加工により形成さ
れており、前記導体ピンは中間部に大径部が形成され、
該導体ピンの大径部より内径の小さい前記導体ピン用貫
通孔に嵌入固着され、且つ前記大径部は前記有機系樹脂
基板内に埋設され、更に、該各導体ピンの頂部が前記有
機系樹脂基板の表面から突出し、また、前記プリント配
線基板及び前記導体回路のうちの少なくとも該プリント
配線基板には、前記各導体ピンの頂部に対応する位置に
導体ピン接続用開口部を有し、且つ該各導体ピンの頂部
と該接続用開口部とは嵌め合わされており、更に、前記
プリント配線基板と前記樹脂基板とは前記はんだによっ
てのみ固定されており、前記プリント配線基板と前記樹
脂基板との接触面は接合されていないことを特徴とす
る。
載ピングリッドアレイパッケージ基板（以下、単にパッ
ケージ基板という。）は、半導体素子に接続される所定
の導体回路を有する樹脂製フィルム状プリント配線基板
と、所定位置に形成された導体ピン用貫通孔内に嵌入固
着される複数の導体ピンを有するとともに、所定の半導
体素子搭載用凹部若しくは貫通孔内に半導体素子を搭載
する該有機系樹脂基板とから成り、更に前記導体回路と
前記導体ピンとははんだにより電気的に接続されている
半導体素子搭載ピングリッドアレイパッケージ基板であ
って、前記導体ピン用貫通孔は孔開け加工により形成さ
れており、前記導体ピンは中間部に大径部が形成され、
該導体ピンの大径部より内径の小さい前記導体ピン用貫
通孔に嵌入固着され、且つ前記大径部は前記有機系樹脂
基板内に埋設され、更に、該各導体ピンの頂部が前記有
機系樹脂基板の表面から突出し、また、前記プリント配
線基板及び前記導体回路のうちの少なくとも該プリント
配線基板には、前記各導体ピンの頂部に対応する位置に
導体ピン接続用開口部を有し、且つ該各導体ピンの頂部
と該接続用開口部とは嵌め合わされており、更に、前記
プリント配線基板と前記樹脂基板とは前記はんだによっ
てのみ固定されており、前記プリント配線基板と前記樹
脂基板との接触面は接合されていないことを特徴とす
る。
【０００６】第２発明のパッケージ基板は、半導体素子
に接続される所定の導体回路を有する樹脂製フィルム状
プリント配線基板と、所定位置に形成された導体ピン用
貫通孔内に嵌入固着される複数の導体ピンを有するとと
もに、所定の半導体素子搭載用凹部若しくは貫通孔内に
半導体素子を搭載する有機系樹脂基板とから成り、更に
前記導体回路と前記導体ピンとははんだにより電気的に
接続されている半導体素子搭載ピングリッドアレイパッ
ケージ基板であって、前記導体ピン用貫通孔は孔開け加
工により形成されており、前記導体ピンは中間部に大径
部が形成され、該導体ピンの大径部より内径の小さい前
記導体ピン用貫通孔に嵌入固着され、且つ前記大径部は
前記有機系樹脂基板内に埋設され、更に、前記各導体ピ
ンの頂部が前記有機系樹脂基板の表面と同一面又は該表
面よりも低い面になるようにし、また、前記プリント配
線基板と前記導体回路との間に形成される空間にはんだ
が充填されており、該はんだにより前記導体回路と前記
導体ピンとを電気的に接続しており、更に、前記プリン
ト配線基板と前記樹脂基板とは前記はんだによってのみ
固定されており、前記プリント配線基板と前記樹脂基板
との接触面は接合されていないことを特徴とする。
に接続される所定の導体回路を有する樹脂製フィルム状
プリント配線基板と、所定位置に形成された導体ピン用
貫通孔内に嵌入固着される複数の導体ピンを有するとと
もに、所定の半導体素子搭載用凹部若しくは貫通孔内に
半導体素子を搭載する有機系樹脂基板とから成り、更に
前記導体回路と前記導体ピンとははんだにより電気的に
接続されている半導体素子搭載ピングリッドアレイパッ
ケージ基板であって、前記導体ピン用貫通孔は孔開け加
工により形成されており、前記導体ピンは中間部に大径
部が形成され、該導体ピンの大径部より内径の小さい前
記導体ピン用貫通孔に嵌入固着され、且つ前記大径部は
前記有機系樹脂基板内に埋設され、更に、前記各導体ピ
ンの頂部が前記有機系樹脂基板の表面と同一面又は該表
面よりも低い面になるようにし、また、前記プリント配
線基板と前記導体回路との間に形成される空間にはんだ
が充填されており、該はんだにより前記導体回路と前記
導体ピンとを電気的に接続しており、更に、前記プリン
ト配線基板と前記樹脂基板とは前記はんだによってのみ
固定されており、前記プリント配線基板と前記樹脂基板
との接触面は接合されていないことを特徴とする。
【０００７】上記第２発明にて行われるハンダ付け接合
は、通常、前記導体ピン上に形成された金属バンプ又は
前記導体回路の裏面側に形成された金属バンプを加熱溶
融させて行う。この金属バンプは、その溶融・固化によ
り、配線基板の導体回路と導体ピンとを電気的に接続す
るのみならず、その溶融前の形状により配線基板を樹脂
基板上に搭載する際の、位置合わせや仮止めの役割を果
たすものである。
は、通常、前記導体ピン上に形成された金属バンプ又は
前記導体回路の裏面側に形成された金属バンプを加熱溶
融させて行う。この金属バンプは、その溶融・固化によ
り、配線基板の導体回路と導体ピンとを電気的に接続す
るのみならず、その溶融前の形状により配線基板を樹脂
基板上に搭載する際の、位置合わせや仮止めの役割を果
たすものである。
【０００８】また、上記第１及び第２発明において、上
記「導体ピン接続用開口部」は、配線基板のみならず導
体回路部分をも貫通し、全体として貫通孔形状（図５、
図６）であってもよいし、この導体回路部分は貫通され
ず配線基板部分のみが開孔され全体として凹部形状（図
４）となってもよい。尚、金属パンプが導体回路側に形
成される場合は、前記導体ピンの頂部（頂面）が樹脂基
板の表面よりもやや低い面になるように配設され、その
ため導体ピン接続用開口部は、この樹脂基板に囲まれる
ように各導体ピンの頂部上に形成される凹部からなる。
このようにすることにより、配線基板の位置決め、仮止
めができる。
記「導体ピン接続用開口部」は、配線基板のみならず導
体回路部分をも貫通し、全体として貫通孔形状（図５、
図６）であってもよいし、この導体回路部分は貫通され
ず配線基板部分のみが開孔され全体として凹部形状（図
４）となってもよい。尚、金属パンプが導体回路側に形
成される場合は、前記導体ピンの頂部（頂面）が樹脂基
板の表面よりもやや低い面になるように配設され、その
ため導体ピン接続用開口部は、この樹脂基板に囲まれる
ように各導体ピンの頂部上に形成される凹部からなる。
このようにすることにより、配線基板の位置決め、仮止
めができる。
【０００９】前記「有機系樹脂基板」には、前記半導体
素子の一方の面に当接するように、周囲に凸部を有する
金属板又はセラミックス板（以下、金属板等という。）
が埋設されており、更に、前記金属板等の前記半導体と
の当接面と反対側の面が外表面に露出されているものと
することができる。更に、前記「有機系樹脂基板」は、
前記導体ピン及び前記金属板等を所定の型内の所定位置
に配設し、該型内の他の空間内に所定樹脂を充填して、
一体成形することにより製造されるものとすることがで
きる。
素子の一方の面に当接するように、周囲に凸部を有する
金属板又はセラミックス板（以下、金属板等という。）
が埋設されており、更に、前記金属板等の前記半導体と
の当接面と反対側の面が外表面に露出されているものと
することができる。更に、前記「有機系樹脂基板」は、
前記導体ピン及び前記金属板等を所定の型内の所定位置
に配設し、該型内の他の空間内に所定樹脂を充填して、
一体成形することにより製造されるものとすることがで
きる。
【００１０】
【作用】本発明においては、導体ピンの大径部より内径
の小さい貫通孔に導体ピンが嵌入により固着されている
ので、この導体ピンの樹脂基板に対する固着状態は強固
なものとなり、抜けにくくなる。また、本発明におい
て、導体ピンの支持は、樹脂基板にて行うとともに、導
体回路はこれと別体のプリント配線基板に形成されてい
るので、この導体ピンの嵌入によって、この樹脂基板の
変形、破損が生じても、導体回路に実質上悪影響がな
い。従って、たとえ破損が生じても導体回路と導体ピン
との電気的接合の信頼性に欠けることもないか又は著し
く少ない。更に、本発明において、導体ピンと配線基板
の導体回路との接続は、はんだ付けにより行われるの
で、非常に信頼性の高い電気的接合が可能となる。ま
た、第１発明のように、導体ピンを突出させた構成の場
合は、この突出部が樹脂基板とプリント基板との横スベ
リを防止するので、両者の脱落の危険が更に少なくな
る。更に、本発明においては、低融点のはんだ接合を解
除すれば配線基板と樹脂基板とは分離するので、もし何
らかの事情により両者を分離したい場合は、容易に取り
外しができるとともに、他基板との取り替えも容易にで
きる。
の小さい貫通孔に導体ピンが嵌入により固着されている
ので、この導体ピンの樹脂基板に対する固着状態は強固
なものとなり、抜けにくくなる。また、本発明におい
て、導体ピンの支持は、樹脂基板にて行うとともに、導
体回路はこれと別体のプリント配線基板に形成されてい
るので、この導体ピンの嵌入によって、この樹脂基板の
変形、破損が生じても、導体回路に実質上悪影響がな
い。従って、たとえ破損が生じても導体回路と導体ピン
との電気的接合の信頼性に欠けることもないか又は著し
く少ない。更に、本発明において、導体ピンと配線基板
の導体回路との接続は、はんだ付けにより行われるの
で、非常に信頼性の高い電気的接合が可能となる。ま
た、第１発明のように、導体ピンを突出させた構成の場
合は、この突出部が樹脂基板とプリント基板との横スベ
リを防止するので、両者の脱落の危険が更に少なくな
る。更に、本発明においては、低融点のはんだ接合を解
除すれば配線基板と樹脂基板とは分離するので、もし何
らかの事情により両者を分離したい場合は、容易に取り
外しができるとともに、他基板との取り替えも容易にで
きる。
【００１１】
【実施例】以下、実施例により本発明を具体的に説明す
る。本発明のピングリッドアレイパッケージ基板の一実
施例を図１の斜視図に示す。図１において、 (1)は有機
系樹脂基板（以下ベース基板という。）であり、例えば
エポキシ樹脂、ポリイミド樹脂、トリアジン樹脂等から
成る。 (2)はベース基板 (1)に嵌入固着された入出力用
の導体ピンである。 (3)は有機系樹脂素材からなるフィ
ルム状配線基板であり、例えばガラスエポキシ基板、ガ
ラスポリイミド基板、ガラストリアジン基板、ポリイミ
ド基板等を用いる。 (4)は配線基板 (3)に形成された半
導体素子搭載用開口部であり、 (5)は導体ピン接続用開
口部である。それぞれの開口部(4)(5)はパンチング加工
等により形成される。 (6)は配線基板 (3)表面に、開口
部(4)(5)に導体部が露出するように形成された導体回路
である。 (7)は配線基板 (3)に搭載された半導体素子で
あり、導体回路 (6)と熱圧着ボンディングにより接続さ
れている。
る。本発明のピングリッドアレイパッケージ基板の一実
施例を図１の斜視図に示す。図１において、 (1)は有機
系樹脂基板（以下ベース基板という。）であり、例えば
エポキシ樹脂、ポリイミド樹脂、トリアジン樹脂等から
成る。 (2)はベース基板 (1)に嵌入固着された入出力用
の導体ピンである。 (3)は有機系樹脂素材からなるフィ
ルム状配線基板であり、例えばガラスエポキシ基板、ガ
ラスポリイミド基板、ガラストリアジン基板、ポリイミ
ド基板等を用いる。 (4)は配線基板 (3)に形成された半
導体素子搭載用開口部であり、 (5)は導体ピン接続用開
口部である。それぞれの開口部(4)(5)はパンチング加工
等により形成される。 (6)は配線基板 (3)表面に、開口
部(4)(5)に導体部が露出するように形成された導体回路
である。 (7)は配線基板 (3)に搭載された半導体素子で
あり、導体回路 (6)と熱圧着ボンディングにより接続さ
れている。
【００１２】図２及び図３は、ベース基板 (1)とそれに
嵌入固着された導体ピン (2)の縦断面図である。図２に
おいて、 (8)は、導体ピン (2)の大径部であり導体ピン
(2)の中間部に形成される。大径部 (8)を有する導体ピ
ン (2)は、金属線からプレス加工されるものであり、金
属線の材質としては鉄、鉄系合金、銅、銅系合金等が好
ましく、例えば４２アロイ、コバール、リン青銅等があ
る。金属線からプレス加工された導体ピン (2)表面に
は、金、白金、銀、スズ、はんだ等の金属メッキを施す
ことにより、金属線の腐蝕を防止することが可能であ
る。 (9)は導体ピン(2)の頂部であり、ベース基板 (1)
の半導体素子搭載面側に突出しており、配線基板 (3)の
導体回路 (6)と接続する際の位置合わせや仮止めの役割
を果たすものである。ベース基板 (1)は、有機系樹脂素
材のトランスファーモールド等により形成される。その
後、大径部 (8)より内径の小さい貫通孔(16)をドリル加
工により形成し、大径部 (8)を貫通孔(16)に嵌入するこ
とにより、導体ピン (2)はベース基板 (1)に固着され
る。大径部 (8)は、ベース基板 (1)と導体ピン (2)との
固着強度を増す役割を果たすものである。（10) は半導
体素子 (7)が搭載される部分を示し、成形により凹部と
なるよう形成することもできる。
嵌入固着された導体ピン (2)の縦断面図である。図２に
おいて、 (8)は、導体ピン (2)の大径部であり導体ピン
(2)の中間部に形成される。大径部 (8)を有する導体ピ
ン (2)は、金属線からプレス加工されるものであり、金
属線の材質としては鉄、鉄系合金、銅、銅系合金等が好
ましく、例えば４２アロイ、コバール、リン青銅等があ
る。金属線からプレス加工された導体ピン (2)表面に
は、金、白金、銀、スズ、はんだ等の金属メッキを施す
ことにより、金属線の腐蝕を防止することが可能であ
る。 (9)は導体ピン(2)の頂部であり、ベース基板 (1)
の半導体素子搭載面側に突出しており、配線基板 (3)の
導体回路 (6)と接続する際の位置合わせや仮止めの役割
を果たすものである。ベース基板 (1)は、有機系樹脂素
材のトランスファーモールド等により形成される。その
後、大径部 (8)より内径の小さい貫通孔(16)をドリル加
工により形成し、大径部 (8)を貫通孔(16)に嵌入するこ
とにより、導体ピン (2)はベース基板 (1)に固着され
る。大径部 (8)は、ベース基板 (1)と導体ピン (2)との
固着強度を増す役割を果たすものである。（10) は半導
体素子 (7)が搭載される部分を示し、成形により凹部と
なるよう形成することもできる。
【００１３】図３において、(11)は導体ピン (2)の頂部
に形成された金属バンプであり、材質としてははんだ等
がある。導体ピン (2)は埋設によりベース基板 (1)に固
着されるが、導体ピン (2)の頂部はベース基板 (1)の半
導体素子搭載面側には突出せず、同一面に形成される。
そして、導体ピン (2)の頂部に形成された金属バンプ(1
1)は、配線基板 (3)の導体回路 (6)と導体ピン (2)の電
気的接続のみならず、接続する際の位置合わせや仮止め
の役割を果たすものである。次に、本発明のピングリッ
ドアレイパッケージ基板におけるベース基板 (1)と、配
線基板 (3)の接続について説明する。図４及び図５は、
ベース基板 (1)に配線基板 (3)が接続された状態の縦断
面図である。
に形成された金属バンプであり、材質としてははんだ等
がある。導体ピン (2)は埋設によりベース基板 (1)に固
着されるが、導体ピン (2)の頂部はベース基板 (1)の半
導体素子搭載面側には突出せず、同一面に形成される。
そして、導体ピン (2)の頂部に形成された金属バンプ(1
1)は、配線基板 (3)の導体回路 (6)と導体ピン (2)の電
気的接続のみならず、接続する際の位置合わせや仮止め
の役割を果たすものである。次に、本発明のピングリッ
ドアレイパッケージ基板におけるベース基板 (1)と、配
線基板 (3)の接続について説明する。図４及び図５は、
ベース基板 (1)に配線基板 (3)が接続された状態の縦断
面図である。
【００１４】図４において、半導体素子 (7)が搭載され
た配線基板 (3)は、ベース基板 (1)に固着された導体ピ
ン (2)の頂部に半導体素子 (7)搭載面側に突出するよう
に形成された金属バンプ(11)と、各導体ピン (2)に対応
する配線基板 (3)の導体ピン接続用開口部 (5)とにより
整合位置決めされ仮固定される。そして導体回路 (6)の
導体ピン接続用開口部 (5)の付近に超音波、又は熱を与
えることにより、導体回路 (6)と金属バンプ(11)は電気
的及び機械的に接続される。これにより、配線基板 (3)
はベース基板 (1)に固着され、半導体素子 (7)と各導体
ピン (2)は電気的に接続される。
た配線基板 (3)は、ベース基板 (1)に固着された導体ピ
ン (2)の頂部に半導体素子 (7)搭載面側に突出するよう
に形成された金属バンプ(11)と、各導体ピン (2)に対応
する配線基板 (3)の導体ピン接続用開口部 (5)とにより
整合位置決めされ仮固定される。そして導体回路 (6)の
導体ピン接続用開口部 (5)の付近に超音波、又は熱を与
えることにより、導体回路 (6)と金属バンプ(11)は電気
的及び機械的に接続される。これにより、配線基板 (3)
はベース基板 (1)に固着され、半導体素子 (7)と各導体
ピン (2)は電気的に接続される。
【００１５】尚、金属バンプ(11)の形成される位置は、
ベース基板 (1)に固着された導体ピン (2)の頂部のみに
限られるものではなく、各導体ピン (2)に対応するよう
に導体回路 (6)の導体ピン (2)接合面側に突出するよう
に形成してもよい。この場合は、導体ピンを嵌入する
際、各導体ピンの頂部が樹脂基板の表面よりもやや低く
なるようにして、各導体ピンの頂部上に導体ピン接続用
開口部（凹部）が形成されることとなる。この場合も、
半導体素子 (7)が搭載された配線基板 (3)は導体回路
(6)に形成された金属バンプと、各導体ピン (2)に対応
する配線基板 (3)の導体ピン接続用開口部 (5)とにより
整合位置決めされ仮固定される。
ベース基板 (1)に固着された導体ピン (2)の頂部のみに
限られるものではなく、各導体ピン (2)に対応するよう
に導体回路 (6)の導体ピン (2)接合面側に突出するよう
に形成してもよい。この場合は、導体ピンを嵌入する
際、各導体ピンの頂部が樹脂基板の表面よりもやや低く
なるようにして、各導体ピンの頂部上に導体ピン接続用
開口部（凹部）が形成されることとなる。この場合も、
半導体素子 (7)が搭載された配線基板 (3)は導体回路
(6)に形成された金属バンプと、各導体ピン (2)に対応
する配線基板 (3)の導体ピン接続用開口部 (5)とにより
整合位置決めされ仮固定される。
【００１６】図５において、半導体素子 (7)が搭載され
た配線基板 (3)は、各導体ピン (2)に対応する位置に導
体ピン接続用開口部（本例では貫通孔形状） (5)が形成
され、導体ピン接続用開口部 (5)の周囲にも半導体素子
(7)と接続する導体回路 (6)が形成されている。そし
て、この配線基板 (3)は、ベース基板 (1)に嵌入固着さ
れた導体ピン (2)の半導体素子 (7)搭載面側に突出した
頂部 (9)と半導体ピン接続用開口部 (5)により、整合位
置決めされ仮固定される。そして導体回路 (6)と頂部
(9)は、はんだ(12)により接続され、配線基板 (3)はベ
ース基板 (1)に固着され、半導体素子(7)と各導体ピン
(2)は電気的に接続される。このようにして接続された
導体ピン (2)と導体回路 (6)の導通性、及び接続信頼性
は非常に高く、また導体ピン (2)はベース基板 (1)に確
実に固着されているため、振動や衝撃によって脱落した
り、接合が緩んだりすることはない。尚、ここでいうは
んだ(12)による接続は、仮固定の後、別途用意したはん
だ(12)により行うもののみをいうのではなく、はんだ(1
2)により形成される金属バンプを予め各導体ピン (2)の
頂部、又は各導体ピン (2)に対応するように導体回路
(6)の導体ピン (2)接合面側に突出するように設けて接
続を行うものをも含んでいる。
た配線基板 (3)は、各導体ピン (2)に対応する位置に導
体ピン接続用開口部（本例では貫通孔形状） (5)が形成
され、導体ピン接続用開口部 (5)の周囲にも半導体素子
(7)と接続する導体回路 (6)が形成されている。そし
て、この配線基板 (3)は、ベース基板 (1)に嵌入固着さ
れた導体ピン (2)の半導体素子 (7)搭載面側に突出した
頂部 (9)と半導体ピン接続用開口部 (5)により、整合位
置決めされ仮固定される。そして導体回路 (6)と頂部
(9)は、はんだ(12)により接続され、配線基板 (3)はベ
ース基板 (1)に固着され、半導体素子(7)と各導体ピン
(2)は電気的に接続される。このようにして接続された
導体ピン (2)と導体回路 (6)の導通性、及び接続信頼性
は非常に高く、また導体ピン (2)はベース基板 (1)に確
実に固着されているため、振動や衝撃によって脱落した
り、接合が緩んだりすることはない。尚、ここでいうは
んだ(12)による接続は、仮固定の後、別途用意したはん
だ(12)により行うもののみをいうのではなく、はんだ(1
2)により形成される金属バンプを予め各導体ピン (2)の
頂部、又は各導体ピン (2)に対応するように導体回路
(6)の導体ピン (2)接合面側に突出するように設けて接
続を行うものをも含んでいる。
【００１７】図６は本発明の特徴の一つである金属板又
はセラミックスの板を装着した状態のピングリッドアレ
イパッケージ基板の縦断面図である。図６において、(1
3)は放熱板であり、(14)は放熱板(13)の周囲に形成され
た凸部であり、材質としては金属、セラミックス等の熱
放散性の高いものが好ましい。放熱板(13)の一方の面
は、半導体素子 (7)の一部（本例では下面）に当接し、
且つその反対面は外表面に露出するように、凸部(14)が
ベース基板 (1)に埋め込まれている。加熱板(13)はベー
ス基板 (1)の形成の際、治工具によって導体ピン (2)と
共に一体成型することにより、ベース基板 (1)中に埋設
される。凸部（14) は放熱板(13)とベース基板 (1)との
固着強度を増す役割を果たすもので、固着後、振動や衝
撃によって放熱板(13)が脱落したり、固着が緩んだりす
ることを防ぐ。このように放熱板(13)が装着されたピン
グリッドアレイパッケージ基板は、格段に熱放散性が向
上し、セラミックス基板とほぼ同等の熱放散性となり、
高出力、大消費電力の半導体素子 (7)の搭載に適合す
る。
はセラミックスの板を装着した状態のピングリッドアレ
イパッケージ基板の縦断面図である。図６において、(1
3)は放熱板であり、(14)は放熱板(13)の周囲に形成され
た凸部であり、材質としては金属、セラミックス等の熱
放散性の高いものが好ましい。放熱板(13)の一方の面
は、半導体素子 (7)の一部（本例では下面）に当接し、
且つその反対面は外表面に露出するように、凸部(14)が
ベース基板 (1)に埋め込まれている。加熱板(13)はベー
ス基板 (1)の形成の際、治工具によって導体ピン (2)と
共に一体成型することにより、ベース基板 (1)中に埋設
される。凸部（14) は放熱板(13)とベース基板 (1)との
固着強度を増す役割を果たすもので、固着後、振動や衝
撃によって放熱板(13)が脱落したり、固着が緩んだりす
ることを防ぐ。このように放熱板(13)が装着されたピン
グリッドアレイパッケージ基板は、格段に熱放散性が向
上し、セラミックス基板とほぼ同等の熱放散性となり、
高出力、大消費電力の半導体素子 (7)の搭載に適合す
る。
【００１８】図７は、本発明に係るピングリッドアレイ
パッケージ基板に樹脂封止した状態の該基板の縦断面図
である。図７において、(15)は封止用樹脂である。ベー
ス基板 (1)に配線基板 (3)を接続した。ピングリッドア
レイパッケージ基板の入出力用導体ピン (2)の突出する
面、すなわちマザーボード実装面以外の全面について、
トランスファモールド、又はキャスティングにより封止
する。これによりベース基板 (1)と配線基板 (3)は完全
に固着され、搭載された半導体素子 (7)を外界雰囲気と
完全に遮断することができ、高耐水性のピングリッドア
レイパッケージ基板を得ることができる。
パッケージ基板に樹脂封止した状態の該基板の縦断面図
である。図７において、(15)は封止用樹脂である。ベー
ス基板 (1)に配線基板 (3)を接続した。ピングリッドア
レイパッケージ基板の入出力用導体ピン (2)の突出する
面、すなわちマザーボード実装面以外の全面について、
トランスファモールド、又はキャスティングにより封止
する。これによりベース基板 (1)と配線基板 (3)は完全
に固着され、搭載された半導体素子 (7)を外界雰囲気と
完全に遮断することができ、高耐水性のピングリッドア
レイパッケージ基板を得ることができる。
【００１９】
【発明の効果】本発明のパッケージ基板においては、導
体ピンが抜けにくくなり、また、この導体ピンの嵌入に
よって、たとえ変形、破損が生じても導体回路と導体ピ
ンとの電気的接合の信頼性に欠けることもないか又は著
しく少なく、また樹脂基板とプリント基板との接合にも
優れる。更に、本パッケージ基板においては、配線基板
と樹脂基板とを容易に取り外しができるとともに、他基
板との取り替えも容易にできる。更に、貫通孔にはメッ
キが施されていないものの、確実な導通ができ、安価な
ものとすることができる。また、前記樹脂基板には、前
記半導体素子の一方の面に当接するように、周囲に凸部
を有する金属板等が埋設されており、更に、前記金属板
又は前記セラミック板の前記半導体との当接面と反対側
の面が外表面に露出されているものとする場合は、熱放
散性に優れるとともに、放熱板の脱落がない。
体ピンが抜けにくくなり、また、この導体ピンの嵌入に
よって、たとえ変形、破損が生じても導体回路と導体ピ
ンとの電気的接合の信頼性に欠けることもないか又は著
しく少なく、また樹脂基板とプリント基板との接合にも
優れる。更に、本パッケージ基板においては、配線基板
と樹脂基板とを容易に取り外しができるとともに、他基
板との取り替えも容易にできる。更に、貫通孔にはメッ
キが施されていないものの、確実な導通ができ、安価な
ものとすることができる。また、前記樹脂基板には、前
記半導体素子の一方の面に当接するように、周囲に凸部
を有する金属板等が埋設されており、更に、前記金属板
又は前記セラミック板の前記半導体との当接面と反対側
の面が外表面に露出されているものとする場合は、熱放
散性に優れるとともに、放熱板の脱落がない。
【００２０】
【図１】本発明に係る半導体素子搭載ピングリッドアレ
イパッケージ基板の斜視図である。
イパッケージ基板の斜視図である。
【図２】ベース基板に導体ピンが嵌入固着された状態の
縦断面図である。
縦断面図である。
【図３】ベース基板に嵌入固着された導体ピンの頂部に
金属バンプが形成された状態の縦断面図である。
金属バンプが形成された状態の縦断面図である。
【図４】半導体素子搭載フィルム状配線基板とベース基
板の接続方法の一例を示す縦断面図である。
板の接続方法の一例を示す縦断面図である。
【図５】半導体素子搭載フィルム状配線基板とベース基
板の接続方法の他例を示す縦断面図である。
板の接続方法の他例を示す縦断面図である。
【図６】放熱構造を有する半導体素子搭載ピングリッド
アレイパッケージ基板の縦断面図である。
アレイパッケージ基板の縦断面図である。
【図７】半導体素子搭載ピングリッドアレイパッケージ
基板に樹脂封止した状態の縦断面図である。
基板に樹脂封止した状態の縦断面図である。
１；ベース基板、２；導体ピン、３；フィルム状配線基
板、４；半導体素子搭載用開口部、５；導体ピン接続用
開口部、６；導体回路、７；半導体素子、８；大径部、
９；頂部、１０；凹部、１１；金属バンプ、１２；はん
だ、１３；放熱板、１４；凸部、１５；封止用樹脂、１
６；貫通孔。
板、４；半導体素子搭載用開口部、５；導体ピン接続用
開口部、６；導体回路、７；半導体素子、８；大径部、
９；頂部、１０；凹部、１１；金属バンプ、１２；はん
だ、１３；放熱板、１４；凸部、１５；封止用樹脂、１
６；貫通孔。
Claims (3)
- 【請求項１】 半導体素子に接続される所定の導体回路
を有する樹脂製フィルム状プリント配線基板と、所定位
置に形成された導体ピン用貫通孔内に嵌入固着される複
数の導体ピンを有するとともに、所定の半導体素子搭載
用凹部若しくは貫通孔内に半導体素子を搭載する該有機
系樹脂基板とから成り、更に前記導体回路と前記導体ピ
ンとははんだにより電気的に接続されている半導体素子
搭載ピングリッドアレイパッケージ基板であって、前記導体ピン用貫通孔は孔開け加工により形成されてお
り、 前記導体ピンは中間部に大径部が形成され、該導体ピン
の大径部より内径の小さい前記導体ピン用貫通孔に嵌入
固着され、且つ前記大径部は前記有機系樹脂基板内に埋
設され、更に、該各導体ピンの頂部が前記有機系樹脂基
板の表面から突出し、 また、前記プリント配線基板及び前記導体回路のうちの
少なくとも該プリント配線基板には、前記各導体ピンの
頂部に対応する位置に導体ピン接続用開口部を有し、且
つ該各導体ピンの頂部と該接続用開口部とは嵌め合わさ
れており、 更に、前記プリント配線基板と前記樹脂基板とは前記は
んだによってのみ固定されており、前記プリント配線基
板と前記樹脂基板との接触面は接合されていない ことを
特徴とする半導体素子搭載ピングリッドアレイパッケー
ジ基板。 - 【請求項２】 半導体素子に接続される所定の導体回路
を有する樹脂製フィルム状プリント配線基板と、所定位
置に形成された導体ピン用貫通孔内に嵌入固着される複
数の導体ピンを有するとともに、所定の半導体素子搭載
用凹部若しくは貫通孔内に半導体素子を搭載する有機系
樹脂基板とから成り、更に前記導体回路と前記導体ピン
とははんだにより電気的に接続されている半導体素子搭
載ピングリッドアレイパッケージ基板であって、前記導体ピン用貫通孔は孔開け加工により形成されてお
り、 前記導体ピンは中間部に大径部が形成され、該導体ピン
の大径部より内径の小さい前記導体ピン用貫通孔に嵌入
固着され、且つ前記大径部は前記有機系樹脂基板内に埋
設され、更に、前記各導体ピンの頂部が前記有機系樹脂
基板の表面と同一面又は該表面よりも低い面になるよう
にし、 また、前記プリント配線基板と前記導体回路との間に形
成される空間にはんだが充填されており、該はんだによ
り前記導体回路と前記導体ピンとを電気的に接続してお
り、 更に、前記プリント配線基板と前記樹脂基板とは前記は
んだによってのみ固定されており、前記プリント配線基
板と前記樹脂基板との接触面は接合されていない ことを
特徴とする半導体素子搭載ピングリッドアレイパッケー
ジ基板。 - 【請求項３】 前記有機系樹脂基板には、前記半導体素
子の一方の面に当接するように、周囲に凸部を有する金
属板又はセラミックス板が埋設されており、更に、該金
属板又は該セラミック板の前記半導体との当接面と反対
側の面が外表面に露出されていることを特徴とする請求
項１又は２記載の半導体素子搭載ピングリッドアレイパ
ッケージ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4339621A JPH0812895B2 (ja) | 1992-11-26 | 1992-11-26 | 半導体素子搭載ピングリッドアレイパッケージ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4339621A JPH0812895B2 (ja) | 1992-11-26 | 1992-11-26 | 半導体素子搭載ピングリッドアレイパッケージ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204385A JPH06204385A (ja) | 1994-07-22 |
| JPH0812895B2 true JPH0812895B2 (ja) | 1996-02-07 |
Family
ID=18329233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4339621A Expired - Lifetime JPH0812895B2 (ja) | 1992-11-26 | 1992-11-26 | 半導体素子搭載ピングリッドアレイパッケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812895B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100481424B1 (ko) * | 1998-05-29 | 2005-06-08 | 삼성전자주식회사 | 칩 스케일 패키지의 제조 방법 |
| US6540524B1 (en) * | 2000-02-14 | 2003-04-01 | Advantest Corp. | Contact structure and production method thereof |
| WO2001035459A1 (en) * | 1999-11-10 | 2001-05-17 | Ibiden Co., Ltd. | Ceramic substrate |
| JP2010129646A (ja) * | 2008-11-26 | 2010-06-10 | Seiko Instruments Inc | パッケージ部材及び電子部品パッケージ |
| CN108417552A (zh) * | 2018-02-05 | 2018-08-17 | 安徽双威微电子有限公司 | 一种微型插件超大功率器件 |
| US11495525B2 (en) * | 2021-03-03 | 2022-11-08 | Hong Kong Applied Science and Technology Research Institute Company Limited | Electronic module having a groove anchoring terminal pins |
| CN113380756A (zh) * | 2021-07-07 | 2021-09-10 | 广东汇芯半导体有限公司 | 半导体电路及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62242348A (ja) * | 1986-04-14 | 1987-10-22 | Matsushita Electric Works Ltd | ピングリツドアレイ |
-
1992
- 1992-11-26 JP JP4339621A patent/JPH0812895B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204385A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| US6891276B1 (en) | Semiconductor package device | |
| KR101388328B1 (ko) | 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
| US20030143781A1 (en) | Encapsulated integrated circuit package and method of manufacturing an integrated circuit package | |
| US6201707B1 (en) | Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate | |
| JP2001094020A (ja) | ストリップ形状のヒート・スプレッダを備えたフリップ・チップ・パッケージおよび製造方法 | |
| EP1571706B1 (en) | Electronic device | |
| JP3664045B2 (ja) | 半導体装置の製造方法 | |
| US6544813B1 (en) | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment | |
| US6617200B2 (en) | System and method for fabricating a semiconductor device | |
| US6403460B1 (en) | Method of making a semiconductor chip assembly | |
| EP0563264A1 (en) | Leadless pad array chip carrier | |
| JPH0812895B2 (ja) | 半導体素子搭載ピングリッドアレイパッケージ基板 | |
| JPH02129951A (ja) | 半導体装置の製造方法 | |
| JP2651427B2 (ja) | 半導体装置の製造方法 | |
| CN119422232A (zh) | 具有模制通孔和双侧压接插针的功率模块封装 | |
| JPH0582978B2 (ja) | ||
| KR100565766B1 (ko) | 반도체 칩 패키지 및 그 제조방법 | |
| US20240404926A1 (en) | Power module package with molded via and dual side press-fit pin | |
| KR20010042682A (ko) | 반도체장치 및 그 제조방법 | |
| JPH03286558A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレーム | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP3034657B2 (ja) | 半導体装置用パッケージ | |
| JPS62247554A (ja) | ピングリツドアレイパツケ−ジ基板 | |
| KR100226106B1 (ko) | 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |