JPH0773769A - 半導体パッケージの外部接続端子及びその製造方法 - Google Patents
半導体パッケージの外部接続端子及びその製造方法Info
- Publication number
- JPH0773769A JPH0773769A JP5243833A JP24383393A JPH0773769A JP H0773769 A JPH0773769 A JP H0773769A JP 5243833 A JP5243833 A JP 5243833A JP 24383393 A JP24383393 A JP 24383393A JP H0773769 A JPH0773769 A JP H0773769A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- plating layer
- external connection
- connection terminal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000007747 plating Methods 0.000 claims abstract description 189
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 122
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 61
- 239000000463 material Substances 0.000 claims abstract description 59
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000010931 gold Substances 0.000 claims abstract description 24
- 229910052737 gold Inorganic materials 0.000 claims abstract description 24
- 229910000990 Ni alloy Inorganic materials 0.000 claims abstract description 7
- 229910001020 Au alloy Inorganic materials 0.000 claims abstract description 4
- 239000003353 gold alloy Substances 0.000 claims abstract description 4
- 238000011282 treatment Methods 0.000 claims description 52
- 238000000137 annealing Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000003486 chemical etching Methods 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 claims 1
- 239000000919 ceramic Substances 0.000 abstract description 22
- 239000013078 crystal Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 108
- 239000002585 base Substances 0.000 description 58
- 238000005260 corrosion Methods 0.000 description 14
- 230000007797 corrosion Effects 0.000 description 14
- 230000002950 deficient Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- 150000003839 salts Chemical class 0.000 description 5
- 239000007921 spray Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910000833 kovar Inorganic materials 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910000531 Co alloy Inorganic materials 0.000 description 2
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910000796 S alloy Inorganic materials 0.000 description 1
- QXZUUHYBWMWJHK-UHFFFAOYSA-N [Co].[Ni] Chemical compound [Co].[Ni] QXZUUHYBWMWJHK-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 229910000808 amorphous metal alloy Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000011780 sodium chloride Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- WWNBZGLDODTKEM-UHFFFAOYSA-N sulfanylidenenickel Chemical compound [Ni]=S WWNBZGLDODTKEM-UHFFFAOYSA-N 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
- Contacts (AREA)
Abstract
(57)【要約】
【目的】 半導体の多機能化に伴うピンホールのない細
いリード形成の要請に応える半導体パッケージにおける
外部接続端子及びその製造方法を提供すること。 【構成】 セラミックパッケージ本体Ｐ内に収容される
半導体素子と外部電気回路とを電気的に接続するために
セラミックパッケージ本体Ｐに設けられる外部接続端子
１のメッキ構造であって、前記セラミックパッケージ本
体Ｐに設けられる外部接続端子基材１１の表面に３層以
上からなる結晶成長組織のニッケル又はニッケル合金メ
ッキ層のような下地メッキ層１２、１３、１４が積層形
成され、最上層の下地メッキ層１４の上には金又は金合
金メッキ層のような仕上げメッキ層１５が形成されてな
る。また、各下地メッキ層１２、１３、１４は、アニー
リングされてなるものである。
いリード形成の要請に応える半導体パッケージにおける
外部接続端子及びその製造方法を提供すること。 【構成】 セラミックパッケージ本体Ｐ内に収容される
半導体素子と外部電気回路とを電気的に接続するために
セラミックパッケージ本体Ｐに設けられる外部接続端子
１のメッキ構造であって、前記セラミックパッケージ本
体Ｐに設けられる外部接続端子基材１１の表面に３層以
上からなる結晶成長組織のニッケル又はニッケル合金メ
ッキ層のような下地メッキ層１２、１３、１４が積層形
成され、最上層の下地メッキ層１４の上には金又は金合
金メッキ層のような仕上げメッキ層１５が形成されてな
る。また、各下地メッキ層１２、１３、１４は、アニー
リングされてなるものである。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣチップ等の半導体
素子が収容される半導体パッケージに関し、更に詳しく
はセラミック材料製のパッケージ本体内に収容される半
導体素子と外部電気回路とを電気的に接続するためにそ
のパッケージ本体に設けられる外部接続端子及びその製
造方法に関するものである。
素子が収容される半導体パッケージに関し、更に詳しく
はセラミック材料製のパッケージ本体内に収容される半
導体素子と外部電気回路とを電気的に接続するためにそ
のパッケージ本体に設けられる外部接続端子及びその製
造方法に関するものである。
【０００２】
【従来の技術】従来、半導体素子が収容される半導体パ
ッケージとしては、フラットパッケージタイプ、ピング
リッドアレイタイプ等種々の形態のものが知られてお
り、そこにはパッケージ本体に収容される半導体素子と
外部電気回路とを接続するための外部接続端子（リー
ド）が設けられている。この外部接続端子には、リード
基材の表面に下地メッキ処理としてニッケルメッキを施
し、次いで仕上げメッキ処理として金メッキを施すこと
が一般的に行われている。これにより外部接続端子の腐
食あるいは表面酸化による品質劣化を防ぎ、通電性や半
田接続性を維持しようとするものである。
ッケージとしては、フラットパッケージタイプ、ピング
リッドアレイタイプ等種々の形態のものが知られてお
り、そこにはパッケージ本体に収容される半導体素子と
外部電気回路とを接続するための外部接続端子（リー
ド）が設けられている。この外部接続端子には、リード
基材の表面に下地メッキ処理としてニッケルメッキを施
し、次いで仕上げメッキ処理として金メッキを施すこと
が一般的に行われている。これにより外部接続端子の腐
食あるいは表面酸化による品質劣化を防ぎ、通電性や半
田接続性を維持しようとするものである。
【０００３】ところで、このように表面処理されていて
もリード基材が腐食されることがある。その原因には、
メッキ層そのものの腐食、不完全なメッキ処理によるメ
ッキ層の剥離等種々あるが、メッキ層にリード基材にま
で到達するピンホールが存在し、そのピンホールから例
えば、水が浸入して電解液として作用し、リード基材と
メッキ層の間に局部電池が発生することにより、リード
基材が溶出する場合が最も一般的である。
もリード基材が腐食されることがある。その原因には、
メッキ層そのものの腐食、不完全なメッキ処理によるメ
ッキ層の剥離等種々あるが、メッキ層にリード基材にま
で到達するピンホールが存在し、そのピンホールから例
えば、水が浸入して電解液として作用し、リード基材と
メッキ層の間に局部電池が発生することにより、リード
基材が溶出する場合が最も一般的である。
【０００４】このようにしてリード基材が溶出してその
断面積が狭小になるとリードは脆くなり最終的には破損
してしまう虞がある。このような腐食に対し、一般的に
行われている耐腐食処理は、単にメッキ層を重ねて形成
させることであり、メッキ層を重ねることによりリード
基材にまで到達するピンホールの発生が抑制されること
を期待するものである。
断面積が狭小になるとリードは脆くなり最終的には破損
してしまう虞がある。このような腐食に対し、一般的に
行われている耐腐食処理は、単にメッキ層を重ねて形成
させることであり、メッキ層を重ねることによりリード
基材にまで到達するピンホールの発生が抑制されること
を期待するものである。
【０００５】この他には、各メッキ層に異なるメッキ材
料を用いたり、リード基材若しくは各メッキ層に洗浄処
理を施した外部接続端子が存在する。例えば、特開平４
−２９４００９号公報には、４層の金属性材料から構成
される電気接点材料が開示されている。
料を用いたり、リード基材若しくは各メッキ層に洗浄処
理を施した外部接続端子が存在する。例えば、特開平４
−２９４００９号公報には、４層の金属性材料から構成
される電気接点材料が開示されている。
【０００６】この電気接点材料によれば、銅又は銅合金
からなる電気接点基板の上に、母材の防食、拡散防止及
び耐摩耗性を目的とする非晶質合金、コバルト合金等か
らなる層が形成されており、その上には、最表面にある
金メッキ層との標準電位差を小さくするためにニッケル
合金からなる層が形成されており、最表面層には耐腐食
性に優れる金メッキ処理が施されている。この電気接点
材は、各メッキ層に異なるメッキ材料を用いることを特
徴とし、特に第３層と第４層の電位差を小さく抑え、局
部電池の発生を抑制することにより電気接点材料におけ
る腐食を防止せんとするものである。
からなる電気接点基板の上に、母材の防食、拡散防止及
び耐摩耗性を目的とする非晶質合金、コバルト合金等か
らなる層が形成されており、その上には、最表面にある
金メッキ層との標準電位差を小さくするためにニッケル
合金からなる層が形成されており、最表面層には耐腐食
性に優れる金メッキ処理が施されている。この電気接点
材は、各メッキ層に異なるメッキ材料を用いることを特
徴とし、特に第３層と第４層の電位差を小さく抑え、局
部電池の発生を抑制することにより電気接点材料におけ
る腐食を防止せんとするものである。
【０００７】
【発明が解決しようとする課題】しかしながら、単にメ
ッキ層を重ね、異なる種類のメッキ材料を用いてメッキ
層を形成し、あるいは局部電池の発生を抑制するにとど
まる従来の外部接続端子においては、以下の問題が存在
した。
ッキ層を重ね、異なる種類のメッキ材料を用いてメッキ
層を形成し、あるいは局部電池の発生を抑制するにとど
まる従来の外部接続端子においては、以下の問題が存在
した。
【０００８】すなわち、メッキ層を単純に重ねれば相対
的にリード基材にまで到達するピンホールの発生は抑制
できるものの、リードサイズが大きくなってしまい外部
電気回路との接続に際して互換性を失ってしまう。一
方、薄いメッキ層を形成することでは完全にリード基材
にまで到達するピンホールの発生を阻止することはでき
ない。また、メッキ処理を施すにあたっては、メッキ処
理コストとメッキ処理効果のバランスから最適なメッキ
層の厚さなるものが存在し、これを無視してメッキ層を
重ねればそれだけ製品コストに跳ね返るという問題があ
った。
的にリード基材にまで到達するピンホールの発生は抑制
できるものの、リードサイズが大きくなってしまい外部
電気回路との接続に際して互換性を失ってしまう。一
方、薄いメッキ層を形成することでは完全にリード基材
にまで到達するピンホールの発生を阻止することはでき
ない。また、メッキ処理を施すにあたっては、メッキ処
理コストとメッキ処理効果のバランスから最適なメッキ
層の厚さなるものが存在し、これを無視してメッキ層を
重ねればそれだけ製品コストに跳ね返るという問題があ
った。
【０００９】特に、今日のように半導体の多機能化、Ｉ
Ｃ集積化に伴いリードに形成されるリードの超多リード
化が進行している時代にあっては、各リードの間隔はき
わめて狭小に形成されており、単にメッキ層を重ねるだ
けのメッキ処理ではリードサイズの肥大化を招来し、通
電回路の短絡につながるという問題があった。また、従
来のようにリードの断面積が比較的大きな場合には、ピ
ンホールの存在によりリード基材が腐食してもリードが
折れてしまうことはなかったが、各リードサイズも狭小
化傾向（例えば、幅０．１８ｍｍ×厚０．１３ｍｍ等）
にある昨今においては、わずかな腐食が発生するだけで
リードは容易に折れてしまうという問題があった。
Ｃ集積化に伴いリードに形成されるリードの超多リード
化が進行している時代にあっては、各リードの間隔はき
わめて狭小に形成されており、単にメッキ層を重ねるだ
けのメッキ処理ではリードサイズの肥大化を招来し、通
電回路の短絡につながるという問題があった。また、従
来のようにリードの断面積が比較的大きな場合には、ピ
ンホールの存在によりリード基材が腐食してもリードが
折れてしまうことはなかったが、各リードサイズも狭小
化傾向（例えば、幅０．１８ｍｍ×厚０．１３ｍｍ等）
にある昨今においては、わずかな腐食が発生するだけで
リードは容易に折れてしまうという問題があった。
【００１０】更に、リードに形成された複数のリードの
うち１つにでもリード基材にまで到達するピンホールが
存在すると、その１ピンがいずれ腐食して装置全体が作
動しなくなるといった問題があった。従って、リード基
材にまで到達するピンホールの発生を全リードに亘り完
全に排除する必要があり、そのためには、単純にメッキ
層を重ねるメッキ処理では効率的にリード基材にまで到
達するピンホールの発生を排除することは期待できず、
製品歩留まりが悪く、実用性に欠けるという問題があっ
た。
うち１つにでもリード基材にまで到達するピンホールが
存在すると、その１ピンがいずれ腐食して装置全体が作
動しなくなるといった問題があった。従って、リード基
材にまで到達するピンホールの発生を全リードに亘り完
全に排除する必要があり、そのためには、単純にメッキ
層を重ねるメッキ処理では効率的にリード基材にまで到
達するピンホールの発生を排除することは期待できず、
製品歩留まりが悪く、実用性に欠けるという問題があっ
た。
【００１１】更に、各メッキ層に異なるメッキ材を用い
ることにより耐腐食性を高めるとすれば、各メッキ槽が
メッキ材の種類だけ要求され設備コストが掛かると共
に、いくつかのメッキ処理工程を経なければならず製造
工程の複雑化を回避することができないという問題があ
った。
ることにより耐腐食性を高めるとすれば、各メッキ槽が
メッキ材の種類だけ要求され設備コストが掛かると共
に、いくつかのメッキ処理工程を経なければならず製造
工程の複雑化を回避することができないという問題があ
った。
【００１２】本発明は、上述した問題点を解決するため
になされたものであり、外部接続端子基材の表面にメッ
キ処理を施すに当たり、それ程メッキ層を厚くしなくと
もピンホールの少ない緻密なメッキ構造を提示し、これ
により通電回路の断線等のない外部接続端子を備えた安
定品質の半導体パッケージを提供することを目的とす
る。
になされたものであり、外部接続端子基材の表面にメッ
キ処理を施すに当たり、それ程メッキ層を厚くしなくと
もピンホールの少ない緻密なメッキ構造を提示し、これ
により通電回路の断線等のない外部接続端子を備えた安
定品質の半導体パッケージを提供することを目的とす
る。
【００１３】
【課題を解決するための手段】この目的を達成するため
に、本発明に係る半導体パッケージにおける外部接続端
子は、前記外部接続端子基材の表面に複数層の結晶成長
させた下地メッキ層と最上層の前記下地メッキ層の上に
形成された仕上げメッキ層とを有することを要旨とする
ものである。この場合、下地メッキ層は、ニッケルまた
はニッケル合金からなることが望ましく、また３層以上
形成されていることが望ましい。更に、仕上げメッキ層
は、金または金合金によるメッキ層からなることが望ま
しく、また前記外部接続端子の基材は、鉄−ニッケル系
合金材料が好適なものとして挙げられる。
に、本発明に係る半導体パッケージにおける外部接続端
子は、前記外部接続端子基材の表面に複数層の結晶成長
させた下地メッキ層と最上層の前記下地メッキ層の上に
形成された仕上げメッキ層とを有することを要旨とする
ものである。この場合、下地メッキ層は、ニッケルまた
はニッケル合金からなることが望ましく、また３層以上
形成されていることが望ましい。更に、仕上げメッキ層
は、金または金合金によるメッキ層からなることが望ま
しく、また前記外部接続端子の基材は、鉄−ニッケル系
合金材料が好適なものとして挙げられる。
【００１４】次に、本発明の２つめはこの半導体パッケ
ージにおける外部接続端子の製造方法に係るもので、そ
の要旨とするところは、前記外部接続端子基材の表面に
下地メッキ層を形成する工程と、加熱により下地メッキ
の粒子を結晶成長させるアニーリング工程とを複数回繰
り返した後、最上層の前記下地メッキ層の上に仕上げメ
ッキ層を形成するようにしたことにある。この場合に、
前記外部接続端子基材の表面を予めケミカルエッチング
処理を施した後に前記下地メッキを行うことが望まし
い。
ージにおける外部接続端子の製造方法に係るもので、そ
の要旨とするところは、前記外部接続端子基材の表面に
下地メッキ層を形成する工程と、加熱により下地メッキ
の粒子を結晶成長させるアニーリング工程とを複数回繰
り返した後、最上層の前記下地メッキ層の上に仕上げメ
ッキ層を形成するようにしたことにある。この場合に、
前記外部接続端子基材の表面を予めケミカルエッチング
処理を施した後に前記下地メッキを行うことが望まし
い。
【００１５】
【作用】上記の構成を備える本発明に係る半導体パッケ
ージにおける外部接続端子によれば、外部接続端子基材
の表面に形成される複数層のニッケルまたはニッケル合
金による下地メッキ層が単にメッキ処理されたたけでな
く、それぞれ結晶成長組織となっているためにメッキ粒
子間隙が塞がれ、連続した空隙、すなわち下地メッキ層
を貫通して外部接続端子基材にまで到達するようなピン
ホールが存在しない。従って、局部電池作用により外部
接続端子基材が腐食されて半導体パッケージとして使用
中に通電回路の断線や短絡が生じるようなことがない。
ージにおける外部接続端子によれば、外部接続端子基材
の表面に形成される複数層のニッケルまたはニッケル合
金による下地メッキ層が単にメッキ処理されたたけでな
く、それぞれ結晶成長組織となっているためにメッキ粒
子間隙が塞がれ、連続した空隙、すなわち下地メッキ層
を貫通して外部接続端子基材にまで到達するようなピン
ホールが存在しない。従って、局部電池作用により外部
接続端子基材が腐食されて半導体パッケージとして使用
中に通電回路の断線や短絡が生じるようなことがない。
【００１６】ここで、予め外部接続端子基材にケミカル
エッチング処理を施しておくようにすれば、外部接続端
子基材と外部接続端子基材に施す下地メッキ処理として
のニッケルまたはニッケル合金メッキ層との密着性が高
められ、より緻密なメッキ層が形成され、ピンホールの
発生は更に少なくなる。
エッチング処理を施しておくようにすれば、外部接続端
子基材と外部接続端子基材に施す下地メッキ処理として
のニッケルまたはニッケル合金メッキ層との密着性が高
められ、より緻密なメッキ層が形成され、ピンホールの
発生は更に少なくなる。
【００１７】
【実施例】以下、本発明を具体化した実施例について図
面を参照にしつつ説明する。図１は、本発明が適用され
る半導体セラミックパッケージの一例を示した外観斜視
図である。この図において、パッケージ本体Ｐの中央に
は半導体素子を実装するための半導体素子実装部２が形
成されており、その半導体素子実装部２の周囲には、二
段に複数の内部接続端子３、４が形設されている。
面を参照にしつつ説明する。図１は、本発明が適用され
る半導体セラミックパッケージの一例を示した外観斜視
図である。この図において、パッケージ本体Ｐの中央に
は半導体素子を実装するための半導体素子実装部２が形
成されており、その半導体素子実装部２の周囲には、二
段に複数の内部接続端子３、４が形設されている。
【００１８】この各内部接続端子３、４は、パッケージ
本体Ｐ側面から四方に延びる複数のリード１と電気的に
接続されており、半導体素子（図示せず）は半導体素子
の備える複数端子と各内部接続端子がワイヤボンディン
グされることによりリード１を介して、外部装置（図示
せず）と電気的に接続される。また、リード１の先端に
は、メッキ処理等における取扱性を向上させるために打
ち抜き、エッチング時におけるフレーム５が残してあ
り、このフレーム５は客先で切断されて使用される。
本体Ｐ側面から四方に延びる複数のリード１と電気的に
接続されており、半導体素子（図示せず）は半導体素子
の備える複数端子と各内部接続端子がワイヤボンディン
グされることによりリード１を介して、外部装置（図示
せず）と電気的に接続される。また、リード１の先端に
は、メッキ処理等における取扱性を向上させるために打
ち抜き、エッチング時におけるフレーム５が残してあ
り、このフレーム５は客先で切断されて使用される。
【００１９】図２は、フラットパッケージタイプの半導
体パッケージに適用される外部接続端子（リード）のメ
ッキ構造を模式的に示している。この図において、半導
体素子が収容されるセラミック材料製のパッケージ本体
Ｐには、パッケージ本体Ｐ内に収容された半導体素子と
外部電気回路を接続するためにセラミックパッケージに
接合された外部接続端子（リード）１が設けられる。
体パッケージに適用される外部接続端子（リード）のメ
ッキ構造を模式的に示している。この図において、半導
体素子が収容されるセラミック材料製のパッケージ本体
Ｐには、パッケージ本体Ｐ内に収容された半導体素子と
外部電気回路を接続するためにセラミックパッケージに
接合された外部接続端子（リード）１が設けられる。
【００２０】この外部接続端子（リード）１は、リード
基材１１の表面に分割して形成される３層の下地ニッケ
ルメッキ層１２、１３、１４と、３層目の下地ニッケル
メッキ層１４の上に形成された仕上げ金メッキ層１５か
ら構成されている。ここで、下地メッキ層のメッキ材料
としては、ニッケルの他にニッケル合金としてニッケル
ーコバルト合金、ニッケルーパラジウム合金、ニッケル
ースズ合金が用いられる。
基材１１の表面に分割して形成される３層の下地ニッケ
ルメッキ層１２、１３、１４と、３層目の下地ニッケル
メッキ層１４の上に形成された仕上げ金メッキ層１５か
ら構成されている。ここで、下地メッキ層のメッキ材料
としては、ニッケルの他にニッケル合金としてニッケル
ーコバルト合金、ニッケルーパラジウム合金、ニッケル
ースズ合金が用いられる。
【００２１】また、金メッキ層に用いられる金は、耐酸
性、耐アルカリ性に優れており金属の中で極めて優れた
対腐食性を示すので、空気中の水分、酸、アルカリ等に
よるリードの腐食をメッキ最表面層で防止する働きをす
るものである。ここで仕上げメッキ層のメッキ材料とし
ては、金の他に金合金を用いてもよい。下地ニッケルメ
ッキ層は、リード材と最表面メッキ層を形成する金との
間に発生する局部電池作用を抑制するために施されるも
のである。
性、耐アルカリ性に優れており金属の中で極めて優れた
対腐食性を示すので、空気中の水分、酸、アルカリ等に
よるリードの腐食をメッキ最表面層で防止する働きをす
るものである。ここで仕上げメッキ層のメッキ材料とし
ては、金の他に金合金を用いてもよい。下地ニッケルメ
ッキ層は、リード材と最表面メッキ層を形成する金との
間に発生する局部電池作用を抑制するために施されるも
のである。
【００２２】また、本実施例に用いるリードには、幅
０．１８ｍｍ、厚さ０．１３ｍｍの矩形断面のものが１
個のセラミックパッケージ当り１７２本形成されてい
る。リード基材１１はコバール材を用いている。このコ
バール（２９Ｗｔ％Ｎｉ−１６Ｗｔ％Ｃｏ−５５Ｗｔ％
Ｆｅ合金）材は、セラミックと同等の熱膨張係数（６×
１０-6／℃）を備え、セラミックパッケージの熱膨張に
併せて熱収縮を繰り返すのでセラミックパッケージに接
合されるリード基材としては最適である。
０．１８ｍｍ、厚さ０．１３ｍｍの矩形断面のものが１
個のセラミックパッケージ当り１７２本形成されてい
る。リード基材１１はコバール材を用いている。このコ
バール（２９Ｗｔ％Ｎｉ−１６Ｗｔ％Ｃｏ−５５Ｗｔ％
Ｆｅ合金）材は、セラミックと同等の熱膨張係数（６×
１０-6／℃）を備え、セラミックパッケージの熱膨張に
併せて熱収縮を繰り返すのでセラミックパッケージに接
合されるリード基材としては最適である。
【００２３】次に、このようなメッキ構造を有するリー
ドの製造方法について説明する。初めに、リード基材１
１をセラミックパッケージ本体Ｐとともにニッケルメッ
キ槽に浸漬し、電気メッキにより第１層目の下地メッキ
層としてのニッケル層を形成する。ここで、１層目の下
地ニッケルメッキ層の形成に先立ち、リード基材１１の
表面にケミカルエッチングを施しておけばメッキ材料と
リード基材１１との密着性が更に高められる。
ドの製造方法について説明する。初めに、リード基材１
１をセラミックパッケージ本体Ｐとともにニッケルメッ
キ槽に浸漬し、電気メッキにより第１層目の下地メッキ
層としてのニッケル層を形成する。ここで、１層目の下
地ニッケルメッキ層の形成に先立ち、リード基材１１の
表面にケミカルエッチングを施しておけばメッキ材料と
リード基材１１との密着性が更に高められる。
【００２４】このケミカルエッチングは、リード基材１
１をアルカリ性水溶液中に浸し、その表面に付着してい
る油分等を取り除き、続いて酸性水溶液で洗浄すること
により汚れの無い表面を完全に露出させ、最後に良く水
洗することにより行われており、密着性の高いメッキ処
理の妨げになるリード基材１１の表面における不純物が
確実に取り除かれる。
１をアルカリ性水溶液中に浸し、その表面に付着してい
る油分等を取り除き、続いて酸性水溶液で洗浄すること
により汚れの無い表面を完全に露出させ、最後に良く水
洗することにより行われており、密着性の高いメッキ処
理の妨げになるリード基材１１の表面における不純物が
確実に取り除かれる。
【００２５】１層目の下地ニッケルメッキ層１２が乾燥
したところで、摂氏６００〜７００度の条件下で５〜１
５分間アニーリングを行う。このアニーリングとは、ニ
ッケルメッキ結晶をニッケルの再結晶温度以上に置くこ
とにより、ニッケメッキ層の結晶成長を促してニッケル
析出粒子間の隙間をなくするものである。
したところで、摂氏６００〜７００度の条件下で５〜１
５分間アニーリングを行う。このアニーリングとは、ニ
ッケルメッキ結晶をニッケルの再結晶温度以上に置くこ
とにより、ニッケメッキ層の結晶成長を促してニッケル
析出粒子間の隙間をなくするものである。
【００２６】ここで、アニーリングの温度条件を摂氏６
００〜７００度としたのは、外部接続端子１を銀ロウ付
によりセラミックパッケージ本体Ｐと固着しているため
摂氏７００度以上としては、銀ロウが再度溶解してしま
いセラミックパッケージＰと外部接続端子１が剥離等し
てしまう虞があるからである。一方、アニーリング時間
を５〜１５分としたのは、この程度の処理時間が最も効
率よく処理できる時間だからである。
００〜７００度としたのは、外部接続端子１を銀ロウ付
によりセラミックパッケージ本体Ｐと固着しているため
摂氏７００度以上としては、銀ロウが再度溶解してしま
いセラミックパッケージＰと外部接続端子１が剥離等し
てしまう虞があるからである。一方、アニーリング時間
を５〜１５分としたのは、この程度の処理時間が最も効
率よく処理できる時間だからである。
【００２７】いかに均一なメッキ層を形成させたつもり
でも微視的にみればメッキ被膜にはピンホールが存在し
ており、一般に電気メッキ処理においては、既にメッキ
層の形成されている部分に付着し易く、メッキ層の形成
されていないピンホール部分には付着し難いことが知ら
れている。従って、メッキ層のピンホールを放置してそ
の上に再びメッキ処理を行ってもピンホールを塞ぐこと
は困難であり、結果的にピンホールの存在するメッキ処
理しかできない。
でも微視的にみればメッキ被膜にはピンホールが存在し
ており、一般に電気メッキ処理においては、既にメッキ
層の形成されている部分に付着し易く、メッキ層の形成
されていないピンホール部分には付着し難いことが知ら
れている。従って、メッキ層のピンホールを放置してそ
の上に再びメッキ処理を行ってもピンホールを塞ぐこと
は困難であり、結果的にピンホールの存在するメッキ処
理しかできない。
【００２８】そこで、アニーリングによって、ニッケル
メッキ層の結晶成長を促すことでニッケルメッキ層に形
成された粒子間隙をなくして２回目の下地ニッケルメッ
キ層を形成する際におけるメッキ粒の密着性を高めるも
のである。アニーリングが終了したところで、再びリー
ド基材１１をニッケルメッキ槽に浸漬し、やはり電気メ
ッキにより第２層目の下地ニッケルメッキ層１３を形成
し、これを乾燥させた後、アニーリングを行なう。さら
に、２回目のアニーリングが終了したところで、再度リ
ード基材１１をニッケルメッキ槽に浸漬し、第３層目の
下地ニッケルメッキ層１４を形成し、これを乾燥させた
後、アニーリングを行う。
メッキ層の結晶成長を促すことでニッケルメッキ層に形
成された粒子間隙をなくして２回目の下地ニッケルメッ
キ層を形成する際におけるメッキ粒の密着性を高めるも
のである。アニーリングが終了したところで、再びリー
ド基材１１をニッケルメッキ槽に浸漬し、やはり電気メ
ッキにより第２層目の下地ニッケルメッキ層１３を形成
し、これを乾燥させた後、アニーリングを行なう。さら
に、２回目のアニーリングが終了したところで、再度リ
ード基材１１をニッケルメッキ槽に浸漬し、第３層目の
下地ニッケルメッキ層１４を形成し、これを乾燥させた
後、アニーリングを行う。
【００２９】以上の操作により下地となるニッケルメッ
キ層１２、１３、１４の形成が終了し、仕上げメッキと
なる金メッキを施す。下地ニッケルメッキ層１２、１
３、１４の形成されたリードを金メッキ槽に浸漬し電気
メッキにより金メッキ層１５を形成してリードのメッキ
処理工程は終了する。
キ層１２、１３、１４の形成が終了し、仕上げメッキと
なる金メッキを施す。下地ニッケルメッキ層１２、１
３、１４の形成されたリードを金メッキ槽に浸漬し電気
メッキにより金メッキ層１５を形成してリードのメッキ
処理工程は終了する。
【００３０】次に、本発明品にかかる外部接続端子と従
来品の外部接続端子との比較において耐腐食性試験を行
ったのでその結果を説明する。表１は、その耐腐食性試
験として塩水噴霧試験を行った結果を示したもので、従
来品に係る外部接続端子の結果を示している。供給サン
プルとしては、１７２本のリードを備える半導体セラミ
ックパッケージ１０体を１つのサンプル束としている。
来品の外部接続端子との比較において耐腐食性試験を行
ったのでその結果を説明する。表１は、その耐腐食性試
験として塩水噴霧試験を行った結果を示したもので、従
来品に係る外部接続端子の結果を示している。供給サン
プルとしては、１７２本のリードを備える半導体セラミ
ックパッケージ１０体を１つのサンプル束としている。
【００３１】ニッケルメッキ層の厚さは２μｍ、３μ
ｍ、４μｍの３つの条件とし、金メッキ層の厚さも２μ
ｍ、３μｍ、４μｍの３つの条件とし、これらニッケル
メッキ層の厚さと金メッキ層の厚さとの組合せにより９
種類の条件の従来品に係る外部接続端子を作成した。こ
の場合に、各リードは、幅０．１８ｍｍ、厚さ０．１３
ｍｍの矩形断面を備えている。一方、塩水噴霧試験の条
件としては、摂氏３５度下で３％ＮａＣｌ溶液を２４時
間連続して噴霧することにより行っている。
ｍ、４μｍの３つの条件とし、金メッキ層の厚さも２μ
ｍ、３μｍ、４μｍの３つの条件とし、これらニッケル
メッキ層の厚さと金メッキ層の厚さとの組合せにより９
種類の条件の従来品に係る外部接続端子を作成した。こ
の場合に、各リードは、幅０．１８ｍｍ、厚さ０．１３
ｍｍの矩形断面を備えている。一方、塩水噴霧試験の条
件としては、摂氏３５度下で３％ＮａＣｌ溶液を２４時
間連続して噴霧することにより行っている。
【００３２】
【表１】
【００３３】この表１から分かるように、下地ニッケル
メッキ層の厚さを厚くする程、また仕上げ金メッキ層の
厚さを厚くする程ピンホールに起因する不良リードの数
が減っているが、ニッケルメッキ層の厚さ、金メッキ層
の厚さが共に最大値である４μｍの場合であっても０．
２９％の割合でリード基材にまで到達するピンホールの
発生に起因する不良リードが存在している。このように
従来品によれば、不良リードの発生を完全に除去するこ
とができず、これに伴い極細リードを備えるセラミック
パッケージを製品として提供することはできない。
メッキ層の厚さを厚くする程、また仕上げ金メッキ層の
厚さを厚くする程ピンホールに起因する不良リードの数
が減っているが、ニッケルメッキ層の厚さ、金メッキ層
の厚さが共に最大値である４μｍの場合であっても０．
２９％の割合でリード基材にまで到達するピンホールの
発生に起因する不良リードが存在している。このように
従来品によれば、不良リードの発生を完全に除去するこ
とができず、これに伴い極細リードを備えるセラミック
パッケージを製品として提供することはできない。
【００３４】一方、表２は本発明品に係るリードの塩水
噴霧試験の結果を示している。本試験は、下地ニッケル
メッキ層の厚さを２μｍとして、２μｍの厚さで１回の
メッキ処理及びアニーリングを施したもの、１μｍの厚
さで２回に分けてメッキ処理及びアニーリングを施した
もの、０．７μｍの厚さで３回に分けてメッキ処理及び
アニーリングを施したもの、０．５μｍの厚さで４回に
分けてメッキ処理及びアニーリングを施したものの４種
類について同じく１０体の半導体セラミックパッケージ
を１サンプル束として行った。このとき施される金メッ
キ層の厚さは２〜４μｍとしている。
噴霧試験の結果を示している。本試験は、下地ニッケル
メッキ層の厚さを２μｍとして、２μｍの厚さで１回の
メッキ処理及びアニーリングを施したもの、１μｍの厚
さで２回に分けてメッキ処理及びアニーリングを施した
もの、０．７μｍの厚さで３回に分けてメッキ処理及び
アニーリングを施したもの、０．５μｍの厚さで４回に
分けてメッキ処理及びアニーリングを施したものの４種
類について同じく１０体の半導体セラミックパッケージ
を１サンプル束として行った。このとき施される金メッ
キ層の厚さは２〜４μｍとしている。
【００３５】
【表２】
【００３６】これによれば、ニッケルメッキ層が２μｍ
の厚さであっても、これを２回に分けてメッキ処理を施
したものは、不良リードの発生する比率が０．２３％で
あり、この値は従来のニッケルメッキ、金メッキ共に４
μｍの場合に得られた比率Ｏ．２９％よりもよい結果で
ある。また、３回、４回に分けてメッキ処理を施したも
のについては、不良リードの発生する比率はわずか０．
０６％であり、極めて良好な結果が得られた。
の厚さであっても、これを２回に分けてメッキ処理を施
したものは、不良リードの発生する比率が０．２３％で
あり、この値は従来のニッケルメッキ、金メッキ共に４
μｍの場合に得られた比率Ｏ．２９％よりもよい結果で
ある。また、３回、４回に分けてメッキ処理を施したも
のについては、不良リードの発生する比率はわずか０．
０６％であり、極めて良好な結果が得られた。
【００３７】この結果から、下地ニッケルメッキ層の厚
さをそれ程厚くしなくても、数回に分割してニッケルメ
ッキ処理を施すことにより不良リードの発生が極めて高
い確率で排除できることが明らかになった。
さをそれ程厚くしなくても、数回に分割してニッケルメ
ッキ処理を施すことにより不良リードの発生が極めて高
い確率で排除できることが明らかになった。
【００３８】表３は、同じく本発明品に係るリードの塩
水噴霧試験の結果を示しており、下地ニッケルメッキ層
の厚さを３μｍとして、３μｍの厚さで１回のメッキ処
理を施したもの、１．５μｍの厚さで２回に分けてメッ
キ処理を施したもの、１μｍの厚さで３回に分けてメッ
キ処理を施したもの、０．７５μｍの厚さで４回に分け
てメッキ処理を施したものの４種類の半導体セラミック
パッケージについての結果を示している。このとき施さ
れる金メッキ層の厚さは２〜４μｍと変わらない。
水噴霧試験の結果を示しており、下地ニッケルメッキ層
の厚さを３μｍとして、３μｍの厚さで１回のメッキ処
理を施したもの、１．５μｍの厚さで２回に分けてメッ
キ処理を施したもの、１μｍの厚さで３回に分けてメッ
キ処理を施したもの、０．７５μｍの厚さで４回に分け
てメッキ処理を施したものの４種類の半導体セラミック
パッケージについての結果を示している。このとき施さ
れる金メッキ層の厚さは２〜４μｍと変わらない。
【００３９】
【表３】
【００４０】これによれば、下地ニッケルメッキ処理を
２回に分けて施したもので既に不良リードの発生比率が
０．１２％であり、従来以上の効果が得られると共に、
ニッケルメッキ処理を３回、４回に分けて施したものに
ついては不良リードの発生比率は０％である。従って、
下地ニッケルメッキ層の厚さが３μｍの場合に少なくと
も３回に分割してメッキ処理を施せばリード基材にまで
到達するピンホールに起因する不良リードの発生を完全
に排除することができる。
２回に分けて施したもので既に不良リードの発生比率が
０．１２％であり、従来以上の効果が得られると共に、
ニッケルメッキ処理を３回、４回に分けて施したものに
ついては不良リードの発生比率は０％である。従って、
下地ニッケルメッキ層の厚さが３μｍの場合に少なくと
も３回に分割してメッキ処理を施せばリード基材にまで
到達するピンホールに起因する不良リードの発生を完全
に排除することができる。
【００４１】表４は、やはり本発明品に係るリードの塩
水噴霧試験の結果を示しており、下地ニッケルメッキ層
の厚さを４μｍとして、４μｍの厚さで１回のメッキ処
理を施したもの、２μｍの厚さで２回に分けてメッキ処
理を施したもの、１．３３μｍの厚さで３回に分けてメ
ッキ処理を施したもの、１μｍの厚さで４回に分けてメ
ッキ処理を施したものの４種類の半導体セラミックパッ
ケージについての結果を示している。このとき施される
金メッキ層の厚さは２〜４μｍとしている。
水噴霧試験の結果を示しており、下地ニッケルメッキ層
の厚さを４μｍとして、４μｍの厚さで１回のメッキ処
理を施したもの、２μｍの厚さで２回に分けてメッキ処
理を施したもの、１．３３μｍの厚さで３回に分けてメ
ッキ処理を施したもの、１μｍの厚さで４回に分けてメ
ッキ処理を施したものの４種類の半導体セラミックパッ
ケージについての結果を示している。このとき施される
金メッキ層の厚さは２〜４μｍとしている。
【００４２】
【表４】
【００４３】これによれば、下地ニッケルメッキを２回
に分割して施したもので不良リードの発生比率が０．０
６％であり、この値は表２における３回、４回に分けて
メッキ処理を施した場合と変わらない値である。更に、
この条件下においては、不良リードの発生比率は、最も
悪い値で０．０６％であり試験全体を通して不良リード
の発生比率は非常に低かった。従って、厳密な耐腐食性
が要求されない部分については２回の分割メッキ処理で
も対応可能であると考えられる。その一方で、表３にお
ける条件下のリードに対しては、大きく差をつけるよう
な試験結果は得られなかった。
に分割して施したもので不良リードの発生比率が０．０
６％であり、この値は表２における３回、４回に分けて
メッキ処理を施した場合と変わらない値である。更に、
この条件下においては、不良リードの発生比率は、最も
悪い値で０．０６％であり試験全体を通して不良リード
の発生比率は非常に低かった。従って、厳密な耐腐食性
が要求されない部分については２回の分割メッキ処理で
も対応可能であると考えられる。その一方で、表３にお
ける条件下のリードに対しては、大きく差をつけるよう
な試験結果は得られなかった。
【００４４】以上の結果から、下地ニッケルメッキ層
は、合計厚さ３μｍ以上でニッケルメッキ層数が３層以
上であればリード上にリード基材にまで到達するピンホ
ールが発生することを完全に排除することができ、極細
リードを備えるセラミックパッケージとして使用可能で
あることが分かった。
は、合計厚さ３μｍ以上でニッケルメッキ層数が３層以
上であればリード上にリード基材にまで到達するピンホ
ールが発生することを完全に排除することができ、極細
リードを備えるセラミックパッケージとして使用可能で
あることが分かった。
【００４５】続いて、本発明品にかかる外部接続端子と
従来品の外部接続端子との比較においてフェロキシルテ
ストを行ったのでその結果を説明する。本試験は、ニッ
ケルメッキ層数とリード基材であるコバール材にまで到
達するリード５０ｃｍ2当りのピンホールの発生数との
関係を試験するものである。
従来品の外部接続端子との比較においてフェロキシルテ
ストを行ったのでその結果を説明する。本試験は、ニッ
ケルメッキ層数とリード基材であるコバール材にまで到
達するリード５０ｃｍ2当りのピンホールの発生数との
関係を試験するものである。
【００４６】表５は、ニッケルメッキ層の厚さを２μｍ
として、２μｍの厚さで１回のメッキ処理を施した従来
品、１μｍの厚さで２回に分けてメッキ処理を施した本
発明品、０．７μｍの厚さで３回に分けてメッキ処理を
施した本発明品、０．５μｍの厚さで４回に分けてメッ
キ処理を施した本発明品の４種類について行った試験結
果を示している。
として、２μｍの厚さで１回のメッキ処理を施した従来
品、１μｍの厚さで２回に分けてメッキ処理を施した本
発明品、０．７μｍの厚さで３回に分けてメッキ処理を
施した本発明品、０．５μｍの厚さで４回に分けてメッ
キ処理を施した本発明品の４種類について行った試験結
果を示している。
【００４７】
【表５】
【００４８】この表において、１回のメッキ処理で２μ
ｍのニッケルメッキ処理を施した従来品は、４８ポイン
トのピンホールが発生しているのに対し、２回、３回、
４回に分けて２μｍのニッケルメッキ処理を施した本発
明品は、２回に分けてメッキ処理を施したもので７ポイ
ントのピンホールしか発生しておらず、複数回に分けて
メッキ処理を施すことがピンホールの発生を抑制するこ
とに対して効果的であることが分かる。更に、３回、４
回に分けてメッキ処理を施したものでは、各々１ポイン
ト、０ポイントといった試験結果が得られており、メッ
キ層を厚くしなくても分割してメッキ処理を施せばピン
ホールの発生は確実に抑制できることが分かる。
ｍのニッケルメッキ処理を施した従来品は、４８ポイン
トのピンホールが発生しているのに対し、２回、３回、
４回に分けて２μｍのニッケルメッキ処理を施した本発
明品は、２回に分けてメッキ処理を施したもので７ポイ
ントのピンホールしか発生しておらず、複数回に分けて
メッキ処理を施すことがピンホールの発生を抑制するこ
とに対して効果的であることが分かる。更に、３回、４
回に分けてメッキ処理を施したものでは、各々１ポイン
ト、０ポイントといった試験結果が得られており、メッ
キ層を厚くしなくても分割してメッキ処理を施せばピン
ホールの発生は確実に抑制できることが分かる。
【００４９】表６は、ニッケルメッキ層の厚さを３μｍ
として、３μｍの厚さで１回のメッキ処理を施した従来
品、１．５μｍの厚さで２回に分けてメッキ処理を施し
た本発明品、１μｍの厚さで３回に分けてメッキ処理を
施した本発明品、０．７５μｍの厚さで４回に分けてメ
ッキ処理を施した本発明品の４種類について行った試験
結果を示している。
として、３μｍの厚さで１回のメッキ処理を施した従来
品、１．５μｍの厚さで２回に分けてメッキ処理を施し
た本発明品、１μｍの厚さで３回に分けてメッキ処理を
施した本発明品、０．７５μｍの厚さで４回に分けてメ
ッキ処理を施した本発明品の４種類について行った試験
結果を示している。
【００５０】
【表６】
【００５１】この表において、１回のメッキ処理で３μ
ｍのニッケルメッキ処理を施した従来品は、３６ポイン
トのピンホールが発生しているのに対し、２回、３回、
４回に分けて３μｍのニッケルメッキ処理を施した本発
明品は、２回に分けてメッキ処理を施したもので４ポイ
ントのピンホールしか発生しておらず、また３回、４回
に分けてメッキ処理を施したものでは、ピンホールの発
生数０ポイントといった試験結果が得られており、ニッ
ケルメッキ層の厚さが３μｍの条件下では、３回以上に
分割してメッキ処理を施すことによりピンホールの発生
を完全に排除することができることが分かる。
ｍのニッケルメッキ処理を施した従来品は、３６ポイン
トのピンホールが発生しているのに対し、２回、３回、
４回に分けて３μｍのニッケルメッキ処理を施した本発
明品は、２回に分けてメッキ処理を施したもので４ポイ
ントのピンホールしか発生しておらず、また３回、４回
に分けてメッキ処理を施したものでは、ピンホールの発
生数０ポイントといった試験結果が得られており、ニッ
ケルメッキ層の厚さが３μｍの条件下では、３回以上に
分割してメッキ処理を施すことによりピンホールの発生
を完全に排除することができることが分かる。
【００５２】表７は、ニッケルメッキ層の厚さを４μｍ
として、４μｍの厚さで１回のメッキ処理を施した従来
品、２μｍの厚さで２回に分けてメッキ処理を施した本
発明品、１．３３μｍの厚さで３回に分けてメッキ処理
を施した本発明品、１μｍの厚さで４回に分けてメッキ
処理を施した本発明品の４種類について行った試験結果
を示している。
として、４μｍの厚さで１回のメッキ処理を施した従来
品、２μｍの厚さで２回に分けてメッキ処理を施した本
発明品、１．３３μｍの厚さで３回に分けてメッキ処理
を施した本発明品、１μｍの厚さで４回に分けてメッキ
処理を施した本発明品の４種類について行った試験結果
を示している。
【００５３】
【表７】
【００５４】この表において、１回のメッキ処理で４μ
ｍのニッケルメッキ処理を施した従来品は、２０ポイン
トのピンホールが発生している。これを表５、表６にお
ける従来品の値と比較すればピンホールの発生数を約半
分に抑制しておりメッキ層を厚くすれば厚くする程ピン
ホールの発生は減少するという従来の常識が確認され
る。
ｍのニッケルメッキ処理を施した従来品は、２０ポイン
トのピンホールが発生している。これを表５、表６にお
ける従来品の値と比較すればピンホールの発生数を約半
分に抑制しておりメッキ層を厚くすれば厚くする程ピン
ホールの発生は減少するという従来の常識が確認され
る。
【００５５】その一方で、２回、３回、４回に分けて４
μｍのニッケルメッキ処理を施した本発明品は、２回に
分けてメッキ処理を施したものでわずか２ポイントのピ
ンホールしか発生しておらず、また３回、４回に分けて
メッキ処理を施したものでは、ピンホールの発生数０ポ
イントといった試験結果が得られており、ニッケルメッ
キ層の厚さが４μｍの条件下では、２回以上に分割して
メッキ処理を施すことによりピンホールの発生を極めて
高い確率で排除することができることが分かる。その一
方で、ピンホールの発生を完全に排除するためには３回
以上に分けてメッキ処理を施す必要のあることがこの試
験結果から分かる。
μｍのニッケルメッキ処理を施した本発明品は、２回に
分けてメッキ処理を施したものでわずか２ポイントのピ
ンホールしか発生しておらず、また３回、４回に分けて
メッキ処理を施したものでは、ピンホールの発生数０ポ
イントといった試験結果が得られており、ニッケルメッ
キ層の厚さが４μｍの条件下では、２回以上に分割して
メッキ処理を施すことによりピンホールの発生を極めて
高い確率で排除することができることが分かる。その一
方で、ピンホールの発生を完全に排除するためには３回
以上に分けてメッキ処理を施す必要のあることがこの試
験結果から分かる。
【００５６】以上の試験結果から、ピンホールの発生を
完全に排除するためには、下地ニッケルメッキ層の厚さ
が３μｍで、３回以上に分割してメッキ処理を施すこと
が必要であり、その中でも３回に分割してメッキ処理を
施すことが最も効率的にピンホールの発生を排除できる
ことが分かった。
完全に排除するためには、下地ニッケルメッキ層の厚さ
が３μｍで、３回以上に分割してメッキ処理を施すこと
が必要であり、その中でも３回に分割してメッキ処理を
施すことが最も効率的にピンホールの発生を排除できる
ことが分かった。
【００５７】このように本実施例に係るリードのメッキ
構造は、同一材料であるニッケルによる下地メッキ層を
２層以上備え、その各下地ニッケルメッキ層に対してア
ニーリングを行うことにより形成されているので、各層
とも緻密な下地ニッケルメッキ層が形成され、このよう
な緻密な下地ニッケルメッキ層の形成によって、リード
基材にまで到達するピンホールの発生が完全に排除され
るものである。
構造は、同一材料であるニッケルによる下地メッキ層を
２層以上備え、その各下地ニッケルメッキ層に対してア
ニーリングを行うことにより形成されているので、各層
とも緻密な下地ニッケルメッキ層が形成され、このよう
な緻密な下地ニッケルメッキ層の形成によって、リード
基材にまで到達するピンホールの発生が完全に排除され
るものである。
【００５８】以上、実施例に基づいて本発明を説明した
が、本発明は上記実施例に何ら限定されるものでなく、
本発明の趣旨を逸脱しない範囲で種々の変形改良が可能
であることは容易に推察できるものである。例えば、ニ
ッケルメッキ層の層数とニッケルメッキ層の合計厚さと
の組合せは、リードの寸法に合わせて適宜選択すれば良
いことである。
が、本発明は上記実施例に何ら限定されるものでなく、
本発明の趣旨を逸脱しない範囲で種々の変形改良が可能
であることは容易に推察できるものである。例えば、ニ
ッケルメッキ層の層数とニッケルメッキ層の合計厚さと
の組合せは、リードの寸法に合わせて適宜選択すれば良
いことである。
【００５９】また、本実施例ではフラットパッケージタ
イプの半導体セラミックパッケージについて説明した
が、この他にもピングリッドアレイタイプの半導体セラ
ミックパッケージ等被メッキ基材にまで到達するピンホ
ールの発生を抑制することが要求される外部接続端子で
あればこれに限られない。
イプの半導体セラミックパッケージについて説明した
が、この他にもピングリッドアレイタイプの半導体セラ
ミックパッケージ等被メッキ基材にまで到達するピンホ
ールの発生を抑制することが要求される外部接続端子で
あればこれに限られない。
【００６０】
【発明の効果】以上説明したことから明かなように本発
明は、半導体パッケージにおける外部接続端子を外部接
続端子基材の表面に複数回に渡る下地メッキ処理とそれ
ぞれのメッキ処理の度にそのメッキ層をアニーリングに
より結晶成長組織とし、その上に仕上げメッキ処理とし
ての金メッキを施したものである。従って、ピンホール
の少ない緻密な下地メッキ層が得られ、下地メッキ層の
厚みをそれ程厚くしなくても通電回路の断線や短絡のな
い外部接続端子を備えた半導体パッケージを提供するこ
とができる。これは、半導体の多機能化、ＩＣの集積化
に対応できるものであり、また下地メッキ層をそれ程厚
くしなくても済むことによる経済的効果も大きく、産業
上極めて有効である。
明は、半導体パッケージにおける外部接続端子を外部接
続端子基材の表面に複数回に渡る下地メッキ処理とそれ
ぞれのメッキ処理の度にそのメッキ層をアニーリングに
より結晶成長組織とし、その上に仕上げメッキ処理とし
ての金メッキを施したものである。従って、ピンホール
の少ない緻密な下地メッキ層が得られ、下地メッキ層の
厚みをそれ程厚くしなくても通電回路の断線や短絡のな
い外部接続端子を備えた半導体パッケージを提供するこ
とができる。これは、半導体の多機能化、ＩＣの集積化
に対応できるものであり、また下地メッキ層をそれ程厚
くしなくても済むことによる経済的効果も大きく、産業
上極めて有効である。
【図１】本発明が適用される半導体セラミックパッケー
ジの一例を示した外観斜視図である。
ジの一例を示した外観斜視図である。
【図２】図１に示した半導体セラミックパッケージにお
けるリードのメッキ構造を示した断面図である。
けるリードのメッキ構造を示した断面図である。
１ 外部接続端子（リード） １１ リード基材 １２ 第１下地ニッケルメッキ層 １３ 第２下地ニッケルメッキ層 １４ 第３下地ニッケルメッキ層 １５ 仕上げ金メッキ層 Ｐ パッケージ本体
Claims (7)
- 【請求項１】 半導体パッケージに設けられる外部接続
端子であって、前記外部接続端子基材の表面に、複数層
の結晶成長させた下地メッキ層と、最上層の前記下地メ
ッキ層の上に形成された仕上げメッキ層とを有すること
を特徴とする半導体パッケージの外部接続端子。 - 【請求項２】 前記下地メッキ層は、ニッケルまたはニ
ッケル合金メッキからなることを特徴とする請求項１に
記載される半導体パッケージの外部接続端子。 - 【請求項３】 前記仕上げメッキ層は、金または金合金
メッキからなることを特徴とする請求項１又は２に記載
される半導体パッケージの外部接続端子。 - 【請求項４】 前記下地メッキ層は、３層以上形成され
ていることを特徴とする請求項１〜３に記載される半導
体パッケージの外部接続端子。 - 【請求項５】 前記外部接続端子の基材は、鉄−ニッケ
ル系合金材料であることを特徴とする請求項１〜４に記
載される半導体パッケージの外部接続端子。 - 【請求項６】 半導体パッケージに設けられる外部接続
端子の製造方法であって、前記外部接続端子基材の表面
に、下地メッキ層を形成する工程と、加熱により下地メ
ッキの粒子を結晶成長させるアニーリング工程とを複数
回繰り返した後、最上層の前記下地メッキ層の上に仕上
げメッキ層を形成することを特徴とする半導体パッケー
ジの外部接続端子の製造方法。 - 【請求項７】 前記外部接続端子基材の表面を、予めケ
ミカルエッチング処理を施した後に前記下地メッキを行
うことを特徴とする請求項６に記載される半導体パッケ
ージの外部接続端子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24383393A JP3693300B2 (ja) | 1993-09-03 | 1993-09-03 | 半導体パッケージの外部接続端子及びその製造方法 |
| US08/454,726 US5668060A (en) | 1993-09-03 | 1995-05-31 | Outer lead for a semiconductor IC package and a method of fabricating the same |
| US08/514,838 US5583379A (en) | 1993-09-03 | 1995-08-14 | Outer lead for a semiconductor IC package having individually annealed plated layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24383393A JP3693300B2 (ja) | 1993-09-03 | 1993-09-03 | 半導体パッケージの外部接続端子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0773769A true JPH0773769A (ja) | 1995-03-17 |
| JP3693300B2 JP3693300B2 (ja) | 2005-09-07 |
Family
ID=17109625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24383393A Expired - Lifetime JP3693300B2 (ja) | 1993-09-03 | 1993-09-03 | 半導体パッケージの外部接続端子及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5668060A (ja) |
| JP (1) | JP3693300B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010198780A (ja) * | 2009-02-23 | 2010-09-09 | Sumitomo Wiring Syst Ltd | 端子金具 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3239231B2 (ja) * | 1996-04-11 | 2001-12-17 | 日本特殊陶業株式会社 | パッドを備えるセラミック基板、端子部材を備えるセラミック基板およびそれらの製造方法 |
| JP3259894B2 (ja) * | 1996-04-30 | 2002-02-25 | ソニー株式会社 | リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置 |
| JP3481392B2 (ja) * | 1996-06-13 | 2003-12-22 | 古河電気工業株式会社 | 電子部品リード部材及びその製造方法 |
| TW401634B (en) * | 1997-04-09 | 2000-08-11 | Sitron Prec Co Ltd | Lead frame and its manufacture method |
| JP4277342B2 (ja) * | 1999-02-16 | 2009-06-10 | ソニー株式会社 | 情報処理装置 |
| US6545342B1 (en) * | 1999-05-03 | 2003-04-08 | Texas Instruments Incorporated | Pre-finished leadframe for semiconductor devices and method of fabrication |
| AUPQ653700A0 (en) * | 2000-03-28 | 2000-04-20 | Ceramic Fuel Cells Limited | Surface treated electrically conductive metal element and method of forming same |
| US20030137032A1 (en) * | 2000-05-01 | 2003-07-24 | Abbott Donald C. | Pre-finished leadframe for semiconductor devices and method fo fabrication |
| US6667629B2 (en) | 2001-09-24 | 2003-12-23 | Rika Electronics International, Inc. | Electrical test probes and methods of making the same |
| DE102005006281B4 (de) * | 2005-02-10 | 2014-07-17 | Infineon Technologies Ag | Hochfrequenzleistungsbauteil mit Goldbeschichtungen und Verfahren zur Herstellung desselben |
| KR100819800B1 (ko) * | 2005-04-15 | 2008-04-07 | 삼성테크윈 주식회사 | 반도체 패키지용 리드 프레임 |
| KR100702956B1 (ko) * | 2005-04-26 | 2007-04-03 | 삼성테크윈 주식회사 | 반도체 팩키지용 리드프레임 및 그 제조 방법 |
| JP4140648B2 (ja) * | 2006-11-02 | 2008-08-27 | 住友電気工業株式会社 | ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法 |
| US8802477B2 (en) * | 2009-06-09 | 2014-08-12 | International Business Machines Corporation | Heterojunction III-V photovoltaic cell fabrication |
| US20110048517A1 (en) * | 2009-06-09 | 2011-03-03 | International Business Machines Corporation | Multijunction Photovoltaic Cell Fabrication |
| US20100310775A1 (en) * | 2009-06-09 | 2010-12-09 | International Business Machines Corporation | Spalling for a Semiconductor Substrate |
| US8633097B2 (en) * | 2009-06-09 | 2014-01-21 | International Business Machines Corporation | Single-junction photovoltaic cell |
| US8703521B2 (en) | 2009-06-09 | 2014-04-22 | International Business Machines Corporation | Multijunction photovoltaic cell fabrication |
Citations (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4712446Y1 (ja) * | 1967-12-28 | 1972-05-09 | ||
| JPS50103674A (ja) * | 1974-01-23 | 1975-08-15 | ||
| JPS5280469A (en) * | 1975-12-26 | 1977-07-06 | Matsushita Electric Works Ltd | Plated contacts |
| JPS6051832U (ja) * | 1983-09-19 | 1985-04-11 | 三菱電機株式会社 | 電気接触子 |
| JPS63183191A (ja) * | 1987-01-22 | 1988-07-28 | Nkk Corp | 耐食性に優れた鉛−錫合金めつき鋼板 |
| JPS6438936A (en) * | 1987-08-05 | 1989-02-09 | Omron Tateisi Electronics Co | Contact piece |
| JPS6448331A (en) * | 1987-08-18 | 1989-02-22 | Omron Tateisi Electronics Co | Terminal member |
| JPH01111881A (ja) * | 1987-10-24 | 1989-04-28 | Shinko Electric Ind Co Ltd | 無電解金めっき方法 |
| JPH01132072A (ja) * | 1987-11-18 | 1989-05-24 | Yazaki Corp | 端子、接点等の金メッキ部品 |
| JPH01253294A (ja) * | 1988-03-31 | 1989-10-09 | Yamaha Motor Co Ltd | プリント配線基板及びその製造方法 |
| JPH02120846U (ja) * | 1989-03-16 | 1990-09-28 | ||
| JPH0346775A (ja) * | 1989-07-13 | 1991-02-28 | Toyota Motor Corp | 電気接点 |
| JPH03287795A (ja) * | 1990-04-04 | 1991-12-18 | Katayama Tokushu Kogyo Kk | 深絞り電池ケース用の光沢Ｎｉメッキ鋼帯およびその製造方法 |
| JPH04169010A (ja) * | 1990-10-31 | 1992-06-17 | Aisin Seiki Co Ltd | 電気接点材料 |
| JPH04294009A (ja) * | 1991-03-22 | 1992-10-19 | Aisin Seiki Co Ltd | 電気接点材料 |
| JPH04313259A (ja) * | 1991-04-10 | 1992-11-05 | Ngk Spark Plug Co Ltd | 半導体パッケージ |
| JPH0590465A (ja) * | 1991-09-27 | 1993-04-09 | Mitsui High Tec Inc | 半導体装置 |
| JPH05109958A (ja) * | 1991-10-17 | 1993-04-30 | Shinko Electric Ind Co Ltd | リードフレーム |
| JPH05198575A (ja) * | 1991-05-01 | 1993-08-06 | Kobe Steel Ltd | 耐食性ＡｌまたはＡｌ合金材 |
| JPH05258633A (ja) * | 1992-03-11 | 1993-10-08 | Sumitomo Wiring Syst Ltd | 電気接点用材料 |
| JPH06325650A (ja) * | 1993-05-10 | 1994-11-25 | Omron Corp | 組合せ電気接点並びにリレーおよびスイッチ |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58104193A (ja) * | 1981-12-14 | 1983-06-21 | Fujitsu Ltd | 金めつき膜の製造方法 |
| JPS58147581A (ja) * | 1982-02-26 | 1983-09-02 | Fujitsu Ltd | 金めつき方法 |
| JPH0624435B2 (ja) * | 1983-08-22 | 1994-03-30 | ティーディーケイ株式会社 | スイッチング電源 |
| DE3856562T2 (de) * | 1987-07-03 | 2004-08-05 | Sumitomo Electric Industries, Ltd. | Verbindungsstruktur zwischen Bauelementen für Halbleiterapparat |
| JPH01302844A (ja) * | 1988-05-31 | 1989-12-06 | Sumitomo Metal Mining Co Ltd | パッケージカバーの製造方法 |
| JPH0217662A (ja) * | 1988-07-06 | 1990-01-22 | Sumitomo Metal Mining Co Ltd | 耐腐食性ハーメチックシールカバー及びその製造方法 |
| JP2625175B2 (ja) * | 1988-10-12 | 1997-07-02 | 学校法人早稲田大学 | Ｎｉ−Ｐ合金皮膜の熱処理方法 |
| JP2797542B2 (ja) * | 1989-11-06 | 1998-09-17 | ソニー株式会社 | リードフレームの製造方法 |
| JP2809799B2 (ja) * | 1990-03-20 | 1998-10-15 | 富士通株式会社 | 半導体装置 |
| JPH04283953A (ja) * | 1991-03-12 | 1992-10-08 | Dainippon Printing Co Ltd | 半導体用リードフレーム材およびリードフレームの製造法 |
-
1993
- 1993-09-03 JP JP24383393A patent/JP3693300B2/ja not_active Expired - Lifetime
-
1995
- 1995-05-31 US US08/454,726 patent/US5668060A/en not_active Expired - Fee Related
- 1995-08-14 US US08/514,838 patent/US5583379A/en not_active Expired - Lifetime
Patent Citations (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4712446Y1 (ja) * | 1967-12-28 | 1972-05-09 | ||
| JPS50103674A (ja) * | 1974-01-23 | 1975-08-15 | ||
| JPS5280469A (en) * | 1975-12-26 | 1977-07-06 | Matsushita Electric Works Ltd | Plated contacts |
| JPS6051832U (ja) * | 1983-09-19 | 1985-04-11 | 三菱電機株式会社 | 電気接触子 |
| JPS63183191A (ja) * | 1987-01-22 | 1988-07-28 | Nkk Corp | 耐食性に優れた鉛−錫合金めつき鋼板 |
| JPS6438936A (en) * | 1987-08-05 | 1989-02-09 | Omron Tateisi Electronics Co | Contact piece |
| JPS6448331A (en) * | 1987-08-18 | 1989-02-22 | Omron Tateisi Electronics Co | Terminal member |
| JPH01111881A (ja) * | 1987-10-24 | 1989-04-28 | Shinko Electric Ind Co Ltd | 無電解金めっき方法 |
| JPH01132072A (ja) * | 1987-11-18 | 1989-05-24 | Yazaki Corp | 端子、接点等の金メッキ部品 |
| JPH01253294A (ja) * | 1988-03-31 | 1989-10-09 | Yamaha Motor Co Ltd | プリント配線基板及びその製造方法 |
| JPH02120846U (ja) * | 1989-03-16 | 1990-09-28 | ||
| JPH0346775A (ja) * | 1989-07-13 | 1991-02-28 | Toyota Motor Corp | 電気接点 |
| JPH03287795A (ja) * | 1990-04-04 | 1991-12-18 | Katayama Tokushu Kogyo Kk | 深絞り電池ケース用の光沢Ｎｉメッキ鋼帯およびその製造方法 |
| JPH04169010A (ja) * | 1990-10-31 | 1992-06-17 | Aisin Seiki Co Ltd | 電気接点材料 |
| JPH04294009A (ja) * | 1991-03-22 | 1992-10-19 | Aisin Seiki Co Ltd | 電気接点材料 |
| JPH04313259A (ja) * | 1991-04-10 | 1992-11-05 | Ngk Spark Plug Co Ltd | 半導体パッケージ |
| JPH05198575A (ja) * | 1991-05-01 | 1993-08-06 | Kobe Steel Ltd | 耐食性ＡｌまたはＡｌ合金材 |
| JPH0590465A (ja) * | 1991-09-27 | 1993-04-09 | Mitsui High Tec Inc | 半導体装置 |
| JPH05109958A (ja) * | 1991-10-17 | 1993-04-30 | Shinko Electric Ind Co Ltd | リードフレーム |
| JPH05258633A (ja) * | 1992-03-11 | 1993-10-08 | Sumitomo Wiring Syst Ltd | 電気接点用材料 |
| JPH06325650A (ja) * | 1993-05-10 | 1994-11-25 | Omron Corp | 組合せ電気接点並びにリレーおよびスイッチ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010198780A (ja) * | 2009-02-23 | 2010-09-09 | Sumitomo Wiring Syst Ltd | 端子金具 |
| DE112009004251T5 (de) | 2009-02-23 | 2012-11-08 | Sumitomo Wiring Systems, Ltd. | Anschlusspassstück |
| US8403714B2 (en) | 2009-02-23 | 2013-03-26 | Sumitomo Wiring Systems, Ltd. | Terminal fitting |
Also Published As
| Publication number | Publication date |
|---|---|
| US5668060A (en) | 1997-09-16 |
| JP3693300B2 (ja) | 2005-09-07 |
| US5583379A (en) | 1996-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0773769A (ja) | 半導体パッケージの外部接続端子及びその製造方法 | |
| JP6078585B2 (ja) | 小型電子機器、その形成方法、およびシステム | |
| EP0373241B1 (en) | Film carrier and method of manufacturing same | |
| KR970000972B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6452271B2 (en) | Interconnect component for a semiconductor die including a ruthenium layer and a method for its fabrication | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| TWI831944B (zh) | 導線架 | |
| US6686660B2 (en) | Semiconductor device | |
| JPH0621140A (ja) | 銅と半導体の化合物を含むメタラジを有する電子デバイス | |
| TWI811532B (zh) | 導線架 | |
| JPS61265853A (ja) | 金属接点の形成方法 | |
| CN211879377U (zh) | 器件 | |
| TWI831943B (zh) | 導線架 | |
| TWI790062B (zh) | 具備Ni電鍍皮膜之鍍敷結構體及含有該鍍敷結構體之引線框 | |
| JPS636850A (ja) | 電子部品の製造方法 | |
| TWI820313B (zh) | 導線架 | |
| JP3813077B2 (ja) | 転写用はんだバンプシートおよびその製造方法、ならびに半導体装置およびプリント基板の製造方法 | |
| KR970005717B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TW202319583A (zh) | 半導體裝置及其製造方法 | |
| JP3053935B2 (ja) | 半導体装置及びその製造方法 | |
| JPH054213A (ja) | セラミツクスパツケージのめつき方法 | |
| JPH04174546A (ja) | 銅合金製半導体リードフレームの製造方法 | |
| JPS6086840A (ja) | 半導体装置の製造方法 | |
| JPH08250546A (ja) | 半導体装置 | |
| JPH08241911A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050620 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |