JPH0771060B2 - フレーム同期保護回路 - Google Patents
フレーム同期保護回路Info
- Publication number
- JPH0771060B2 JPH0771060B2 JP2095852A JP9585290A JPH0771060B2 JP H0771060 B2 JPH0771060 B2 JP H0771060B2 JP 2095852 A JP2095852 A JP 2095852A JP 9585290 A JP9585290 A JP 9585290A JP H0771060 B2 JPH0771060 B2 JP H0771060B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- pulse
- counter
- frame
- mismatch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 44
- 230000005540 biological transmission Effects 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 10
- 230000002860 competitive effect Effects 0.000 description 3
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、デジタルデータ通信等のデータ伝送における
受信データのフレーム同期に関するものであり、更に詳
しくは、伝送路の擾乱による符号誤りに対して前記フレ
ーム同期の安定化を図るための同期保護回路に関する。
受信データのフレーム同期に関するものであり、更に詳
しくは、伝送路の擾乱による符号誤りに対して前記フレ
ーム同期の安定化を図るための同期保護回路に関する。
従来の技術 デジタルデータ通信等のデータ伝送においては、フレー
ム毎に同期をとるため、フレーム同期パターン（以下
「同期パターン」という）をデータ列に付加して送信し
ている。そして、受信側ではその同期パターンに従って
同期をとってフレームの区切り目を識別し、正しくデー
タを取り出している。
ム毎に同期をとるため、フレーム同期パターン（以下
「同期パターン」という）をデータ列に付加して送信し
ている。そして、受信側ではその同期パターンに従って
同期をとってフレームの区切り目を識別し、正しくデー
タを取り出している。
ところで、一般に伝送路においては擾乱が発生するた
め、この擾乱に対してフレーム同期の安定化を図る必要
がある。すなわち、正しく同期がとられているときは擾
乱に対して同期を安定に維持し、同期はずれが生じたと
きは速やかに同期復帰することが要求される。このため
には、通常、フレーム同期保護回路が用いられる。
め、この擾乱に対してフレーム同期の安定化を図る必要
がある。すなわち、正しく同期がとられているときは擾
乱に対して同期を安定に維持し、同期はずれが生じたと
きは速やかに同期復帰することが要求される。このため
には、通常、フレーム同期保護回路が用いられる。
フレーム同期保護回路は、同期引き込みを保護する後方
保護と、同期後に同期を維持又は同期はずれを検出する
前方保護の二つの機能を有している。このうち、前方保
護は擾乱に対して同期を維持するため、前方保護の機能
を実現する回路（以下「前方保護回路」という）は後方
保護に比べてカウンタの段階の多い構成となる。このよ
うな前方保護回路の一例（以下「従来例１」という）を
第３図に示す。
保護と、同期後に同期を維持又は同期はずれを検出する
前方保護の二つの機能を有している。このうち、前方保
護は擾乱に対して同期を維持するため、前方保護の機能
を実現する回路（以下「前方保護回路」という）は後方
保護に比べてカウンタの段階の多い構成となる。このよ
うな前方保護回路の一例（以下「従来例１」という）を
第３図に示す。
第３図はリセット計数器形の同期保護回路における前方
保護の部分（前方保護回路）のブロック回路図である。
この図に示すように本前方保護回路は、一致・不一致検
出回路（８），不一致カウンタ（９），及びリセット用
ORゲート（５）から構成される。そして、一致・不一致
検出回路（８）では入力端（１）から入力された各受信
フレームの同期パターン区間のデータと所定の同期パタ
ーンとの一致・不一致を判定し、一致時には一致パルス
（Sm）を、不一致時には一致パルス（Su）をそれぞれ１
個ずつ出力する（ここで、「同期パターン区間」とは同
期パターンが格納されるべきフレーム先頭部の区間をい
う。以下同様。）出力された一致パルス（Sm）及び不一
致パルス（Su）は、それぞれORゲート（５）及び不一致
カウンタ（９）に入力される。不一致カウンタ（９）で
は、入力された不一致パルス（Su）をカウントし、カウ
ント値が所定値ｎに達すると出力端（６）に同期はずれ
検出パルス（Sd）を出力する（このとき、ｎを「カウン
タのサイズ」という）。この同期はずれ検出パルス（S
d）に基づいて同期はずれに対応した動作が他の回路で
行なわれるとともに、ORゲート（５）を介して不一致カ
ウンタ（９）がリセットされる。ただし、不一致パルス
（Su）のカウント中に一度でも一致パルス（Sm）が出力
されると、この一致パルス（Sm）はORゲート（５）を介
してリセットパルス（Sr）として不一致カウンタ（９）
に入力される。したがって、一致パルス（Sm）出力後
は、不一致カウンタ（９）はカウント値０の状態から再
び不一致パルス（Su）のカウントを行なう。
保護の部分（前方保護回路）のブロック回路図である。
この図に示すように本前方保護回路は、一致・不一致検
出回路（８），不一致カウンタ（９），及びリセット用
ORゲート（５）から構成される。そして、一致・不一致
検出回路（８）では入力端（１）から入力された各受信
フレームの同期パターン区間のデータと所定の同期パタ
ーンとの一致・不一致を判定し、一致時には一致パルス
（Sm）を、不一致時には一致パルス（Su）をそれぞれ１
個ずつ出力する（ここで、「同期パターン区間」とは同
期パターンが格納されるべきフレーム先頭部の区間をい
う。以下同様。）出力された一致パルス（Sm）及び不一
致パルス（Su）は、それぞれORゲート（５）及び不一致
カウンタ（９）に入力される。不一致カウンタ（９）で
は、入力された不一致パルス（Su）をカウントし、カウ
ント値が所定値ｎに達すると出力端（６）に同期はずれ
検出パルス（Sd）を出力する（このとき、ｎを「カウン
タのサイズ」という）。この同期はずれ検出パルス（S
d）に基づいて同期はずれに対応した動作が他の回路で
行なわれるとともに、ORゲート（５）を介して不一致カ
ウンタ（９）がリセットされる。ただし、不一致パルス
（Su）のカウント中に一度でも一致パルス（Sm）が出力
されると、この一致パルス（Sm）はORゲート（５）を介
してリセットパルス（Sr）として不一致カウンタ（９）
に入力される。したがって、一致パルス（Sm）出力後
は、不一致カウンタ（９）はカウント値０の状態から再
び不一致パルス（Su）のカウントを行なう。
以上の構成の前方保護回路の動作を、正しいフレーム同
期位置で同期している場合と誤ったフレーム同期位置で
同期している場合について以下に述べる。なお、以下に
おいてフレーム長は固定で既知とする。
期位置で同期している場合と誤ったフレーム同期位置で
同期している場合について以下に述べる。なお、以下に
おいてフレーム長は固定で既知とする。
（動作１）正しいフレーム同期位置で同期している場合 符号誤りがないときは一致・不一致検出回路（８）は入
力端（１）から１フレームが入力される毎に一致パルス
（Sm）を１個出力するが、不一致パルス（Su）は出力し
ない。これに対し、伝送路の擾乱によって符号誤りが発
生すると同期パターンが不一致と誤認して不一致パルス
（Su）を出力し、不一致カウンタ（９）はこの不一致パ
ルス（Su）をカウントする。しかし、正しいフレーム同
期位置で同期していると、通常、一致パルス（Sm）が頻
繁に出力されるので、不一致カウンタ（９）はそのカウ
ント値が前記所定値ｎに達する前に一致パルス（Sm）に
よってリセットされ、同期はずれ検出パルス（Sd）は出
力されない。したがって、伝送路の擾乱が生じても同期
はずれはほとんど起こらない。
力端（１）から１フレームが入力される毎に一致パルス
（Sm）を１個出力するが、不一致パルス（Su）は出力し
ない。これに対し、伝送路の擾乱によって符号誤りが発
生すると同期パターンが不一致と誤認して不一致パルス
（Su）を出力し、不一致カウンタ（９）はこの不一致パ
ルス（Su）をカウントする。しかし、正しいフレーム同
期位置で同期していると、通常、一致パルス（Sm）が頻
繁に出力されるので、不一致カウンタ（９）はそのカウ
ント値が前記所定値ｎに達する前に一致パルス（Sm）に
よってリセットされ、同期はずれ検出パルス（Sd）は出
力されない。したがって、伝送路の擾乱が生じても同期
はずれはほとんど起こらない。
（動作２）誤ったフレーム同期位置で同期している場合 一致・不一致検出回路（９）は、通常、入力端（１）か
ら１フレームが入力される毎に不一致パルス（Su）を１
個出力する。不一致カウンタ（９）はこの不一致パルス
（Su）をカウントしてカウント値が所定値ｎに達すると
出力端（６）に同期はずれ検出パルス（Sd）を出力す
る。そして、この同期はずれ検出パルス（Sd）に基づい
て同期はずれに対応した動作が他の回路で行なわれる。
一方、一致・不一致検出回路（８）では、一致パルス
（Sm）をほとんど出力しないが、入力されたフレームの
同期パターンとみなされたデータが偶然所定の同期パタ
ーンと一致して一致パルス（Sm）を出力することがあ
る。しかし、不一致カウンタ（９）のカウント値が所定
値ｎに達するまでに偶然この一致パルス（Sm）を出力す
る確率は小さいので、通常、一致・不一致検出回路
（８）におけるｎ回の同期パターンの照合で同期はずれ
検出を行なう。
ら１フレームが入力される毎に不一致パルス（Su）を１
個出力する。不一致カウンタ（９）はこの不一致パルス
（Su）をカウントしてカウント値が所定値ｎに達すると
出力端（６）に同期はずれ検出パルス（Sd）を出力す
る。そして、この同期はずれ検出パルス（Sd）に基づい
て同期はずれに対応した動作が他の回路で行なわれる。
一方、一致・不一致検出回路（８）では、一致パルス
（Sm）をほとんど出力しないが、入力されたフレームの
同期パターンとみなされたデータが偶然所定の同期パタ
ーンと一致して一致パルス（Sm）を出力することがあ
る。しかし、不一致カウンタ（９）のカウント値が所定
値ｎに達するまでに偶然この一致パルス（Sm）を出力す
る確率は小さいので、通常、一致・不一致検出回路
（８）におけるｎ回の同期パターンの照合で同期はずれ
検出を行なう。
次に、前方保護回路の他の例（以下「従来例２」とい
う）について第４図に基づいて説明する。
う）について第４図に基づいて説明する。
第４図は競合計数器形の同期保護回路における前方保護
の部分（前方保護回路）のブロック回路図である。本前
方保護回路も、従来例１と同様に、一致・不一致検出回
路（８），リセット用ORゲート（５），及び不一致カウ
ンタ（９）を有しており、これらの機能も従来例１と同
様である。本前方保護回路が従来例１と異なっているの
はサイズｍの一致カウンタ（７）が付加されている点で
あり、この一致カウンタ（７）は一致・不一致検出回路
（８）が出力する一致パルス（Sm）をカウントし、カウ
ント値が所定値ｍ（カウンタのサイズ）に達すると一致
カウンタ出力パルス（Se）を出力する。この一致カウン
タ出力パルス（Se）は同期はずれ検出パルス（Sd）とと
もにORゲート（５）に入力され、ORゲート（５）の出力
は不一致カウンタ（８）及び一致カウンタ（７）にリセ
ットパルス（Sr）として入力される。したがって、同期
はずれ検出パルス（Sd）又は一致カウンタ出力パルス
（Se）のいずれかが出力された後は、不一致カウンタ
（９）及び一致カウンタ（７）はカウント値０の状態か
ら再びカウントを行なう。
の部分（前方保護回路）のブロック回路図である。本前
方保護回路も、従来例１と同様に、一致・不一致検出回
路（８），リセット用ORゲート（５），及び不一致カウ
ンタ（９）を有しており、これらの機能も従来例１と同
様である。本前方保護回路が従来例１と異なっているの
はサイズｍの一致カウンタ（７）が付加されている点で
あり、この一致カウンタ（７）は一致・不一致検出回路
（８）が出力する一致パルス（Sm）をカウントし、カウ
ント値が所定値ｍ（カウンタのサイズ）に達すると一致
カウンタ出力パルス（Se）を出力する。この一致カウン
タ出力パルス（Se）は同期はずれ検出パルス（Sd）とと
もにORゲート（５）に入力され、ORゲート（５）の出力
は不一致カウンタ（８）及び一致カウンタ（７）にリセ
ットパルス（Sr）として入力される。したがって、同期
はずれ検出パルス（Sd）又は一致カウンタ出力パルス
（Se）のいずれかが出力された後は、不一致カウンタ
（９）及び一致カウンタ（７）はカウント値０の状態か
ら再びカウントを行なう。
以上の構成からわかるように、従来例１では不一致パル
ス（Su）をカウント中に１度でも一致パルス（Sm）が発
生すると不一致カウンタ（９）をリセットしていたのに
対し、従来例２では一致パルス（Sm）もカウントしてカ
ウント値が所定値ｍに達したときに不一致カウンタ
（９）をリセットしている。したがって、従来例１では
連続してｎ個の不一致パルスが観測されたときに同期は
ずれ検出パルス（Sd）を出力するのに対し、従来例２で
はｎ個の不一致パルスを含む連続した一区間における不
一致パルス密度がn/（ｎ＋ｍ−１）以上となったときに
同期はずれ検出パルス（Sd）を出力する。すなわち、従
来例１では同期の判定閾値が不一致カウンタ（９）のみ
に依存していたのに対し、従来例２では二つのカウンタ
（７）（９）を用いることで判定閾値をほぼ任意の値に
設定することができる。このため、従来例２の前方保護
回路は自由度の大きい保護回路としてよく用いられる。
ス（Su）をカウント中に１度でも一致パルス（Sm）が発
生すると不一致カウンタ（９）をリセットしていたのに
対し、従来例２では一致パルス（Sm）もカウントしてカ
ウント値が所定値ｍに達したときに不一致カウンタ
（９）をリセットしている。したがって、従来例１では
連続してｎ個の不一致パルスが観測されたときに同期は
ずれ検出パルス（Sd）を出力するのに対し、従来例２で
はｎ個の不一致パルスを含む連続した一区間における不
一致パルス密度がn/（ｎ＋ｍ−１）以上となったときに
同期はずれ検出パルス（Sd）を出力する。すなわち、従
来例１では同期の判定閾値が不一致カウンタ（９）のみ
に依存していたのに対し、従来例２では二つのカウンタ
（７）（９）を用いることで判定閾値をほぼ任意の値に
設定することができる。このため、従来例２の前方保護
回路は自由度の大きい保護回路としてよく用いられる。
発明が解決しようとする課題 前述の動作１及び動作２からわかるように、前方同期保
護回路においては次の二つの機能が重要である。
護回路においては次の二つの機能が重要である。
（機能１）正しいフレーム同期位置で同期している場
合、伝送路の擾乱に対して同期はずれを起こさない。
合、伝送路の擾乱に対して同期はずれを起こさない。
（機能２）誤ったフレーム同期位置で同期している場
合、速やかに同期はずれ検出を行なう。
合、速やかに同期はずれ検出を行なう。
以下、前述の二つの従来例について上記機能を検討す
る。
る。
まず、従来例１について検討する。従来例１において正
しいフレーム同期位置で同期している場合に符号誤りに
よって同期はずれを起こす確率Perrは Perr＝{1-(1-p)k}n … となる。ただし、 k:同期パターンのビット長 p:符号誤り率 n:不一致カウンタ（９）のサイズ である。伝送路の擾乱による同期はずれが実用上問題に
ならないようにするためには、上記の確率Perrがある設
定値Ｘ（以下、この設定値を「同期判定設定値」とい
う）に対して次の条件 Perr＜Ｘ … を満足する必要がある。一般に同期パターンのビット長
ｋ及び符号誤り率ｐは受信機側で自由に設定することが
できないので、上式を満足するように不一致カウンタ
（９）のサイズｎを決めることになる。すなわち、上式
より となるようにカウンタサイズｎを決定する。例えば、ｋ
＝16,p＝0.05,X＝1.0×10-8（フレーム周期を1msecとし
た場合に約１日に１回誤りが起こる確率）とすると ｎ＞31.75≒32 … であり、サイズが32の不一致カウンタ（９）が必要とな
る。
しいフレーム同期位置で同期している場合に符号誤りに
よって同期はずれを起こす確率Perrは Perr＝{1-(1-p)k}n … となる。ただし、 k:同期パターンのビット長 p:符号誤り率 n:不一致カウンタ（９）のサイズ である。伝送路の擾乱による同期はずれが実用上問題に
ならないようにするためには、上記の確率Perrがある設
定値Ｘ（以下、この設定値を「同期判定設定値」とい
う）に対して次の条件 Perr＜Ｘ … を満足する必要がある。一般に同期パターンのビット長
ｋ及び符号誤り率ｐは受信機側で自由に設定することが
できないので、上式を満足するように不一致カウンタ
（９）のサイズｎを決めることになる。すなわち、上式
より となるようにカウンタサイズｎを決定する。例えば、ｋ
＝16,p＝0.05,X＝1.0×10-8（フレーム周期を1msecとし
た場合に約１日に１回誤りが起こる確率）とすると ｎ＞31.75≒32 … であり、サイズが32の不一致カウンタ（９）が必要とな
る。
一方、ｎ＝32に設定したときの機能２については以下の
ようになる。すなわち、フレーム周期をtcic＝1.0×10
-3secとすると、誤ったフレーム同期位置で同期してい
る場合に同期はずれ検出に要する時間tdetは tdet≧ｎ・tcic≒32×10-3sec … となる。したがって、同期はずれ検出に約32msec以上も
の時間を必要とする。なお、不一致パルス（Su）をｎ個
カウント中に不一致カウンタ（９）がリセットされない
ときtdet＝ｎ・tcic≒32×10-3となる。この同期はずれ
検出時間tdetを短縮するためには不一致カウンタ（９）
のサイズｎを小さくする必要があるが、カウンタのサイ
ズｎを小さくすると同期の判定誤りの発生する確率が高
くなる（同期判定設定値Ｘとしてより大きな値を選択す
ることになる）という問題がある。
ようになる。すなわち、フレーム周期をtcic＝1.0×10
-3secとすると、誤ったフレーム同期位置で同期してい
る場合に同期はずれ検出に要する時間tdetは tdet≧ｎ・tcic≒32×10-3sec … となる。したがって、同期はずれ検出に約32msec以上も
の時間を必要とする。なお、不一致パルス（Su）をｎ個
カウント中に不一致カウンタ（９）がリセットされない
ときtdet＝ｎ・tcic≒32×10-3となる。この同期はずれ
検出時間tdetを短縮するためには不一致カウンタ（９）
のサイズｎを小さくする必要があるが、カウンタのサイ
ズｎを小さくすると同期の判定誤りの発生する確率が高
くなる（同期判定設定値Ｘとしてより大きな値を選択す
ることになる）という問題がある。
次に、従来例２について検討する。前述のように、従来
例２ではｎ個の不一致パルスを含む連続した一区間にお
ける不一致パルス密度がn/（ｎ＋ｍ−１）以上となった
ときに同期はずれ検出パルス（Sd）を出力する。したが
って、正しいフレーム同期位置で同期している場合に符
号誤りによって同期はずれを起こす確率Perrは となり、Perr＜Ｘを満たすために必要となる不一致カウ
ンタ（９）のサイズは一般に従来例１の場合よりも大き
くなる。また、同期判定設定値Ｘと同期はずれ検出時間
tdetとの関係についても従来例１と同様の問題が生じ
る。
例２ではｎ個の不一致パルスを含む連続した一区間にお
ける不一致パルス密度がn/（ｎ＋ｍ−１）以上となった
ときに同期はずれ検出パルス（Sd）を出力する。したが
って、正しいフレーム同期位置で同期している場合に符
号誤りによって同期はずれを起こす確率Perrは となり、Perr＜Ｘを満たすために必要となる不一致カウ
ンタ（９）のサイズは一般に従来例１の場合よりも大き
くなる。また、同期判定設定値Ｘと同期はずれ検出時間
tdetとの関係についても従来例１と同様の問題が生じ
る。
上述の従来例１及び従来例２についての検討からわかる
ように、不一致パルスを，又は不一致パルス及び不一致
パルスをカウンタでカウントする方法においては、同期
判定設定値Ｘは自由に選べるものの、伝送路における符
号誤り（伝送路の擾乱）による同期判定誤りの発生を抑
えるように不一致カウンタのサイズｎを設定すると、同
期はずれ検出が遅れる。一方、同期はずれ検出を早める
ためには不一致カウンタのサイズｎを小さくする必要が
あるが、カウンタのサイズｎを小さくすると同期の判定
誤りが多くなる。すなわち、機能１と機能２とは相反す
る機能であり、いずれか一方を優先すれば他方を犠牲に
しなければならないという重大な問題が存在する。
ように、不一致パルスを，又は不一致パルス及び不一致
パルスをカウンタでカウントする方法においては、同期
判定設定値Ｘは自由に選べるものの、伝送路における符
号誤り（伝送路の擾乱）による同期判定誤りの発生を抑
えるように不一致カウンタのサイズｎを設定すると、同
期はずれ検出が遅れる。一方、同期はずれ検出を早める
ためには不一致カウンタのサイズｎを小さくする必要が
あるが、カウンタのサイズｎを小さくすると同期の判定
誤りが多くなる。すなわち、機能１と機能２とは相反す
る機能であり、いずれか一方を優先すれば他方を犠牲に
しなければならないという重大な問題が存在する。
また、以上の問題以外に次のようなシステム上の問題も
存在する。
存在する。
すなわち、一般に同期パターンはフレーム毎に付加され
る固定パターンであるが、なんらかの要因で同期パター
ンと同一のビットパターンが固定パターンとして発生す
る場合に同期パターンをフレーム毎に反転するシステム
が存在する。第５図にこのようなシステムにおけるデー
タフォーマットを示す。この図において、フレーム長は
既知の固定値であり、各フレームの先頭部の同期パター
ン区間（11）に同期パターンとしてビットパターンＡと
を交互に付加している。ただし、ビットパターンは
ビットパターンＡの各ビットを反転させたものである。
また、各フレーム内の固定区間（13）になんらかの要因
で固定ビットパターンＡが発生している。この場合、も
し同期パターンを交互に反転させていなければ、区間
（13）のビットパターンＡを同期パターンと誤認して同
期をとってしまう可能性があるが、第５図のように同期
パターンを交互に反転させることでそのような誤認を防
止している。
る固定パターンであるが、なんらかの要因で同期パター
ンと同一のビットパターンが固定パターンとして発生す
る場合に同期パターンをフレーム毎に反転するシステム
が存在する。第５図にこのようなシステムにおけるデー
タフォーマットを示す。この図において、フレーム長は
既知の固定値であり、各フレームの先頭部の同期パター
ン区間（11）に同期パターンとしてビットパターンＡと
を交互に付加している。ただし、ビットパターンは
ビットパターンＡの各ビットを反転させたものである。
また、各フレーム内の固定区間（13）になんらかの要因
で固定ビットパターンＡが発生している。この場合、も
し同期パターンを交互に反転させていなければ、区間
（13）のビットパターンＡを同期パターンと誤認して同
期をとってしまう可能性があるが、第５図のように同期
パターンを交互に反転させることでそのような誤認を防
止している。
上記のように同期パターンを交互に反転させた場合、復
号の際に反転している同期パターンを元に戻すため、第
６図に示すような回路が用いられる。この回路は同期回
路の前に置かれ、入力端（14）から入ってきた信号の同
期パターン区間（11）のみを１フレーム置きに反転させ
てビットパターンをＡに戻すように、フレームカウン
タ（16）が信号（17）及び（19）を制御している。すな
わち、信号（17）は１フレーム（固定長）分の信号が入
って来る毎に交互にロウレベル，ハイレベルとなる信号
であり、正しい同期パターン区間（11）でフレームカウ
ンタが動作している場合（正しいフレーム同期位置で同
期している場合）には、同期パターンＡのフレームがエ
クスクルーシブORゲート（Exc Iusive OR Gate、以下
「EXORゲート」という）を通過する期間にロウレベルと
なり、同期パターンのフレームがEXORゲートを通過す
る期間にハイレベルとなる。一方、信号（19）は切換ス
イッチ（SW）を制御する信号であり、この信号によりス
イッチ（SW）の接点（18）は、同期パターン区間では信
号（17）側に接続され、同期パターン区間以外では接地
点側（ロウレベル側）に接続される。その結果、正しい
同期パターン区間（11）でフレームカウンタ（16）が動
作している場合には、Ａ→Ａ→Ａ→Ａ→…というように
反転されない常に同一の同期パターンが同期回路に入力
され（以下、この状態を「状態（ア）」とする）、同期
が保持される。これに対し、正しい同期パターン区間で
ない区間（13）で同期している場合（誤ったフレーム同
期位置で同期している場合）には、Ａ→→Ａ→→…
というように交互に反転された同期パターンが同期回路
に入力され（以下、この状態を「状態（イ）」とす
る）、同期がはずれる。
号の際に反転している同期パターンを元に戻すため、第
６図に示すような回路が用いられる。この回路は同期回
路の前に置かれ、入力端（14）から入ってきた信号の同
期パターン区間（11）のみを１フレーム置きに反転させ
てビットパターンをＡに戻すように、フレームカウン
タ（16）が信号（17）及び（19）を制御している。すな
わち、信号（17）は１フレーム（固定長）分の信号が入
って来る毎に交互にロウレベル，ハイレベルとなる信号
であり、正しい同期パターン区間（11）でフレームカウ
ンタが動作している場合（正しいフレーム同期位置で同
期している場合）には、同期パターンＡのフレームがエ
クスクルーシブORゲート（Exc Iusive OR Gate、以下
「EXORゲート」という）を通過する期間にロウレベルと
なり、同期パターンのフレームがEXORゲートを通過す
る期間にハイレベルとなる。一方、信号（19）は切換ス
イッチ（SW）を制御する信号であり、この信号によりス
イッチ（SW）の接点（18）は、同期パターン区間では信
号（17）側に接続され、同期パターン区間以外では接地
点側（ロウレベル側）に接続される。その結果、正しい
同期パターン区間（11）でフレームカウンタ（16）が動
作している場合には、Ａ→Ａ→Ａ→Ａ→…というように
反転されない常に同一の同期パターンが同期回路に入力
され（以下、この状態を「状態（ア）」とする）、同期
が保持される。これに対し、正しい同期パターン区間で
ない区間（13）で同期している場合（誤ったフレーム同
期位置で同期している場合）には、Ａ→→Ａ→→…
というように交互に反転された同期パターンが同期回路
に入力され（以下、この状態を「状態（イ）」とす
る）、同期がはずれる。
上記のシステムにおける前方保護回路の動作について以
下に述べる。まず、上記のシステムに従来例１の前方保
護回路を使用した場合を考えると、この場合、状態
（イ）においても隔フレーム毎に（１フレーム置きに）
一致パルス（Sm）が出力され、不一致カウンタ（９）が
リセットされる。このため、誤ったフレーム同期位置で
同期しているにもかかわらず同期がはずれず、前方保護
の機能を果たさない。ただし、ｎ＞１とする。また、従
来例２の前方保護回路を使用した場合、状態（イ）にお
いては交互に反転された同期パターンが前方保護回路に
入って来るので、不一致カウンタ（７）のサイズを不一
致カウンタ（９）のサイズよりも大きくしなければ、す
なわちｍ＞ｎとしなければ同期がはずれず前方保護の機
能を果たさない。ところが、ｋ＝16ビット,p＝0.05,X＝
１×10-8で設定した場合、例えば一致カウンタ（７）の
サイズｍ＝10に対して、不一致カウンタ（９）のサイズ
は式よりｎ≧63となり、上記条件ｍ＞ｎを満足しな
い。これは、ｋ＝16ビット,p＝0.05という数値条件の下
では、正しいフレーム同期位置で同期している場合であ
っても、一致・不一致検出回路（８）において同期パタ
ーンが一致する一致確率は(1-p)k≒0.44、同期パターン
が一致しない不一致確率は１−(1-p)k≒0.56となり、不
一致確率の方が高いためである。すなわち、同期を安定
に維持しようとすると必ずｍ＜ｎとなるからである。し
たがって、状態（イ）において従来例２の前方保護回路
による同期はずれ検出を可能とするためにｍ＞ｎと設定
すると、ｐ＝0.05程度の高い符号誤り率の場合には同期
が維持できず、符号誤り率の低い領域でしか使用できな
いという重大な問題が存在する。
下に述べる。まず、上記のシステムに従来例１の前方保
護回路を使用した場合を考えると、この場合、状態
（イ）においても隔フレーム毎に（１フレーム置きに）
一致パルス（Sm）が出力され、不一致カウンタ（９）が
リセットされる。このため、誤ったフレーム同期位置で
同期しているにもかかわらず同期がはずれず、前方保護
の機能を果たさない。ただし、ｎ＞１とする。また、従
来例２の前方保護回路を使用した場合、状態（イ）にお
いては交互に反転された同期パターンが前方保護回路に
入って来るので、不一致カウンタ（７）のサイズを不一
致カウンタ（９）のサイズよりも大きくしなければ、す
なわちｍ＞ｎとしなければ同期がはずれず前方保護の機
能を果たさない。ところが、ｋ＝16ビット,p＝0.05,X＝
１×10-8で設定した場合、例えば一致カウンタ（７）の
サイズｍ＝10に対して、不一致カウンタ（９）のサイズ
は式よりｎ≧63となり、上記条件ｍ＞ｎを満足しな
い。これは、ｋ＝16ビット,p＝0.05という数値条件の下
では、正しいフレーム同期位置で同期している場合であ
っても、一致・不一致検出回路（８）において同期パタ
ーンが一致する一致確率は(1-p)k≒0.44、同期パターン
が一致しない不一致確率は１−(1-p)k≒0.56となり、不
一致確率の方が高いためである。すなわち、同期を安定
に維持しようとすると必ずｍ＜ｎとなるからである。し
たがって、状態（イ）において従来例２の前方保護回路
による同期はずれ検出を可能とするためにｍ＞ｎと設定
すると、ｐ＝0.05程度の高い符号誤り率の場合には同期
が維持できず、符号誤り率の低い領域でしか使用できな
いという重大な問題が存在する。
本発明は以上の点に鑑み、同期判定設定値Ｘの選択の自
由度を保ちつつ、正しいフレーム同期位置で同期してい
る場合には伝送路の擾乱に対して同期の判定誤りが発生
しにくく、誤ったフレーム同期位置で同期している場合
には同期はずれを速やかに検出し、かつ、符号誤り率が
高いときにも正しく動作するフレーム同期保護回路を提
供することを目的とする。
由度を保ちつつ、正しいフレーム同期位置で同期してい
る場合には伝送路の擾乱に対して同期の判定誤りが発生
しにくく、誤ったフレーム同期位置で同期している場合
には同期はずれを速やかに検出し、かつ、符号誤り率が
高いときにも正しく動作するフレーム同期保護回路を提
供することを目的とする。
課題を解決するための手段 上記目的を達成するため、本発明では、データ伝送おけ
る受信データのフレーム同期確立の保護を目的とするデ
ジタル式フレーム同期保護回路において、 送信データに含まれる所定のフレーム同期パターンと同
一のフレーム同期パターンを発生させる同期パターン発
生回路と、 受信された各フレームの同期パターン区間のデータと前
記同期パターン発生回路により発生したフレーム同期パ
ターンとを各ビット毎に比較し、ビットの不一致を検出
すると不一致パルスを出力し、前記同期パターン区間の
データと前記フレーム同期パターンとの一致を検出する
と一致パルスを出力する比較回路と、 前記不一致パルスをカウントしてカウント数が所定値に
達するとフレーム同期はずれ検出信号を出力し、前記一
致パルスに基づいてリセットされるカウンタと、 を有した構成としている。
る受信データのフレーム同期確立の保護を目的とするデ
ジタル式フレーム同期保護回路において、 送信データに含まれる所定のフレーム同期パターンと同
一のフレーム同期パターンを発生させる同期パターン発
生回路と、 受信された各フレームの同期パターン区間のデータと前
記同期パターン発生回路により発生したフレーム同期パ
ターンとを各ビット毎に比較し、ビットの不一致を検出
すると不一致パルスを出力し、前記同期パターン区間の
データと前記フレーム同期パターンとの一致を検出する
と一致パルスを出力する比較回路と、 前記不一致パルスをカウントしてカウント数が所定値に
達するとフレーム同期はずれ検出信号を出力し、前記一
致パルスに基づいてリセットされるカウンタと、 を有した構成としている。
作用 このような構成によると、送信データに含まれる所定の
同期パターンと同一の同期パターンが発生し、発生した
同期パターンは受信された各フレームの同期パターン区
間のデータと各ビット毎に比較される。その比較におい
て、ビットの不一致を検出すると不一致パルスが出力さ
れ、その不一致パルスはカウンタでカウントされる。ま
た、発生した同期パターンと受信フレーム同の同期パタ
ーン区間のデータとの一致を検出すると不一致パルスが
出力され、その不一致パルスに基づいて前記カウンタが
リセットされる。
同期パターンと同一の同期パターンが発生し、発生した
同期パターンは受信された各フレームの同期パターン区
間のデータと各ビット毎に比較される。その比較におい
て、ビットの不一致を検出すると不一致パルスが出力さ
れ、その不一致パルスはカウンタでカウントされる。ま
た、発生した同期パターンと受信フレーム同の同期パタ
ーン区間のデータとの一致を検出すると不一致パルスが
出力され、その不一致パルスに基づいて前記カウンタが
リセットされる。
その結果、通常、正しいフレーム同期位置で同期してい
る場合には前記カウンタのカウント値が小さくなり、誤
ったフレーム同期位置で同期している場合にはカウント
値が大きくなる。そして、前記カウンタのカウント値が
所定値に達すると同期はずれ検出パルスが出力される。
る場合には前記カウンタのカウント値が小さくなり、誤
ったフレーム同期位置で同期している場合にはカウント
値が大きくなる。そして、前記カウンタのカウント値が
所定値に達すると同期はずれ検出パルスが出力される。
実施例１ 以下、本発明の一実施例（以下「実施例１」という）を
第１図に基づいて説明する。
第１図に基づいて説明する。
第１図は本発明を実施したリセット計数器形の同期保護
回路における前方保護の部分（前方保護回路）のブロッ
ク回路図である。この図に示すように本前方保護回路
は、同期パターン発生回路（３），比較回路（２），不
一致ビットカウンタ（４），及びリセット用ORゲート
（５）から構成される。そして、入力端（１）から受信
データが比較回路（２）に入力され、同期パターン発生
回路（３）ではその受信データの入力にタイミングを合
わせて所定の同期パターンを発生させる。発生した同期
パターンは送信データに含まれる同期パターンと同一の
ビットパターンであり、この同期パターンも比較回路
（２）に入力される。比較回路（２）では、この自己発
生した同期パターンと受信された各フレームの同期パタ
ーン区間のデータとを各ビット毎に比較し、不一致ビッ
トを検出する度にする度に不一致ビットパルス（Sub）
を出力し、自己発生した同期パターンと受信フレームの
同期パターン区間のデータとの一致を検出すると一致パ
ルス（Sm）を出力する。例えば、同期パターンの長さを
16ビットとした場合、一致しないビットが３ビットあれ
ば不一致ビットパルス（Sub）を３個出力し、同期パタ
ーンの16ビットすべてが一致すれば一致パルス（Sm）を
一個出力する。このようにして出力された不一致ビット
パルス（Sub）及び一致パルス（Sm）は、それぞれ不一
致ビットカウンタ（４）及びORゲート（５）に入力され
る。不一致ビットカウンタ（４）では、入力された不一
致ビットパルス（Sub）をカウントし、カウント値が所
定値Ｎに達すると出力端（６）に同期はずれ検出パルス
（SD）を出力する（このとき、Ｎを「カウンタのサイ
ズ」という）。この同期はずれ検出パルス（Sub）が出
力されると、同期はずれ検出に対応した動作が他の回路
で行なわれるとともに、ORゲート（５）を介して不一致
ビットカウンタ（４）がリセットされる。ただし、不一
致ビットパルス（Sub）のカウント中に一度でも一致パ
ルス（Sm）が出力されると、この一致パルス（Sm）はOR
ゲートを介してリセットパルス（SR）として不一致ビッ
トカウンタ（４）に入力される。したがって、一致パル
ス（Sm）出力後は、不一致ビットカウンタ（４）はカウ
ント値０の状態から再び不一致ビットパルス（Sub）の
カウントを行なう。
回路における前方保護の部分（前方保護回路）のブロッ
ク回路図である。この図に示すように本前方保護回路
は、同期パターン発生回路（３），比較回路（２），不
一致ビットカウンタ（４），及びリセット用ORゲート
（５）から構成される。そして、入力端（１）から受信
データが比較回路（２）に入力され、同期パターン発生
回路（３）ではその受信データの入力にタイミングを合
わせて所定の同期パターンを発生させる。発生した同期
パターンは送信データに含まれる同期パターンと同一の
ビットパターンであり、この同期パターンも比較回路
（２）に入力される。比較回路（２）では、この自己発
生した同期パターンと受信された各フレームの同期パタ
ーン区間のデータとを各ビット毎に比較し、不一致ビッ
トを検出する度にする度に不一致ビットパルス（Sub）
を出力し、自己発生した同期パターンと受信フレームの
同期パターン区間のデータとの一致を検出すると一致パ
ルス（Sm）を出力する。例えば、同期パターンの長さを
16ビットとした場合、一致しないビットが３ビットあれ
ば不一致ビットパルス（Sub）を３個出力し、同期パタ
ーンの16ビットすべてが一致すれば一致パルス（Sm）を
一個出力する。このようにして出力された不一致ビット
パルス（Sub）及び一致パルス（Sm）は、それぞれ不一
致ビットカウンタ（４）及びORゲート（５）に入力され
る。不一致ビットカウンタ（４）では、入力された不一
致ビットパルス（Sub）をカウントし、カウント値が所
定値Ｎに達すると出力端（６）に同期はずれ検出パルス
（SD）を出力する（このとき、Ｎを「カウンタのサイ
ズ」という）。この同期はずれ検出パルス（Sub）が出
力されると、同期はずれ検出に対応した動作が他の回路
で行なわれるとともに、ORゲート（５）を介して不一致
ビットカウンタ（４）がリセットされる。ただし、不一
致ビットパルス（Sub）のカウント中に一度でも一致パ
ルス（Sm）が出力されると、この一致パルス（Sm）はOR
ゲートを介してリセットパルス（SR）として不一致ビッ
トカウンタ（４）に入力される。したがって、一致パル
ス（Sm）出力後は、不一致ビットカウンタ（４）はカウ
ント値０の状態から再び不一致ビットパルス（Sub）の
カウントを行なう。
以上の構成の前方保護回路の動作を、従来例と同様に、
正しいフレーム同期位置で同期している場合と誤ったフ
レーム同期位置で同期している場合について以下に述べ
る。
正しいフレーム同期位置で同期している場合と誤ったフ
レーム同期位置で同期している場合について以下に述べ
る。
（動作１）正しいフレーム同期位置で同期している場合 符号誤りがないときは入力端（１）から１フレームが入
力される毎に一致パルス（Sm）が１個出力されるが、不
一致ビットパルス（Sub）は出力されない。これに対
し、伝送路の擾乱によって符号誤りが発生すると不一致
ビットが検出され、その検出の度に不一致ビットパルス
（Sub）が出力され、不一致ビットカウンタ（４）はこ
の不一致ビットパルス（Sub）をカウントする。しか
し、正しいフレーム同期位置で同期していると、通常、
一致パルス（Sm）が頻繁に出力されるので、不一致ビッ
トカウンタ（４）はそのカウント値が前記所定値Ｎに達
する前に一致パルス（Sm）によってリセットされ、同期
はずれ検出パルス（SD）は出力されない。したがって、
伝送路の擾乱が生じても同期はずれはほとんど起こらな
い。
力される毎に一致パルス（Sm）が１個出力されるが、不
一致ビットパルス（Sub）は出力されない。これに対
し、伝送路の擾乱によって符号誤りが発生すると不一致
ビットが検出され、その検出の度に不一致ビットパルス
（Sub）が出力され、不一致ビットカウンタ（４）はこ
の不一致ビットパルス（Sub）をカウントする。しか
し、正しいフレーム同期位置で同期していると、通常、
一致パルス（Sm）が頻繁に出力されるので、不一致ビッ
トカウンタ（４）はそのカウント値が前記所定値Ｎに達
する前に一致パルス（Sm）によってリセットされ、同期
はずれ検出パルス（SD）は出力されない。したがって、
伝送路の擾乱が生じても同期はずれはほとんど起こらな
い。
（動作２）誤ったフレーム同期位置で同期している場合 不一致ビットは確率1/2で発生し、同期パターンが一致
する確率は通常極めて小さいと考えられる。不一致ビッ
トカウンタ（４）は不一致ビットパルス（Sub）をＮ個
カウントすると同期はずれ検出パルス（SD）を出力す
る。
する確率は通常極めて小さいと考えられる。不一致ビッ
トカウンタ（４）は不一致ビットパルス（Sub）をＮ個
カウントすると同期はずれ検出パルス（SD）を出力す
る。
ここで、上記動作１及び動作２に対応する前述の機能１
及び機能２について検討する。
及び機能２について検討する。
本実施例において正しいフレーム同期位置で同期してい
る場合に不一致ビットを１ビット検出する確率Pe1は Pe1＝kC1p(1-p)k-1 となる。ただし、 k:同期パターンのビット長 p:符号誤り率 である。同様に、不一致ビットを２ビット検出する確率
Pe2は Pe2＝kC1p2(1-p)k-2 となり、このとき不一致ビットパルス（Sub）が２個出
力される。そして一般に、不一致ビットをｊビット検出
する確率Pejは Pej＝kCjpj(1-p)k-j となり、このとき不一致ビットパルス（Sub）がｊ個出
力される。したがって、１フレームに対して出力される
不一致ビットパルス（Sub）の平均個数PEは となる。一方、１フレームに対して不一致ビットが生じ
る確率PE0は PE0＝１−(1-p)k であるので、同期パターンが不一致の場合には、不一致
ビットカウンタ（４）は不一致ビットパルス（Sub）を
平均してPE／PE0個カウントすることになる。例えば、
ｋ＝16,p＝0.05,X＝1.0×10-8とすると、PE≒0.80,PE0
≒0.56であるので PE／PE0≒1.428 となる。したがって、同期パターンの１回の不一致に対
して不一致ビットパルス（Sub）が平均1.428個カウント
される。ところで、従来例１において上記と同一の数値
条件の下で必要な不一致カウンタ（９）のサイズｎは3
1.75（実際には整数でなければならないので32）であっ
た。よって、機能１について従来例１と同程度の性能を
得るためには、平均して、31.75回同期パターンが連続
して不一致となったときに不一致ビットカウンタ（４）
が同期はずれ検出パルス（SD）を出力すればよい。すな
わち、 31.75×1.428≒45.34 であるので、不一致ビットカウンタ（４）のサイズをＮ
＝46とすれば同程度の性能となる。
る場合に不一致ビットを１ビット検出する確率Pe1は Pe1＝kC1p(1-p)k-1 となる。ただし、 k:同期パターンのビット長 p:符号誤り率 である。同様に、不一致ビットを２ビット検出する確率
Pe2は Pe2＝kC1p2(1-p)k-2 となり、このとき不一致ビットパルス（Sub）が２個出
力される。そして一般に、不一致ビットをｊビット検出
する確率Pejは Pej＝kCjpj(1-p)k-j となり、このとき不一致ビットパルス（Sub）がｊ個出
力される。したがって、１フレームに対して出力される
不一致ビットパルス（Sub）の平均個数PEは となる。一方、１フレームに対して不一致ビットが生じ
る確率PE0は PE0＝１−(1-p)k であるので、同期パターンが不一致の場合には、不一致
ビットカウンタ（４）は不一致ビットパルス（Sub）を
平均してPE／PE0個カウントすることになる。例えば、
ｋ＝16,p＝0.05,X＝1.0×10-8とすると、PE≒0.80,PE0
≒0.56であるので PE／PE0≒1.428 となる。したがって、同期パターンの１回の不一致に対
して不一致ビットパルス（Sub）が平均1.428個カウント
される。ところで、従来例１において上記と同一の数値
条件の下で必要な不一致カウンタ（９）のサイズｎは3
1.75（実際には整数でなければならないので32）であっ
た。よって、機能１について従来例１と同程度の性能を
得るためには、平均して、31.75回同期パターンが連続
して不一致となったときに不一致ビットカウンタ（４）
が同期はずれ検出パルス（SD）を出力すればよい。すな
わち、 31.75×1.428≒45.34 であるので、不一致ビットカウンタ（４）のサイズをＮ
＝46とすれば同程度の性能となる。
一方、不一致ビットカウンタ（４）のサイズをＮ＝46と
設定したとき、誤ったフレーム同期位置で同期している
場合に同期はずれ検出に要する時間Tdetは以下のように
なる。すなわち、０と１の生起確率が1/2の２元符号の
場合、16ビット長の一つの同期パターンに対する不一致
ビット数は平均８ビットであるので、 Tdet≧（N/8）・tcic≒5.75×10-3sec となる。ただし、フレーム周期はtcic＝1.0×10-3secで
あり、不一致ビットパルス（Sub）をＮ個カウント中に
不一致ビットカウンタ（４）がリセットされないときTd
et＝（N/8）・tcicとなる。したがって、不一致ビット
パルス（Sub）をＮ個カウント中に偶然同期パターンが
一致する確率が小さいことを考慮すると、同期はずれ検
出に必要な時間は約5.8msecである。すなわち、従来例
１の同期はずれ検出時間tdetが約32msecであったのに対
し約1/5の検出時間となり、機能２についての性能が大
幅に向上する。このため、正しい同期状態への復帰も飛
躍的に短い時間で可能となる。
設定したとき、誤ったフレーム同期位置で同期している
場合に同期はずれ検出に要する時間Tdetは以下のように
なる。すなわち、０と１の生起確率が1/2の２元符号の
場合、16ビット長の一つの同期パターンに対する不一致
ビット数は平均８ビットであるので、 Tdet≧（N/8）・tcic≒5.75×10-3sec となる。ただし、フレーム周期はtcic＝1.0×10-3secで
あり、不一致ビットパルス（Sub）をＮ個カウント中に
不一致ビットカウンタ（４）がリセットされないときTd
et＝（N/8）・tcicとなる。したがって、不一致ビット
パルス（Sub）をＮ個カウント中に偶然同期パターンが
一致する確率が小さいことを考慮すると、同期はずれ検
出に必要な時間は約5.8msecである。すなわち、従来例
１の同期はずれ検出時間tdetが約32msecであったのに対
し約1/5の検出時間となり、機能２についての性能が大
幅に向上する。このため、正しい同期状態への復帰も飛
躍的に短い時間で可能となる。
以上のように本実施例の前方保護回路では、正しいフレ
ーム同期位置で同期している場合には伝送路の擾乱に対
して同期の判定誤りが発生しにくく、誤ったフレーム同
期位置で同期している場合には同期はずれを従来よりも
速やかに検出することができる。また、不一致ビットカ
ウンタ（４）で不一致ビット数をカウントしているの
で、従来と同様に同期判定設定値Ｘの選択の自由度も大
きい。
ーム同期位置で同期している場合には伝送路の擾乱に対
して同期の判定誤りが発生しにくく、誤ったフレーム同
期位置で同期している場合には同期はずれを従来よりも
速やかに検出することができる。また、不一致ビットカ
ウンタ（４）で不一致ビット数をカウントしているの
で、従来と同様に同期判定設定値Ｘの選択の自由度も大
きい。
実施例２ 次に、本発明の他の実施例（以下「実施例２」という）
を第２図に基づいて説明する。
を第２図に基づいて説明する。
第２図は本発明を実施した競合計数器形の同期保護回路
における前方保護の部分（前方保護回路）のブロック回
路図である。本前方保護回路も、実施例１と同様に、同
期パターン発生回路（３），比較回路（２），不一致ビ
ットカウンタ（４），及びリセット用ORゲート（５）を
有しており、これらの機能も実施例１と同様である。本
前方保護回路が実施例１と異なっているのはサイズＭの
一致カウンタ（７）が付加されている点であり、この一
致カウンタ（７）の機能は従来例２の一致カウンタの機
能と同一である。すなわち、一致カウンタ（７）は、自
己発生した同期パターンと受信フレームの同期パターン
区間のデータとが一致したときに比較回路（２）から出
力される一致パルス（Sm）をカウントし、カウント値が
所定値Ｍ（カウンタのサイズ）に達すると一致カウンタ
出力パルス（SE）を出力する。この一致カウンタ出力パ
ルス（SE）は同期はずれ検出パルス（SD）とともにORゲ
ート（５）に入力され、ORゲート（５）の出力は不一致
ビットカウンタ（４）及び一致カウンタ（７）にリセッ
トパルス（SR）として入力される。したがって、同期は
ずれ検出パルス（SD）又は一致カウンタ出力パルス
（SE）のいずれかが出力された後は、不一致ビットカウ
ンタ（４）及び一致カウンタ（７）はカウント値０の状
態から再びカウントを行なう。
における前方保護の部分（前方保護回路）のブロック回
路図である。本前方保護回路も、実施例１と同様に、同
期パターン発生回路（３），比較回路（２），不一致ビ
ットカウンタ（４），及びリセット用ORゲート（５）を
有しており、これらの機能も実施例１と同様である。本
前方保護回路が実施例１と異なっているのはサイズＭの
一致カウンタ（７）が付加されている点であり、この一
致カウンタ（７）の機能は従来例２の一致カウンタの機
能と同一である。すなわち、一致カウンタ（７）は、自
己発生した同期パターンと受信フレームの同期パターン
区間のデータとが一致したときに比較回路（２）から出
力される一致パルス（Sm）をカウントし、カウント値が
所定値Ｍ（カウンタのサイズ）に達すると一致カウンタ
出力パルス（SE）を出力する。この一致カウンタ出力パ
ルス（SE）は同期はずれ検出パルス（SD）とともにORゲ
ート（５）に入力され、ORゲート（５）の出力は不一致
ビットカウンタ（４）及び一致カウンタ（７）にリセッ
トパルス（SR）として入力される。したがって、同期は
ずれ検出パルス（SD）又は一致カウンタ出力パルス
（SE）のいずれかが出力された後は、不一致ビットカウ
ンタ（４）及び一致カウンタ（７）はカウント値０の状
態から再びカウントを行なう。
以上の構成からわかるように、実施例１では不一致ビッ
トパルス（Sub）をカウント中に１度でも一致パルス（S
m）が発生すると不一致ビットカウンタ（４）をリセッ
トしていたのに対し、本前方保護回路では一致パルス
（Sm）もカウントし、カウント値が所定値Ｍに達したと
きに不一致カウンタ（９）をリセットしている。したが
って、本前方保護回路は従来例２と同様の特長を有して
おり、２個のカウンタ（４）（７）にて同期判定設定値
Ｘを決定できるため、自由度の大きい前方同期保護回路
を構成することができる。また、本前方保護回路は同期
パターンの不一致ビットをカウントして同期はずれ検出
を行なっているので、実施例１と同様の特長も有してい
る。すなわち、正しいフレーム同期位置で同期している
場合には伝送路の擾乱に対して同期の判定誤りが発生し
にくく、誤ったフレーム同期位置で同期している場合に
は同期はずれを従来よりも速やかに検出することができ
る。
トパルス（Sub）をカウント中に１度でも一致パルス（S
m）が発生すると不一致ビットカウンタ（４）をリセッ
トしていたのに対し、本前方保護回路では一致パルス
（Sm）もカウントし、カウント値が所定値Ｍに達したと
きに不一致カウンタ（９）をリセットしている。したが
って、本前方保護回路は従来例２と同様の特長を有して
おり、２個のカウンタ（４）（７）にて同期判定設定値
Ｘを決定できるため、自由度の大きい前方同期保護回路
を構成することができる。また、本前方保護回路は同期
パターンの不一致ビットをカウントして同期はずれ検出
を行なっているので、実施例１と同様の特長も有してい
る。すなわち、正しいフレーム同期位置で同期している
場合には伝送路の擾乱に対して同期の判定誤りが発生し
にくく、誤ったフレーム同期位置で同期している場合に
は同期はずれを従来よりも速やかに検出することができ
る。
以下、このような本前方保護回路を、同期パターンをフ
レーム毎に反転するシステムに使用した場合について検
討する。
レーム毎に反転するシステムに使用した場合について検
討する。
まず、従来例２と同一の数値条件の下で必要となる不一
致ビットカウンタ（４）のサイズＮを求めると次のよう
になる。すなわち、ｋ＝16ビット,p＝0.05,X＝１×10-8
と設定した場合、従来例２において一致カウンタのサイ
ズｍ＝10に対して必要となる不一致カウンタのサイズは
ｎ＝63である。したがって、本前方保護回路において一
致カウンタ（７）のサイズＭ＝10に対して必要となる不
一致ビットカウンタ（４）のサイズＮは、実施例１と同
様の考え方により、 Ｎ＝63×1.428≒90 となる。よって、不一致ビットカウンタのサイズをＮ＝
90とすれば、前述の状態（ア）において同期はずれを起
こす確率はほぼＸ＝１×10-8以下となる。一方、状態
（イ）においては、同期パターンと誤認されたビットパ
ターンを隔フレーム毎に受信して約16ビットずつ（符
号誤り率ｐにより多少異なる）不一致ビットカウンタ
（４）がカウントする。いま、不一致ビットカウンタ
（４）がカウント値０の状態からカウントを始めたとす
ると、ビットパターンのフレームを平均90/16＝5.6フ
レーム受信した時点でカウントオーバとなり、同期はず
れ検出パルス（SD）を出力する。この間に、ビットパタ
ーンＡのフレームもほぼ同数受信するが、Ｍ＝10である
ので、一致カウンタ（７）はカウント値０の状態からカ
ウントしたとするとカウントオーバしない。したがっ
て、状態（イ）においても同期はずれを検出することが
できる。これは、従来例２に対して課せられた前述の条
件ｍ＞ｎは、この場合には一致カウンタ・カウントフレ
ーム数Ｍと不一致ビットカウンタ・カウントフレーム数
N/kとに関する条件 Ｍ＞N/k に対応し、上記数値条件の下では Ｍ＝10 N/k≒5.6 となるからである。すなわち、従来例２では、不一致時
（ビットパターンのフレーム受信時）にも１個のパル
スしかカウントしていなかっのに対し、本前方保護回路
はほぼｋ＝16個の不一致ビットパルスをカウントするた
め約16倍の速さでカウントアップする。その結果、状態
（イ）において、一致カウンタのほぼ16倍のサイズの不
一致ビットカウンタまでは、不一致ビットカウンタが一
致カウンタよりも通常短い時間でカウントオーバするか
らである。
致ビットカウンタ（４）のサイズＮを求めると次のよう
になる。すなわち、ｋ＝16ビット,p＝0.05,X＝１×10-8
と設定した場合、従来例２において一致カウンタのサイ
ズｍ＝10に対して必要となる不一致カウンタのサイズは
ｎ＝63である。したがって、本前方保護回路において一
致カウンタ（７）のサイズＭ＝10に対して必要となる不
一致ビットカウンタ（４）のサイズＮは、実施例１と同
様の考え方により、 Ｎ＝63×1.428≒90 となる。よって、不一致ビットカウンタのサイズをＮ＝
90とすれば、前述の状態（ア）において同期はずれを起
こす確率はほぼＸ＝１×10-8以下となる。一方、状態
（イ）においては、同期パターンと誤認されたビットパ
ターンを隔フレーム毎に受信して約16ビットずつ（符
号誤り率ｐにより多少異なる）不一致ビットカウンタ
（４）がカウントする。いま、不一致ビットカウンタ
（４）がカウント値０の状態からカウントを始めたとす
ると、ビットパターンのフレームを平均90/16＝5.6フ
レーム受信した時点でカウントオーバとなり、同期はず
れ検出パルス（SD）を出力する。この間に、ビットパタ
ーンＡのフレームもほぼ同数受信するが、Ｍ＝10である
ので、一致カウンタ（７）はカウント値０の状態からカ
ウントしたとするとカウントオーバしない。したがっ
て、状態（イ）においても同期はずれを検出することが
できる。これは、従来例２に対して課せられた前述の条
件ｍ＞ｎは、この場合には一致カウンタ・カウントフレ
ーム数Ｍと不一致ビットカウンタ・カウントフレーム数
N/kとに関する条件 Ｍ＞N/k に対応し、上記数値条件の下では Ｍ＝10 N/k≒5.6 となるからである。すなわち、従来例２では、不一致時
（ビットパターンのフレーム受信時）にも１個のパル
スしかカウントしていなかっのに対し、本前方保護回路
はほぼｋ＝16個の不一致ビットパルスをカウントするた
め約16倍の速さでカウントアップする。その結果、状態
（イ）において、一致カウンタのほぼ16倍のサイズの不
一致ビットカウンタまでは、不一致ビットカウンタが一
致カウンタよりも通常短い時間でカウントオーバするか
らである。
このように、従来、同期パターンを交互に反転するシス
テムに対する前方保護は高ビット誤り時には実現不可能
であったが、本前方保護回路はこのようなシステムに対
しても前方保護機能を発揮することができるという優れ
た特徴を有している。
テムに対する前方保護は高ビット誤り時には実現不可能
であったが、本前方保護回路はこのようなシステムに対
しても前方保護機能を発揮することができるという優れ
た特徴を有している。
発明の効果 以上説明した通り、本発明によれば、正しいフレーム同
期位置で同期している場合には不一致ビットのカウント
数が少ないため、伝送路の擾乱に対して同期の判定誤り
が発生しにくく、フレーム同期が安定に保持される。一
方、誤ったフレーム同期位置で同期している場合には不
一致ビットのカウント数が多いため短時間でカウントオ
ーバし、同期はずれを速やかに検出することができる。
したがって、正しい同期状態への復帰も従来に比べ飛躍
的に早くなる。また、符号誤り率が高い場合であっても
フレーム同期保護回路は正しく動作し、前方保護機能を
発揮することができる。なお、本発明の実施において同
期判定設定値の選択の自由度が損なわれることはない。
期位置で同期している場合には不一致ビットのカウント
数が少ないため、伝送路の擾乱に対して同期の判定誤り
が発生しにくく、フレーム同期が安定に保持される。一
方、誤ったフレーム同期位置で同期している場合には不
一致ビットのカウント数が多いため短時間でカウントオ
ーバし、同期はずれを速やかに検出することができる。
したがって、正しい同期状態への復帰も従来に比べ飛躍
的に早くなる。また、符号誤り率が高い場合であっても
フレーム同期保護回路は正しく動作し、前方保護機能を
発揮することができる。なお、本発明の実施において同
期判定設定値の選択の自由度が損なわれることはない。
第１図は本発明を実施したリセット計数器形の同期保護
回路における前方保護の部分のブロック回路図であり、
第２図は本発明を実施した競合計数器形の同期保護回路
における前方保護の部分のブロック回路図、第３図は従
来のリセット計数器形の同期保護回路における前方保護
の部分のブロック回路図、第４図は従来の競合計数器形
の同期保護回路における前方保護の部分のブロック回路
図、第５図は同期パターンを交互に反転するシステムの
データフォーマットを示す図、第６図は前記システムに
おいて交互に反転した同期パターンを元に戻すために用
いられる回路を示す図である。 （１）……入力端，（２）……比較回路，（３）……同
期パターン発生回路，（４）……不一致ビットカウン
タ，（５）……ORゲート，（６）……出力端，（７）…
…一致カウンタ，（11）……同期パターン区間，（Su
b）……不一致ビットパルス，（Sm）……一致パルス，
（SD）……同期はずれ検出パルス，（SE）……一致カウ
ンタ出力パルス，（SR）……リセットパルス。
回路における前方保護の部分のブロック回路図であり、
第２図は本発明を実施した競合計数器形の同期保護回路
における前方保護の部分のブロック回路図、第３図は従
来のリセット計数器形の同期保護回路における前方保護
の部分のブロック回路図、第４図は従来の競合計数器形
の同期保護回路における前方保護の部分のブロック回路
図、第５図は同期パターンを交互に反転するシステムの
データフォーマットを示す図、第６図は前記システムに
おいて交互に反転した同期パターンを元に戻すために用
いられる回路を示す図である。 （１）……入力端，（２）……比較回路，（３）……同
期パターン発生回路，（４）……不一致ビットカウン
タ，（５）……ORゲート，（６）……出力端，（７）…
…一致カウンタ，（11）……同期パターン区間，（Su
b）……不一致ビットパルス，（Sm）……一致パルス，
（SD）……同期はずれ検出パルス，（SE）……一致カウ
ンタ出力パルス，（SR）……リセットパルス。
Claims (1)
- 【請求項１】データ伝送おける受信データのフレーム同
期確立の保護を目的とするデジタル式フレーム同期保護
回路において、 送信データに含まれる所定のフレーム同期パターンと同
一のフレーム同期パターンを発生させる同期パターン発
生回路と、 受信された各フレームの同期パターン区間のデータと前
記同期パターン発生回路により発生したフレーム同期パ
ターンとを各ビット毎に比較し、ビットの不一致を検出
すると不一致パルスを出力し、前記同期パターン区間の
データと前記フレーム同期パターンとの一致を検出する
と一致パルスを出力する比較回路と、 前記不一致パルスをカウントしてカウント数が所定値に
達するとフレーム同期はずれ検出信号を出力し、前記一
致パルスに基づいてリセットされるカウンタと、 を有することを特徴とするフレーム同期保護回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2095852A JPH0771060B2 (ja) | 1990-04-10 | 1990-04-10 | フレーム同期保護回路 |
| DE69121952T DE69121952T2 (de) | 1990-04-10 | 1991-04-08 | Stabilisierer für die Rahmensynchronisation von Empfangsdaten |
| EP91105555A EP0451767B1 (en) | 1990-04-10 | 1991-04-08 | Frame synchronization stabilizer |
| US07/683,454 US5228036A (en) | 1990-04-10 | 1991-04-10 | Frame synchronization stabilizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2095852A JPH0771060B2 (ja) | 1990-04-10 | 1990-04-10 | フレーム同期保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03293829A JPH03293829A (ja) | 1991-12-25 |
| JPH0771060B2 true JPH0771060B2 (ja) | 1995-07-31 |
Family
ID=14148903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2095852A Expired - Lifetime JPH0771060B2 (ja) | 1990-04-10 | 1990-04-10 | フレーム同期保護回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5228036A (ja) |
| EP (1) | EP0451767B1 (ja) |
| JP (1) | JPH0771060B2 (ja) |
| DE (1) | DE69121952T2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0136568B1 (ko) * | 1992-07-23 | 1998-11-16 | 강진구 | D2 mac신호의 프레임동기검출방법 및 장치 |
| US5463627A (en) * | 1993-02-23 | 1995-10-31 | Matsushita Electric Industrial Co., Ltd. | Frame synchronizing apparatus for quadrature modulation data communication radio receiver |
| JP2626551B2 (ja) * | 1994-05-18 | 1997-07-02 | 日本電気株式会社 | 誤り許容パターンマッチング回路 |
| DE4429595C1 (de) * | 1994-08-20 | 1995-06-29 | Philips Patentverwaltung | Übertragungssystem zur Übertragung und zur Erkennung des Rahmenanfangs eines rahmensynchronisierten Signals |
| US5661763A (en) * | 1995-07-28 | 1997-08-26 | Adtran, Inc. | Apparatus and method for detecting programmable length bit pattern in serial digital data stream |
| US6567424B1 (en) * | 1995-08-07 | 2003-05-20 | Motorola, Inc. | Apparatus and method for determining a synchronization signal |
| US5748686A (en) * | 1996-04-04 | 1998-05-05 | Globespan Technologies, Inc. | System and method producing improved frame synchronization in a digital communication system |
| JP3322561B2 (ja) * | 1996-04-12 | 2002-09-09 | シャープ株式会社 | Ｆｍ文字多重放送用受信機 |
| US5870444A (en) * | 1996-04-23 | 1999-02-09 | Scientific-Atlanta, Inc. | Method and apparatus for performing very fast message synchronization |
| US6980617B1 (en) * | 2000-11-15 | 2005-12-27 | Advantest Corporation | Reception data synchronizing apparatus and method, and recording medium with recorded reception data synchronizing program |
| JP3875478B2 (ja) * | 2000-10-13 | 2007-01-31 | 富士通株式会社 | 同期判別装置および通信システム |
| US6907045B1 (en) * | 2000-11-17 | 2005-06-14 | Nortel Networks Limited | Method and apparatus for data-path conversion comprising PCM bit robbing signalling |
| KR100575710B1 (ko) * | 2002-07-20 | 2006-05-03 | 엘지전자 주식회사 | 업링크 동기 검출방법 |
| JP4984054B2 (ja) * | 2007-03-19 | 2012-07-25 | 日本電気株式会社 | フレーム同期装置およびフレーム同期方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3537069A (en) * | 1967-10-02 | 1970-10-27 | Gen Dynamics Corp | Sychronizers employing sequential probability ratio tests |
| US4002845A (en) * | 1975-03-26 | 1977-01-11 | Digital Communications Corporation | Frame synchronizer |
| US4404675A (en) * | 1981-04-27 | 1983-09-13 | Gte Automatic Electric Incorporated | Frame detection and synchronization system for high speed digital transmission systems |
| JPS58215842A (ja) * | 1982-06-10 | 1983-12-15 | Nec Corp | ハンチング加速形フレ−ム同期方式 |
| JPS59158168A (ja) * | 1983-02-28 | 1984-09-07 | Hitachi Ltd | 画像のサイズ変換装置 |
| JPS61158780U (ja) * | 1985-03-22 | 1986-10-01 | ||
| NZ220548A (en) * | 1986-06-18 | 1990-05-28 | Fujitsu Ltd | Tdm frame synchronising circuit |
| US4768192A (en) * | 1987-04-01 | 1988-08-30 | General Signal Corp. | Frame synchronization detection system for time division multiplexed (TDM) digital signals |
| JPH0828691B2 (ja) * | 1988-03-14 | 1996-03-21 | 富士通株式会社 | フレーム同期方式 |
| KR910005493B1 (ko) * | 1988-12-14 | 1991-07-31 | 한국전기통신공사 | 동기식 다중화 장치의 리프레임 회로 |
| DE3842694A1 (de) * | 1988-12-19 | 1990-06-21 | Standard Elektrik Lorenz Ag | Demultiplexer mit schaltung zur verringerung des wartezeitjitters |
-
1990
- 1990-04-10 JP JP2095852A patent/JPH0771060B2/ja not_active Expired - Lifetime
-
1991
- 1991-04-08 DE DE69121952T patent/DE69121952T2/de not_active Expired - Fee Related
- 1991-04-08 EP EP91105555A patent/EP0451767B1/en not_active Expired - Lifetime
- 1991-04-10 US US07/683,454 patent/US5228036A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0451767B1 (en) | 1996-09-11 |
| JPH03293829A (ja) | 1991-12-25 |
| EP0451767A2 (en) | 1991-10-16 |
| EP0451767A3 (en) | 1992-07-08 |
| DE69121952D1 (de) | 1996-10-17 |
| US5228036A (en) | 1993-07-13 |
| DE69121952T2 (de) | 1997-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4207329B2 (ja) | フレーム同期回路 | |
| US4541104A (en) | Framing circuit for digital system | |
| JPH0771060B2 (ja) | フレーム同期保護回路 | |
| CA1279116C (en) | Digital sequence polarity detection with adaptive synchronization | |
| US5963605A (en) | Burst frame phase synchronizing circuit and burst frame phase synchronizing method utilizing a frame synchronizing signal satisfying a calculated protection condition | |
| JPH0666777B2 (ja) | デジタル情報信号の同期方法および同期装置 | |
| US7046700B1 (en) | Spectrally invisible framing of high error rate data signals | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| US20030072328A1 (en) | Framing data in a control circuit | |
| US20080232529A1 (en) | Communication system | |
| JPH05252128A (ja) | 時分割多重通信方式のフレーム同期方法 | |
| JP2677331B2 (ja) | フレーム同期保護回路 | |
| JPH0614640B2 (ja) | フレ−ム同期回路 | |
| JPH0134489B2 (ja) | ||
| US6307904B1 (en) | Clock recovery circuit | |
| JP2639277B2 (ja) | ディジタルデータ瞬断検出回路 | |
| JPH04357730A (ja) | シリアル伝送の同期化装置 | |
| JP2684466B2 (ja) | フレーム同期判定回路 | |
| JP2975515B2 (ja) | 同期再生回路 | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| JP2655624B2 (ja) | フレ−ム同期検出回路 | |
| JPH0430772B2 (ja) | ||
| JPH01311740A (ja) | 同期語検出確定方式 | |
| JPH03201635A (ja) | フレーム同期回路 | |
| JPH0221183B2 (ja) |