JPH0763819A - Probe pin array determining apparatus for in-circuit test - Google Patents
Probe pin array determining apparatus for in-circuit testInfo
- Publication number
- JPH0763819A JPH0763819A JP5211294A JP21129493A JPH0763819A JP H0763819 A JPH0763819 A JP H0763819A JP 5211294 A JP5211294 A JP 5211294A JP 21129493 A JP21129493 A JP 21129493A JP H0763819 A JPH0763819 A JP H0763819A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- pattern
- pin stand
- stand
- same potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、インサーキットテスト
を行う際に必要なプローブピンの配置を決定する装置、
すなわちインサーキットテストにおけるプローブピンの
配置決定装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for determining the arrangement of probe pins required for conducting an in-circuit test,
In other words, the present invention relates to a probe pin arrangement determining device for an in-circuit test.
【0002】[0002]
【従来の技術】インサーキットテストは、回路実装基板
の動作の良否を電気的導通の面から試験するテストであ
る。この種のインサーキットテストにおいては、例えば
実開平3−68082号公報に開示されている形状を含
め、複数種類のプローブピンが選択的に使用される。ま
た、このようなプローブピンは、ピンボードと呼ばれる
可動板上に配置され、テストの対象となる基板、特にそ
の上の回路配線(ランド等)に当接される。2. Description of the Related Art The in-circuit test is a test for testing the quality of operation of a circuit mounting board in terms of electrical continuity. In this type of in-circuit test, a plurality of types of probe pins are selectively used, including the shape disclosed in Japanese Utility Model Laid-Open No. 3-68082. Further, such a probe pin is arranged on a movable plate called a pin board, and is brought into contact with a substrate to be tested, particularly a circuit wiring (land or the like) on the substrate.
【0003】従って、インサーキットテストを実行する
際には、どのような形状のピンをどのような位置に配置
するかが重要である。従来は、ピン形状の選択及びピン
配置の決定は作業者の経験に基づき行われていた。Therefore, when carrying out the in-circuit test, it is important to arrange the pin having what shape and at what position. Conventionally, selection of the pin shape and determination of the pin arrangement have been performed based on the experience of the operator.
【0004】すなわち、作業者は、基板上における配線
パターンや搭載部品に関する図面に基づき、まず回路配
線上の同電位点を抽出する。すなわち、インサーキット
テストを実行する際に、同じ電位が現れる点を、複数種
類の電位について抽出する。次に、各電位毎に一般に複
数個得られる同電位点の中から、プローブピンを立てる
べき位置を、搭載する部品のリード形状等に基づき判断
する。この判断に当っては、作業者又は作業グループに
蓄積された経験が必要である。次に、選択決定された位
置に最も適するピン形状を選択する。このような作業
を、各電位について繰り返し実行することにより、プロ
ーブピンを立てるべき位置のパターン、すなわちピン立
てパターンが得られる。さらに、得られたピン立てパタ
ーンを検査し、隣接するプロープピンの間隔が狭くない
か、及びプローブピンを立ててインサーキットテストを
行った場合に基板の面に加わる圧力(面圧)がばらつい
ていないかをチェックする。このチェックの結果、プロ
ーブピン間隔や面圧の不良があった場合、ピン立て位置
の決定作業まで戻り、最終的に良好なピン間隔及び面圧
が得られるまで上述の作業を繰り返す。このような作業
により、従来は、インサーキットテストに使用される最
終的なピン配置が得られていた。That is, the worker first extracts the same potential point on the circuit wiring on the basis of the wiring pattern on the board and the drawings concerning the mounted components. That is, when executing the in-circuit test, points at which the same potential appears are extracted for a plurality of types of potentials. Next, the position where the probe pin is to be raised is determined based on the lead shape of the component to be mounted, etc. from among the same potential points that are generally obtained for each potential. This judgment requires experience accumulated in workers or work groups. Next, the pin shape most suitable for the selected position is selected. By repeatedly performing such an operation for each potential, a pattern at a position where the probe pin should be raised, that is, a pin raising pattern is obtained. In addition, inspect the obtained pin stand pattern to see if the space between adjacent probe pins is narrow, and if the probe pins are set up and the in-circuit test is performed, the pressure (contact pressure) applied to the surface of the board does not vary. I will check. If the result of this check is that there is a defect in the probe pin spacing or surface pressure, the process returns to the pin stand position determination operation, and the above operations are repeated until finally good pin spacing and surface pressure are obtained. By such an operation, the final pin arrangement used in the in-circuit test has been obtained conventionally.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、このよ
うなピン立て配置決定作業は作業者又は作業グループに
蓄積された経験に基づくものであるため短時間で行うの
が困難であった。すなわち、ピン間隔不良の検出時に実
行されるピン立て位置の修正作業は、全てのプローブピ
ンについてピン間隔が規定をクリアするまで繰り返され
なければならず、また面圧分散の条件についても同様で
ある。従って、ピン間隔や面圧分散の条件を満足したピ
ン立てパターンを限られた納期内に決定するのが困難で
ある。However, it is difficult to perform such pin stand arrangement determination work in a short time because it is based on the experience accumulated in the worker or the work group. That is, the work of correcting the pin stand position, which is executed when the pin spacing defect is detected, must be repeated until the pin spacing clears the regulation for all probe pins, and the same applies to the surface pressure dispersion condition. . Therefore, it is difficult to determine a pin stand pattern that satisfies the pin spacing and surface pressure dispersion conditions within a limited delivery time.
【0006】また、このような作業により得られるピン
立てパターンは、必ずしも最適なパターンとはならな
い。すなわち、仮に全てのプローブピンについてピン間
隔の規定をクリアしかつ面圧分散の条件を満たしたとし
ても、そのようなパターンが最適なピン立てパターンで
あるとは限らず、単にかろうじて規定をクリアしている
に過ぎない場合も多い。Further, the pin stand pattern obtained by such work is not always the optimum pattern. That is, even if the specification of the pin interval is cleared for all the probe pins and the condition of the surface pressure dispersion is satisfied, such a pattern is not always the optimum pin stand pattern, and the specification is barely cleared. In many cases, it is just a matter of time.
【0007】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、作業者の経験に大
きく依存することなくピン立てパターンの決定を行いこ
れを迅速化すると共に、その結果得られるピン立てパタ
ーンがほぼ最適なピン立てパターンとなるようにするこ
とを目的とする。また、本発明は、上記目的を達成する
ことにより、作業者又は作業グループの相違(ノウハ
ウ、知識等)による品質の相違をなくし、インサーキッ
トテストの品質を均一化・改善することを目的とする。The present invention has been made to solve the above-mentioned problems, and the pin stand pattern is determined without depending largely on the experience of the operator to speed it up. It is an object of the present invention to make the resulting pin stand pattern an almost optimum pin stand pattern. It is another object of the present invention to eliminate the difference in quality due to the difference (know-how, knowledge, etc.) between workers or work groups by achieving the above object, and to make the quality of the in-circuit test uniform and improved. .
【0008】[0008]
【課題を解決するための手段】このような目的を達成す
るために、本願出願人は、次のような構成を有する装
置、すなわちインサーキットテストにおけるプローブピ
ンの配置決定装置を提案する。すなわち、本発明の装置
は、基板上の回路配線及び搭載部品に関する情報に基づ
き、インサーキットテスト時に同電位が生じる同電位点
を、所定個数の電位について抽出する同電位点抽出手段
と、抽出された各同電位点に対応する搭載部品の種類に
応じて、当該同電位点にピン立て優先順位を付与するピ
ン立て優先順位付与手段と、プローブピンを立てるべき
ピン立て位置を、ピン立て優先順位に基づき各電位毎に
いずれかの同電位点から選択決定するピン立て位置決定
手段と、を備え、ピン立て位置を自動決定することを特
徴とする。In order to achieve such an object, the applicant of the present application proposes a device having the following configuration, that is, a device for determining the arrangement of probe pins in an in-circuit test. That is, the device of the present invention is based on the information about the circuit wiring on the board and the mounted parts, and the same potential point extracting means for extracting the same potential point at which the same potential is generated during the in-circuit test for a predetermined number of potentials. Depending on the type of mounted component corresponding to each equipotential point, the pin-placing priority assigning means for assigning the pin-placing priority to the equipotential point and the pin-placing position at which the probe pin should be erected And a pin stand position deciding means for selectively deciding from any one of the same potential points for each potential based on the above, and the pin stand position is automatically decided.
【0009】また、本発明の装置は、ピン立て位置決定
手段が、ピン立て優先順位に基づき定められた選択基準
を用いて各電位毎にいずれかの同電位点をピン立て位置
候補として選択し、選択したピン立て位置候補のうち各
電位毎に1個を選択して組み合わせることによりピン立
てパターンを作成する第1のステップ、及び作成したピ
ン立てパターンについて、ピン立て位置候補にプローブ
ピンを立てた場合のプローブピン間隔に関する所定条件
が成立しているか否かを判定する第2のステップを、い
ずれかの電位について上記選択基準を緩和しつつ、作成
したピン立てパターンのいずれかについて上記条件が成
立するまで繰り返し、上記条件が成立した場合に、当該
成立に係るピン立てパターンのいずれかを選択し、選択
されたピン立てパターンを構成するピン立て位置候補
を、ピン立て位置として決定することを特徴とする。Further, in the apparatus of the present invention, the pin stand position determining means selects any one of the same potential points as a pin stand position candidate for each potential using the selection criterion determined based on the pin stand priority. , A first step of creating a pin stand pattern by selecting and combining one of the selected pin stand position candidates for each potential, and setting a probe pin in the pin stand position candidate for the created pin stand pattern. In the second step of determining whether or not a predetermined condition regarding the probe pin interval is satisfied, the above condition is satisfied for any of the created pin stand patterns while relaxing the selection criterion for any potential. Repeat until the condition is satisfied, and if the above conditions are satisfied, select one of the pin stand patterns related to the condition and select the selected pin stand pattern. Pins stand position candidate constituting the over emissions, and determines as a pin stand position.
【0010】さらに、本発明の装置は、ピン立て位置決
定手段が、作成したピン立てパターンについて、上記プ
ローブピン間隔が所定値以下となる箇所が所定個数未満
である場合及び/又はピン立てパターンの作成までの処
理に要している時間が所定時間を越えた場合に、第1及
び第2のステップの繰り返しを打ち切ることを特徴とす
る。Further, in the apparatus of the present invention, the pin stand position determining means determines that the number of places where the probe pin interval is a predetermined value or less is less than a predetermined number in the created pin stand pattern and / or the pin stand pattern. It is characterized in that the repetition of the first and second steps is terminated when the time required for the process up to the creation exceeds a predetermined time.
【0011】そして、本発明の装置は、ピン立て位置決
定手段が、各電位毎にいずれかの同電位点をピン立て位
置候補として選択し、選択したピン立て位置候補のうち
各電位毎に1個を選択して組み合わせることによりピン
立てパターンを作成し、作成したピン立てパターンのう
ち所定条件を満たすピン立てパターンについて、当該ピ
ン立てパターンに従ってプローブピンを立てた場合に基
板の片面又は両面に加わる圧力を検出し、検出された圧
力が最も均一に分布しているとされたピン立てパターン
を選択し、選択されたピン立てパターンを構成するピン
立て位置候補を、ピン立て位置候補として決定すること
を特徴とする。Further, in the apparatus of the present invention, the pin stand position determining means selects one of the same potential points for each potential as a pin stand position candidate, and one is selected for each potential among the selected pin stand position candidates. A pin stand pattern is created by selecting and combining individual pieces, and a pin stand pattern satisfying a predetermined condition among the created pin stand patterns is added to one side or both sides of the substrate when the probe pins are set up according to the pin stand pattern. Detecting the pressure, selecting the pin stand pattern that is said to have the detected pressure most uniformly distributed, and determining the pin stand position candidates that make up the selected pin stand pattern as the pin stand position candidates. Is characterized by.
【0012】[0012]
【作用】本発明の装置においては、まず、基板上の回路
配線及び搭載部品に関する情報(例えばCAD等により
得られるデータ)に基づき、インサーキットテスト時に
同電位が生じる同電位点が抽出される。この同電位点抽
出は、所定個数の電位(例えば電源電位、接地電位等)
について実行される。さらに、抽出された各同電位点に
対応する搭載部品の種類に応じ、この同電位点に、それ
ぞれピン立て優先順位が付与される。ピン立て優先順位
とは、各電位について一般に複数個存在する同電位点の
うち、いずれの同電位点について優先的にプローブピン
を立てれば良いかを示す情報であり、例えば、ランドが
広い搭載部品に対しては比較的高いピン立て優先順位
を、狭い搭載部品に対しては低いピン立て優先順位を付
与するようにする。そして、プローブピンを立てるべき
ピン立て位置が、各電位毎に、いずれかの同電位点から
選択決定される。このピン立て位置の決定は、各同電位
点に付与されたピン立て優先順位に基づき行われる。例
えば、比較的高いピン立て優先順位を有する同電位点
が、ピン立て位置に選択される。本発明においては、こ
のような処理を実行することによりピン立て位置が決定
されるため、インサーキットテストにおけるプローブピ
ンの配置を自動決定することが可能となり、配置決定に
要する時間の短縮、作業者の相違による品質の相違の防
止、ピン立て位置の最適化等の作用が得られる。In the device of the present invention, first, the same potential point at which the same potential is generated during the in-circuit test is extracted based on the information on the circuit wiring on the board and the mounted components (data obtained by CAD, for example). This equipotential point extraction is performed with a predetermined number of potentials (eg, power supply potential, ground potential, etc.)
Executed about. Further, according to the type of the mounted component corresponding to each extracted equipotential point, the pin-placing priority order is given to each equipotential point. The pin-placing priority is information indicating which of the equipotential points that generally exist for each potential, the probing pin should be preferentially set up. For example, mounted parts with a wide land. To a relatively high pin-up priority, and a narrow mounting component to a low pin-up priority. Then, the pin raising position at which the probe pin should be raised is selected and determined from any of the same potential points for each potential. This pin stand position is determined based on the pin stand priority given to each equipotential point. For example, an equipotential point having a relatively high pin-placing priority is selected as the pin-placing position. In the present invention, since the pin stand position is determined by executing such a process, it becomes possible to automatically determine the placement of the probe pin in the in-circuit test, which shortens the time required for the placement determination, It is possible to obtain the effects of preventing a difference in quality due to a difference in, and optimizing the pin stand position.
【0013】さらに、上述したピン立て位置の決定を、
プローブピンの間隔や面圧の評価によって実行すること
が可能である。また、両者を組み合わせることも可能で
ある。Furthermore, the determination of the pin stand position described above
It can be performed by evaluating the distance between the probe pins and the surface pressure. It is also possible to combine both.
【0014】まず、プローブピン間隔の評価によるピン
立て位置の決定は、例えば次のようにして実行される。
すなわち、まず、ピン立て優先順位に基づき定められた
選択基準を用い、各電位毎に、いずれかの同電位点をピ
ン立て位置候補として選択する。このような選択基準
は、初期的には、例えば最高のピン立て優先順位を有す
る同電位点を選択する点という基準である。このような
選択基準を用いて各電位毎にピン立て位置候補が一般に
複数個選択されると、選択されたピン立て位置候補が各
電位毎に1個ずつ取り出され、取り出されたピン立て位
置候補の組み合わせによりピン立てパターンが作成され
る。上述のように、ピン立て位置候補は各電位毎に一般
に複数個あるから、この作成により得られるピン立てパ
ターンも一般に複数個である。次に、作成されたピン立
てパターンについて、ピン立て位置候補にプローブピン
を立てた場合のプローブピン間隔に関する所定条件、例
えば所定値以下であるか否かという条件に関する判定が
実行される。この判定の結果、当該条件が成立していな
いと判定された場合には、上述の選択基準、すなわちピ
ン立て位置の候補の選択の際に用いた選択基準が緩和さ
れ、ピン立て位置候補の選択及びピン立てパターンの作
成が、上記判定条件が成立するまで繰り返される。ここ
にいう選択基準の緩和とは、例えば、ピン立て位置候補
として選択可能な同電位点のピン立て優先順位を、最高
のピン立て優先順位及びその次のピン立て優先順位に拡
張するといった処理である。このような繰返しの結果、
ある時点でプローブピン間隔に関する所定条件が成立し
た場合には、この条件が成立したピン立てパターンのう
ちいずれかが選択され、選択されたピン立てパターンを
構成するピン立て位置候補が、インサーキットテストに
おいて用いられるピン立て位置として決定される。First, the pin stand position is determined by evaluating the probe pin interval, for example, as follows.
That is, first, using the selection criterion determined based on the pin-placing priority order, one of the same potential points is selected as the pin-placing position candidate for each potential. Such a selection criterion is initially a criterion of selecting the same potential point having the highest pin-placing priority, for example. When a plurality of pin-positioning position candidates are generally selected for each potential using such selection criteria, one selected pin-positioning position candidate is extracted for each potential, and the extracted pin-positioning position candidates are extracted. A pin stand pattern is created by the combination of. As described above, there are generally a plurality of pin stand position candidates for each potential, and therefore there are generally a plurality of pin stand patterns obtained by this creation. Next, with respect to the created pin stand pattern, a determination is made regarding a predetermined condition regarding the probe pin interval when the probe pins are set up at the pin stand position candidates, for example, a condition regarding whether or not it is a predetermined value or less. As a result of this determination, when it is determined that the condition is not satisfied, the selection criterion described above, that is, the selection criterion used when selecting the candidate of the pin stand position is relaxed, and the candidate of the pin stand position is selected. The creation of the pin stand pattern is repeated until the above determination condition is satisfied. The relaxation of the selection criterion here is, for example, a process of expanding the pin-placing priority order of the same potential point that can be selected as the pin-placing position candidate to the highest pin-placing priority order and the next pin-placing priority order. is there. As a result of such repetition,
If a certain condition regarding the probe pin interval is satisfied at a certain point in time, one of the pin stand patterns that satisfy this condition is selected, and the pin stand position candidates that make up the selected pin stand pattern are in-circuit tested. Is determined as the pin stand position used in.
【0015】次に、面圧に基づくピン立て位置の決定
は、以下のようにして行うことが可能である。すなわ
ち、まず各電位毎にいずれかの同電位点をピン立て位置
候補として選択する。選択されたピン立て位置候補の中
から、各電位毎に1個が取り出され、この同電位点が汲
み合わせられることによりピン立てパターンが作成され
る。一般に、ピン立て位置候補の個数は、各電位毎に複
数個であるから、組み合わせにより得られるピン立てパ
ターンも一般に複数個となる。さらに、作成されたピン
立てパターンのうち所定条件を満たすピン立てパターン
(例えば上述のピン間隔に関する条件を満たすピン立て
パターン)について、当該ピン立てパターンに従ってプ
ローブピンを立てた場合に基板の片面又は両面に加わる
圧力が検出される。その結果、圧力が最も均一に分布し
ているとされたピン立てパターンが選択され、選択され
たピン立てパターンを構成するピン立て位置候補が、イ
ンサーキットテストにおけるピン立て位置として決定さ
れる。Next, the pin stand position can be determined based on the surface pressure as follows. That is, first, for each potential, one of the same potential points is selected as a pin stand position candidate. From the selected pin-positioning position candidates, one is taken out for each potential, and the same potential points are combined to form a pin-positioning pattern. In general, the number of pin stand position candidates is plural for each potential, and therefore the pin stand pattern obtained by the combination is also generally plural. Furthermore, regarding the pin stand pattern that satisfies a predetermined condition (for example, the pin stand pattern that satisfies the above-mentioned pin spacing condition) among the created pin stand patterns, when probe pins are set according to the pin stand pattern, one side or both sides of the substrate The pressure applied to is detected. As a result, the pin stand pattern in which the pressure is considered to be most uniformly distributed is selected, and the pin stand position candidates that form the selected pin stand pattern are determined as the pin stand positions in the in-circuit test.
【0016】このように、プローブピン間隔に関する所
定の条件の成立可否に応じてピン立てパターン作成処理
を繰り返し実行した場合、最適なピン立てパターンまた
はこれに近いパターンが得られる。また、面圧に基づき
ピン立て位置を決定した場合には、基板に加わる面圧の
分散が適正化される。As described above, when the pin stand pattern creating process is repeatedly executed depending on whether or not a predetermined condition regarding the probe pin interval is satisfied, an optimum pin stand pattern or a pattern close thereto can be obtained. Further, when the pin stand position is determined based on the surface pressure, the distribution of the surface pressure applied to the substrate is optimized.
【0017】なお、ピン間隔に基づくピン立て位置決定
処理は、所定の条件が成立した場合に打ち切るのが好ま
しい。すなわち、プローブピン間隔が所定値以下となる
箇所(プローブピン間隔の不良箇所)が所定個数未満で
ある場合や、ピン立てパターンの作成までの処理に要し
た時間が所定時間を越えた場合には、上述した繰返しを
打ち切ることにより、処理時間を短縮可能となると共
に、基板設計工程に対し、回路配線が不適切である旨等
をフィードバックすることが可能となる。The pin stand position determining process based on the pin interval is preferably terminated when a predetermined condition is satisfied. That is, when the number of locations where the probe pin interval is less than or equal to a predetermined value (defective location of the probe pin spacing) is less than a predetermined number, or when the time required for the process up to the creation of the pin stand pattern exceeds a predetermined time By stopping the above-mentioned repetition, it is possible to shorten the processing time and to feed back the fact that the circuit wiring is inappropriate to the board design process.
【0018】[0018]
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to the drawings.
【0019】図1には、本発明の一実施例に係る装置の
構成が示されている。この図に示される装置は例えばワ
ークステーションとして構成可能な装置であり、処理部
10、入力部12、表示部14、記憶部16及び印字出
力部18から構成されている。FIG. 1 shows the structure of an apparatus according to an embodiment of the present invention. The device shown in this figure is a device that can be configured as a workstation, for example, and is composed of a processing unit 10, an input unit 12, a display unit 14, a storage unit 16, and a print output unit 18.
【0020】図2には、この実施例の動作の流れが示さ
れている。本実施例の特徴は、この図に示されるよう
に、インサーキットテストにおけるプローブピンの配置
決定を、図1に示される装置構成を用いて自動的に実行
可能にした点にある。FIG. 2 shows the operation flow of this embodiment. As shown in this figure, the feature of the present embodiment is that the arrangement of probe pins in the in-circuit test can be automatically executed by using the apparatus configuration shown in FIG.
【0021】本実施例においては、まず、いわゆるアー
トワークCADデータを用いて同電位点抽出が実行され
る(100)。すなわち、部品名称、部品No、ピンN
o、ランド寸法X及びYなどを含むデータ又はこれらを
導出可能なデータが、使用者によって入力部12から処
理部10に入力される。処理部10は、入力したデータ
に基づき、図3の左半分に示されるような同電位点情報
を作成する。In this embodiment, first, the same potential point extraction is executed using so-called artwork CAD data (100). That is, part name, part number, pin N
Data including o, land dimensions X and Y, or data from which these can be derived is input from the input unit 12 to the processing unit 10 by the user. The processing unit 10 creates the same potential point information as shown in the left half of FIG. 3 based on the input data.
【0022】この同電位点情報は、各電位毎にグループ
化されている。すなわち、同電位点情報は、同電位グル
ープ、、、…のようにグループ化されている。各
同電位グループは複数の同電位点から構成されており、
この同電位点には、それぞれ部品名称、部品No、ピン
No、ランド寸法X及びYが対応している。部品名称
は、当該同電位点に対応する基板上への搭載部品の名称
を示しており、部品Noはその部品に付与された番号を
示している。また、ピンNoは、当該同電位点に対応す
る当該部品のピンの番号を示しており、ランド寸法X及
びYは当該同電位点(一般にはランド)の寸法を示して
いる。The same potential point information is grouped for each potential. That is, the same-potential point information is grouped as the same-potential group, .... Each equipotential group consists of multiple equipotential points,
A part name, a part number, a pin number, and land dimensions X and Y correspond to the same potential point, respectively. The component name indicates the name of the component mounted on the board corresponding to the same potential point, and the component No indicates the number given to the component. The pin No. indicates the pin number of the component corresponding to the same potential point, and the land dimensions X and Y indicate the dimensions of the same potential point (generally a land).
【0023】処理部10は、次に、ピン立て優先順位付
けを実行する(102)。その際、処理部10は、部品
名称毎ピン立て優先順位蓄積データベース200を参照
する。このデータベース200は、例えば記憶部16上
に構築されている。The processing unit 10 next executes the pin-placing priority ordering (102). At that time, the processing unit 10 refers to the pinning priority order accumulation database 200 for each component name. The database 200 is built on the storage unit 16, for example.
【0024】部品名称毎ピン立て優先順位蓄積データベ
ース200は、例えば、図4に示されるような構成を有
するデータを格納している。このデータは、部品名称と
優先順位を関連付けるデータであり、さらに当該部品名
称とピン形状とを対応付けている。優先順位は、プロー
ブピン配置を決定する際にいずれの部品名称に係る部品
を選択すれば良いのかを示す情報であり、優先して選択
すべきものに高い優先順位が、最も選択すべきでない部
品に最も低い優先順位が、それぞれ付与される。例え
ば、コネクタのようにプローブピンを良好に接触させや
すい部品には高い優先順位“1”を付与し、良好に接触
させにくいチップ部品には低い優先順位“5”を付与す
る。また、ピン形状は、当該部品に適したプローブピン
がどのような形状を有するものであるかを示す情報であ
る。The pin name priority order accumulation database 200 for each part name stores data having a structure as shown in FIG. 4, for example. This data is data that associates the component name with the priority order, and further associates the component name with the pin shape. The priority is information that indicates which part name should be selected when deciding the probe pin arrangement, and the higher priority is given to the one that should be selected first, and the highest priority is given to the part that should not be selected. The lowest priority is given to each. For example, a high priority “1” is given to a component such as a connector that easily makes good contact with the probe pin, and a low priority “5” is given to a chip component that is difficult to make good contact with. Further, the pin shape is information indicating what kind of shape the probe pin suitable for the component has.
【0025】処理部10は、データベース200を参照
することによりこのような情報を獲得し、図3に示され
るように、各同電位点に優先順位を付与する。例えば、
同電位グループに属し部品NoがIC1である同電位
点については、データベース200上において部品名称
ICに対応付けられている優先順位“3”が付与され
る。このような優先順位の付与は、全ての同電位点につ
いて実行される。なお、ステップ100において作成さ
れた同電位点情報に、それまでデータベース200上に
蓄積されていない部品名称が存在していた場合には、処
理部10は、この部品名称及び当該部品名称に対応付け
るべき優先順位を、データベース200上に登録する。The processing unit 10 acquires such information by referring to the database 200, and assigns a priority to each equipotential point, as shown in FIG. For example,
For the equipotential point that belongs to the same potential group and the component number is IC1, the priority order “3” associated with the component name IC on the database 200 is given. Such prioritization is executed for all the same potential points. If the equipotential point information created in step 100 includes a component name that has not been stored in the database 200, the processing unit 10 should associate this component name with the component name. The priority order is registered in the database 200.
【0026】処理部10は、このようにしてピン立て優
先順位付けを行った後、ピン間隔、ピン形状に基づくピ
ン立てパターンの選択を実行する(104)。その際、
処理部10は、ピン形状データベース202及び部品名
称毎ピン立て優先順位蓄積データベース200上の情報
を参照する。ピン形状データベース202は、例えば図
5に示されるような各種ピン形状と、そのピン形状を用
いた場合に確保すべきクリアランスとを対応付ける情報
から構成されている。また、部品名称毎ピン立て優先順
位蓄積データベース200上においては、上述のよう
に、部品名称とピン形状とが対応付けられている。この
ようなデータベース202及び200を参照して得られ
る情報は、ステップ104において、ピン間隔NG(後
述)の評価に用いられる。その詳細については後に説明
する。After performing the pin-placing priority order in this manner, the processing section 10 selects a pin-placing pattern based on the pin interval and the pin shape (104). that time,
The processing unit 10 refers to the information on the pin shape database 202 and the pin name priority accumulation database 200 for each part name. The pin shape database 202 is composed of information associating various pin shapes as shown in FIG. 5, for example, with clearances to be secured when the pin shapes are used. Further, as described above, the component name and the pin shape are associated with each other on the pin-pile priority accumulation database 200 for each component name. The information obtained by referring to such databases 202 and 200 is used for evaluation of the pin interval NG (described later) in step 104. The details will be described later.
【0027】処理部10は、ピン間隔、ピン形状に基づ
いてピン立てパターンを選択した後、面圧分布に基づく
ピン立てパターンの選択を実行する(106)。すなわ
ち、インサーキットテストの対象となる基板の片面又は
両面を複数個の領域に分割し、分割された各領域にプロ
ーブピンによって加わる荷重がどの程度の標準偏差を有
しているかを演算し、演算された標準偏差が最も小さく
なるようなピン立てパターンを、ステップ104におい
て選択されたピン立てパターンの中から選択する。処理
部10は、このようにして得られたピン立てパターン
を、記憶部16上に格納し、表示部14上に表示し、ま
たは出力部18から出力する(108)。The processing section 10 selects a pin stand pattern based on the pin interval and pin shape, and then selects a pin stand pattern based on the surface pressure distribution (106). That is, one side or both sides of the board to be subjected to the in-circuit test is divided into a plurality of areas, and the standard deviation of the load applied by the probe pin in each of the divided areas is calculated. The pin stand pattern having the smallest standard deviation is selected from the pin stand patterns selected in step 104. The processing unit 10 stores the pin stand pattern thus obtained in the storage unit 16, displays it on the display unit 14, or outputs it from the output unit 18 (108).
【0028】図6及び図7には、本実施例におけるステ
ップ104、すなわちピン間隔、ピン形状に基づくピン
立てパターンの選択動作の詳細が示されている。FIG. 6 and FIG. 7 show details of step 104 in the present embodiment, that is, the operation of selecting the pin stand pattern based on the pin interval and the pin shape.
【0029】この図に示されるように、ステップ300
において、まず、演算打切条件の設定が実行される。す
なわち、ピン間隔、ピン形状に基づくピン立てパターン
の選択処理が際限なく続くことを防止すると共に、本実
施例の装置の動作により得られたピン立てパターンにお
けるピン間隔NGの個数(NG残数)を回路基板設計工
程にフィードバックすべく、ステップ300において演
算総時間及びNG残数の条件が設定される。後述するス
テップ302にておいては、ステップ300において設
定された打切条件が成立しているか否かが判定され、成
立している場合に、処理部10の処理はステップ106
に移行する。As shown in this figure, step 300
In, first, the setting of the calculation termination condition is executed. That is, it is possible to prevent the selection process of the pin stand pattern based on the pin interval and the pin shape from continuing indefinitely, and to determine the number of pin intervals NG (NG remaining number) in the pin stand pattern obtained by the operation of the apparatus of this embodiment. In order to feed back to the circuit board design process, the conditions for the total calculation time and the NG remaining number are set in step 300. In step 302, which will be described later, it is determined whether or not the discontinuation condition set in step 300 is satisfied. If the discontinuation condition is satisfied, the process of the processing unit 10 is step 106.
Move to.
【0030】ステップ300実行後、処理部10は、ス
テップ304を実行する。ステップ304においては、
候補下げKDが0に設定される。続くステップ306に
おいては、同電位グループ毎に、最高優先順位Yが抽出
される。例えば図3に示される例では、同電位グループ
において部品名称CONNECTに対応する同電位点
に優先順位“1”が付与されているから、この同電位グ
ループの最高優先順位Y[]は1とされる。同様
に、同電位グループの最高優先順位Y[]は“1”
とされ、同電位グループ03の最高優先順位Y[]は
“2”とされる。このようにして各同電位グループにつ
いて最高優先順位Yが抽出されると、その後、処理部1
0はステップ308を実行する。ステップ308におい
ては、まず、最高優先順位Yの最高値Ymax 、最高優先
順位がYmax である同電位グループ、その個数Gnum が
抽出される。例えば図3に示される同電位グループ〜
のみを考えた場合、最高優先順位Yの最高値Ymax は
“1”となり、最高優先順位がYmax である同電位グル
ープ(最高最高優先順位同電位グループ)は及びと
なる。従って、その個数Gnum は2となる。After executing step 300, the processing section 10 executes step 304. In step 304,
The candidate lowering KD is set to 0. In the following step 306, the highest priority Y is extracted for each equipotential group. For example, in the example shown in FIG. 3, since the same potential point corresponding to the part name CONNECT in the same potential group is given priority "1", the highest priority Y [] of this same potential group is set to 1. It Similarly, the highest priority Y [] of the same potential group is "1".
The highest priority Y [] of the same potential group 03 is set to "2". In this way, when the highest priority Y is extracted for each equipotential group, after that, the processing unit 1
0 executes step 308. In step 308, first, the highest value Ymax of the highest priority Y, the same potential group having the highest priority Ymax, and the number Gnum thereof are extracted. For example, the same potential group shown in FIG.
Considering only the above, the highest value Ymax of the highest priority Y is “1”, and the equipotential group having the highest priority Ymax (the highest highest priority equipotential group) is. Therefore, the number Gnum is 2.
【0031】次に、処理部10は、最高最高優先順位同
電位グループについて、最高優先順位下げ値YDを YD←Y+KD の式に基づき演算する(310)。続いて、処理部10
は、 Gnum ←Gnum −1 の演算、すなわち最高最高優先順位同電位グループの個
数Gnum のデクリメントを実行する(312)。Next, the processing unit 10 calculates the highest priority lowering value YD for the highest highest priority equipotential group based on the equation YD ← Y + KD (310). Then, the processing unit 10
Executes the operation of Gnum ← Gnum−1, that is, the decrement of the number Gnum of the highest and highest priority equipotential groups (312).
【0032】このような処理の後、処理部10は、ピン
立て位置候補の抽出を実行する(314)。すなわち、
各同電位グループから、最高優先順位Yが付与されてい
る同電位点を、ピン立て位置候補として抽出する。例え
ば図3に示される同電位グループの場合、最初にステ
ップ314を実行する際にピン立て位置候補として抽出
されるのは優先順位“1”が付与された部品CN1及び
CN2であり、同電位グループの場合には部品TR1
及びD3である。同電位グループについては優先順位
“2”が付与されている部品D2がピン立て位置候補と
して抽出される。After such processing, the processing section 10 executes extraction of pin-position position candidates (314). That is,
From each of the same potential groups, the same potential point to which the highest priority Y is given is extracted as a pinning position candidate. For example, in the case of the equipotential group shown in FIG. 3, it is the components CN1 and CN2 to which the priority order “1” is assigned that is extracted as the pinning position candidates when the step 314 is first executed. In case of, the part TR1
And D3. For the same potential group, the part D2 to which the priority order “2” is given is extracted as the pin-position position candidate.
【0033】処理部10は、その後、各同電位グループ
のピン立て位置候補から1個ずつ選んだピン立て位置候
補を組み合わせることにより一般に複数のピン立てパタ
ーンを作成する(316)。例えば図3に示される同電
位グループにおいてはステップ314が最初に実行さ
れる際ピン立て位置候補として2個が抽出されており、
また同電位グループについては2個が、同電位グルー
プについては1個が抽出されている。従って、各同電
位グループ〜のピン立て位置候補から1個ずつ選ん
で組み合わせた場合、2×2×1=4個のピン立てパタ
ーンが得られる。ステップ316における処理はこのよ
うな組合わせ演算に係る処理である。After that, the processing section 10 generally creates a plurality of pin stand patterns by combining the pin stand position candidates selected one by one from each of the pin stand position candidates of the same potential group (316). For example, in the same-potential group shown in FIG. 3, when the step 314 is first executed, two pin-positioning position candidates are extracted,
Further, two are extracted for the same potential group and one is extracted for the same potential group. Therefore, when selecting one from each of the pin raising position candidates of each of the same potential groups and combining them, 2 × 2 × 1 = 4 pin raising patterns can be obtained. The process in step 316 is a process related to such a combination calculation.
【0034】処理部10は、次に、データベース202
から各ピン毎にクリアランスを読み込む(318)。次
に、処理部10は、読み込んだクリアランス及びデータ
ベース200を参照して得られるピン形状に基づき、ス
テップ316において作成したピン立てパターン毎に、
ピン間隔NGを演算する(320)。ここに言うピン間
隔NGとは、当該ピン立てパターンに従ってプローブピ
ンを実際に立てた場合に隣接するプローブピンの間隔が
所定値以下となっている状況を言う。ピン間隔NGの演
算に係るプローブピン間隔の基準は、ステップ318に
おいて読み込んだクリアランスに基づき定め、また各ピ
ン立て位置候補についてどのような基準を用いるかは、
当該同電位点において使用すべきピン形状をデータベー
ス200から読み込むことにより決定する。The processing unit 10 then proceeds to the database 202.
The clearance is read for each pin from (318). Next, the processing unit 10 determines, for each pin stand pattern created in step 316, based on the read clearance and the pin shape obtained by referring to the database 200.
The pin interval NG is calculated (320). The pin interval NG mentioned here refers to a situation where the interval between adjacent probe pins is equal to or less than a predetermined value when the probe pins are actually set up according to the pin setting pattern. The standard of the probe pin interval related to the calculation of the pin interval NG is determined based on the clearance read in step 318, and what standard is used for each pin stand position candidate is
The pin shape to be used at the same potential point is determined by reading from the database 200.
【0035】処理部10は、ステップ320における演
算の結果、すなわち各ピン立てパターン毎に発生してい
るピン間隔NGの位置やその個数を、表示部14の画面
上に表示させる(322)。この後、ステップ302に
おいて打切条件の成立/不成立に関する判定を行う。ス
テップ302において条件が不成立の場合には、処理部
10の動作は、ステップ324を経て前述のステップ3
12に戻る。ステップ324における判定条件は最高最
高優先順位同電位グループの個数Gnum が0であるか否
かという条件であるこの条件が成立するまで、ステップ
312以降の動作が繰り返される。The processing unit 10 displays the result of the calculation in step 320, that is, the position and the number of pin intervals NG occurring for each pin stand pattern on the screen of the display unit 14 (322). Then, in step 302, it is determined whether or not the cutoff condition is satisfied. If the condition is not satisfied in step 302, the operation of the processing unit 10 proceeds through step 324 to step 3 above.
Return to 12. The determination condition in step 324 is a condition of whether or not the number Gnum of highest and highest priority equipotential groups is 0, and the operations in and after step 312 are repeated until this condition is satisfied.
【0036】ある時点でステップ324の条件が成立す
ると、候補下げレベルKDがインクリメントされる(3
26)。例えば、ステップ304を実行した後初めてス
テップ324の条件が成立した時点では、候補下げレベ
ルKDが0から1に更新される。処理部10は、ステッ
プ326実行後、ステップ308に戻る。When the condition of step 324 is satisfied at a certain point, the candidate lowering level KD is incremented (3
26). For example, when the condition of step 324 is satisfied for the first time after executing step 304, the candidate lowering level KD is updated from 0 to 1. The processing unit 10 returns to step 308 after executing step 326.
【0037】ステップ308においては、再び、最高優
先順位Yの最高値Ymax 、最高最高優先順位同電位グル
ープを特定する情報、及びその個数Gnum の抽出が実行
される。ステップ310においては、前述した式に基づ
き最高順位下げ値YDが、最高最高優先順位同電位グル
ープについて演算される。従って、最高優先順位Yの最
高値Ymax が“1”であった場合には、先のステップ3
26において候補下げレベルKDが“1”に更新されて
いるため、最高優先順位下げ値YDは“2”となる。こ
の後、処理部10は、ステップ312を経てステップ3
14を実行する。In step 308, the extraction of the maximum value Ymax of the highest priority Y, the information for specifying the highest and highest priority equipotential groups, and the number Gnum thereof is executed again. In step 310, the highest rank reduction value YD is calculated for the highest highest priority equipotential group based on the above equation. Therefore, when the highest value Ymax of the highest priority Y is "1", the previous step 3
Since the candidate lowering level KD is updated to "1" at 26, the highest priority lowering value YD becomes "2". Thereafter, the processing unit 10 goes through step 312 and then step 3
14 is executed.
【0038】ステップ314においては、前述したピン
立て位置候補の抽出が実行される。その際、最高最高優
先順位同電位グループのうち1つについては、最高優先
順位Yに代えて、最高優先順位下げ値YDが、抽出の基
礎として用いられる。また、最高優先順位Yに代えて最
高優先順位下げ値YDを用いる最高最高優先順位同電位
グループをいずれの同電位グループとするかは、最高最
高優先順位同電位グループの個数Gnum に応じて変更す
る。このような処理の結果得られるピン立て位置候補に
基づき、続いてステップ316が実行され、ピン立てパ
ターンが作成される。In step 314, the extraction of the pin stand position candidates described above is executed. At this time, for one of the highest and highest priority equipotential groups, instead of the highest priority Y, the highest priority reduction value YD is used as a basis for extraction. Further, which of the highest potential priority equipotential groups using the highest priority reduction value YD instead of the highest priority Y is to be changed depending on the number Gnum of the highest highest priority equipotential groups. . Based on the pin stand position candidates obtained as a result of such processing, step 316 is subsequently executed to create the pin stand pattern.
【0039】例えば、ステップ314及び316を初め
て実行した結果図3にa〜zで示されるようなピン立て
パターンが得られており、これらのピン立てパターンa
〜zについてステップ302の打切条件がいずれも成立
しなかった場合には、その後にステップ314及び31
6が実行される際、a´〜z´で示されるようなピン立
てパターンが再作成される。その際、ステップ314に
おいて、最高最高優先順位同電位グループ(図3の例で
は同電位グループ及び)のうち1つについて、最高
優先順位Yに代え最高優先順位下げ値YDを用いて、ス
テップ314が実行される。その結果、ピン立てパター
ンa〜zにおいてピン立て位置候補として扱われていた
同電位点(部品CN1及びCN2)は、ピン立てパター
ンa´及びb´においてはピン立て位置候補としては扱
われず、次に優先順位の高い同電位点、すなわち優先順
位“2”が付与されている部品R3が同電位点として扱
われる。また、最高優先順位下げ値YDを用いる最高最
高優先順位同電位グループは、最高最高優先順位同電位
グループの個数Gnum に応じて変更されている。例え
ば、ステップ326実行後最初に実行されるステップ3
14においては同電位グループについてYDが用いら
れ、次に実行される際には同電位グループについてY
Dが用いられる、というように変更される。このような
操作を行うことにより、ピン立てパターンとしてa´〜
z´が得られることとなる。For example, as a result of the first execution of steps 314 and 316, pin stand patterns as shown by a to z in FIG. 3 are obtained, and these pin stand patterns a
If none of the discontinuing conditions of step 302 are satisfied for ~ z, then steps 314 and 31 are performed.
When 6 is executed, the pin stand pattern as shown by a ′ to z ′ is recreated. At this time, in step 314, the highest priority lowering value YD is used in place of the highest priority Y for one of the highest and highest priority equipotential groups (and the same potential group in the example of FIG. 3). To be executed. As a result, the same potential points (parts CN1 and CN2) that were treated as pin-positioning position candidates in the pin-up patterns a to z are not treated as pin-positioning position candidates in the pin-up patterns a ′ and b ′. The higher-priority equipotential point, that is, the component R3 to which the priority “2” is assigned is treated as the same-potential point. The highest and highest priority equipotential groups using the highest priority reduction value YD are changed according to the number Gnum of highest and highest priority equipotential groups. For example, step 3 which is first executed after step 326 is executed.
In FIG. 14, YD is used for the equipotential group, and when it is executed next, YD is used for the equipotential group.
D is used, and so on. By performing such an operation, a'-
z'will be obtained.
【0040】このようなピン立てパターン再作成によっ
て得られた新たなピン立てパターンa´〜z´にいずれ
についても打切条件302が成立していない場合には、
さらに、ステップ326において候補下げレベルKDが
“1”から“2”に更新され、ステップ308以降の処
理が繰り返される。When the cutoff condition 302 is not satisfied for any of the new pin stand patterns a'to z'obtained by recreating the pin stand pattern as described above,
Further, in step 326, the candidate lowering level KD is updated from "1" to "2", and the processing from step 308 onward is repeated.
【0041】このように、本実施例においては、初期的
には最高優先順位Yが付与されている同電位点をピン立
て位置候補として扱いつつピン立てパターンを作成し、
作成したピン立てパターンについてピン間隔による評価
を行っている。また、このピン立てパターンについて打
切条件が成立しない場合には、次に優先順位が高い同電
位点がピン立て位置候補として選択され、異なる組み合
わせに係るピン立てパターンについて同様の評価が実行
される。従って、本実施例によれば、ピン間隔に関して
ほぼ最適なピン立てパターンが得られることとなり、ま
た前述のステップ106において面圧分布に基づくピン
立てパターンの選択を合わせて行っているため、面圧に
ついても良好なピン立てパターンが得られることとな
る。As described above, in this embodiment, the pinning pattern is created while treating the same potential point initially assigned the highest priority Y as a pinning position candidate.
The created pin stand pattern is evaluated by the pin interval. When the termination condition is not satisfied for this pin-up pattern, the same potential point with the next highest priority is selected as a pin-up position candidate, and the same evaluation is executed for pin-up patterns relating to different combinations. Therefore, according to the present embodiment, a pin stand pattern that is almost optimum with respect to the pin interval can be obtained, and since the pin stand pattern is selected based on the surface pressure distribution in step 106 described above, the contact pressure can be reduced. Also, a good pin stand pattern can be obtained.
【0042】さらに、本実施例においては、ステップ3
02において、ピン間隔NGの個数が比較的小さくなり
あるいは処理時間が所定値を越えた場合に処理が打ち切
られている。従って、本実施例においては、処理時間が
際限なく長期化することを防止できると共に、ピン間隔
NGが顕著な場合にはその情報を回路設計・基板設計に
フィードバックすることができる。Further, in this embodiment, step 3
In 02, the processing is aborted when the number of pin intervals NG becomes relatively small or when the processing time exceeds a predetermined value. Therefore, in this embodiment, it is possible to prevent the processing time from being extended indefinitely, and when the pin interval NG is remarkable, the information can be fed back to the circuit design / board design.
【0043】このように、本実施例によれば、インサー
キットテストにおけるプローブピンの配置決定を自動化
することができ、品質の均質化・向上を達成できると共
に、プローブピンの配置に係るピン立てパターンを最適
化しかつ面圧を最適化することができる。As described above, according to the present embodiment, the arrangement of the probe pins in the in-circuit test can be automatically determined, the quality can be homogenized and improved, and the pinning pattern relating to the arrangement of the probe pins can be achieved. Can be optimized and the surface pressure can be optimized.
【0044】なお、ステップ106における面圧分布の
評価は、基板両面について同時にインサーキットテスト
を実行する場合には、各面に係るプローブピンの位置が
一致する度合が高いか否かの評価と併せて実行するのが
好ましい。Note that the evaluation of the surface pressure distribution in step 106 is performed together with the evaluation of whether or not the degree to which the positions of the probe pins on the respective surfaces match is high when the in-circuit test is simultaneously performed on both surfaces of the substrate. It is preferable to carry out.
【0045】[0045]
【発明の効果】以上説明したように、本発明の装置によ
れば、基板上の回路配線及び搭載部品に関する情報に基
づき同電位点抽出を実行し、各同電位点にピン立て優先
順位を付与し、付与したピン立て優先順位に基づきピン
立て位置を決定するようにしたため、当該ピン立て位置
の決定を自動化することができ、経験に基づく作業によ
って生じていた品質の相違や作業時間の長期化を防止可
能となる。As described above, according to the device of the present invention, the equipotential point extraction is executed based on the information on the circuit wiring on the board and the mounted parts, and the pinning priority order is given to each equipotential point. However, since the pin stand position is determined based on the given pin stand priority, the pin stand position can be determined automatically, and the quality difference and the longer working time caused by work based on experience can be prolonged. Can be prevented.
【0046】また、本発明の装置によれば、ピン間隔に
基づいてピン立て位置を決定する際、ピン立て優先順位
に基づき定めた選択基準を逐次緩和しつつピン立て位置
候補の選択を実行し、選択したピン立て位置候補から構
成されるピン立てパターンについて所定条件が成立した
場合に当該ピン立てパターンをプローブピンの配置に係
るパターンとして選択するようにしたため、プローブピ
ン間隔に関してほぼ最適なピン立てパターンを得ること
ができる。Further, according to the apparatus of the present invention, when the pin stand position is determined based on the pin interval, the selection standard determined based on the pin stand priority is sequentially relaxed and the pin stand position candidate is selected. Since the pin stand pattern is selected as the pattern relating to the arrangement of the probe pins when the predetermined condition is satisfied with respect to the pin stand pattern composed of the selected pin stand position candidates, the pin stand pattern which is almost optimal with respect to the probe pin interval is selected. You can get the pattern.
【0047】さらに、本発明の装置によれば、プローブ
ピン間隔の不良個数やピン立てパターン作成に係る処理
時間に基づき上述した繰返しを打ち切るようにしたた
め、処理時間が際限なく延長されたりする事態が生じる
ことがなく、また処理結果を早期に回路設計・基板設計
工程にフィードバックすることが可能となる。Further, according to the apparatus of the present invention, the above-described repetition is terminated based on the number of defective probe pin intervals and the processing time for creating the pin stand pattern, so that the processing time may be extended indefinitely. Moreover, it is possible to feed back the processing result to the circuit design / board design process in an early stage.
【0048】そして、本発明の装置によれば、面圧分布
の評価に基づきピン立てパターンを選択するようにした
ため、適正な面圧分布が得られる。According to the apparatus of the present invention, the pin stand pattern is selected based on the evaluation of the surface pressure distribution, so that an appropriate surface pressure distribution can be obtained.
【図1】本発明の一実施例に係る装置の構成を示すブロ
ック図である。FIG. 1 is a block diagram showing a configuration of an apparatus according to an embodiment of the present invention.
【図2】この実施例における処理部の動作の流れを示す
フローチャートである。FIG. 2 is a flowchart showing a flow of operations of a processing unit in this embodiment.
【図3】この実施例の動作のうち、同電位点抽出からピ
ン間隔判定までの動作の概要を説明するための概念図で
ある。FIG. 3 is a conceptual diagram for explaining an outline of an operation from extraction of the same potential point to determination of a pin interval among operations of this embodiment.
【図4】この実施例において使用される部品名称毎ピン
立て優先順位蓄積データの一例を示す図である。FIG. 4 is a diagram showing an example of pin name priority ranking accumulated data for each component name used in this embodiment.
【図5】ピン形状の一例を示す図である。FIG. 5 is a diagram showing an example of a pin shape.
【図6】この実施例における処理部の動作の流れうちピ
ン間隔、ピン形状に基づくピン立てパターンの選択動作
の流れを示すフローチャートである。FIG. 6 is a flow chart showing a flow of a pin stand pattern selecting operation based on a pin interval and a pin shape among the flow of the operation of the processing unit in this embodiment.
【図7】図6に示される動作の続きを示すフローチャー
トである。FIG. 7 is a flowchart showing a continuation of the operation shown in FIG.
10 処理部 12 入力部 14 表示部 16 記憶部 18 印字出力部 200 部品名称毎ピン立て優先順位蓄積データベース 202 ピン形状データベース Y 最高優先順位 Ymax Yの最高値 Gnum 最高最高優先順位同電位グループの個数 KD 候補下げレベル YD 最高優先順位下げ値 10 Processing unit 12 Input unit 14 Display unit 16 Storage unit 18 Print output unit 200 Pin name priority database for each part name 202 Pin shape database Y Maximum priority Ymax Y maximum value Gnum Maximum maximum priority Same number of potential groups KD Candidate reduction level YD Highest priority reduction value
Claims (4)
情報に基づき、インサーキットテスト時に同電位が生じ
る同電位点を、所定個数の電位について抽出する同電位
点抽出手段と、 抽出された各同電位点に対応する搭載部品の種類に応じ
て、当該同電位点にピン立て優先順位を付与するピン立
て優先順位付与手段と、 プローブピンを立てるべきピン立て位置を、ピン立て優
先順位に基づき各電位毎にいずれかの同電位点から選択
決定するピン立て位置決定手段と、 を備え、 ピン立て位置を自動決定することを特徴とするプローブ
ピンの配置決定装置。1. An equipotential point extracting means for extracting, for a predetermined number of potentials, equipotential points at which the same potential is generated during an in-circuit test, based on information about circuit wiring on the board and mounted parts, and each of the extracted same potential points. Depending on the type of the mounted component corresponding to the potential point, the pin-placing priority assigning means for assigning the pin-placing priority order to the same potential point and the pin-placing position at which the probe pin should be erected are set according to the pin-placing priority order. A probe pin arrangement determination device comprising: a pin stand position determination means for selectively determining from any one of the same potential points for each potential, and automatically determining the pin stand position.
各電位毎にいずれかの同電位点をピン立て位置候補とし
て選択し、選択したピン立て位置候補のうち各電位毎に
1個を選択して組み合わせることによりピン立てパター
ンを作成する第1のステップ、及び作成したピン立てパ
ターンについて、ピン立て位置候補にプローブピンを立
てた場合のプローブピン間隔に関する所定条件が成立し
ているか否かを判定する第2のステップを、 いずれかの電位について上記選択基準を緩和しつつ、作
成したピン立てパターンのいずれかについて上記条件が
成立するまで繰り返し、 上記条件が成立した場合に、当該成立に係るピン立てパ
ターンのいずれかを選択し、選択されたピン立てパター
ンを構成するピン立て位置候補を、ピン立て位置として
決定することを特徴とするプローブピンの配置決定装
置。2. The arrangement determining device according to claim 1, wherein the pin-positioning means determines the same potential point for each potential by using a selection criterion defined based on the pin-setting priority. The first step of creating a pin stand pattern by selecting as a candidate and selecting and combining one for each potential among the selected pin stand position candidates, and the created pin stand pattern as a pin stand position candidate. The second step of determining whether or not a predetermined condition regarding the probe pin interval when the probe pin is raised is satisfied, by relaxing any of the above selection criteria with respect to any of the potentials, by using any of the created pin raising patterns. The above is repeated until the above condition is satisfied, and when the above condition is satisfied, one of the pin stand patterns related to the satisfaction is selected and selected. Been pins stand position candidates for configuring the pin stand pattern, arrangement determination unit of the probe pin, characterized by determining as a pin stand position.
間隔が所定値以下となる箇所が所定個数未満である場合
及び/又はピン立てパターンの作成までの処理に要して
いる時間が所定時間を越えた場合に、第1及び第2のス
テップの繰り返しを打ち切ることを特徴とするプローブ
ピンの配置決定装置。3. The arrangement determining device according to claim 2, wherein the pin stand position deciding means has less than a predetermined number of locations where the probe pin interval is a predetermined value or less in the created pin stand pattern, and / or An arrangement determining device for probe pins, characterized in that the repetition of the first and second steps is terminated when the time required for processing until the creation of the pin stand pattern exceeds a predetermined time.
て選択し、選択したピン立て位置候補のうち各電位毎に
1個を選択して組み合わせることによりピン立てパター
ンを作成し、 作成したピン立てパターンのうち所定条件を満たすピン
立てパターンについて、当該ピン立てパターンに従って
プローブピンを立てた場合に基板の片面又は両面に加わ
る圧力を検出し、 検出された圧力が最も均一に分布しているとされたピン
立てパターンを選択し、選択されたピン立てパターンを
構成するピン立て位置候補を、ピン立て位置として決定
することを特徴とするプローブピンの配置決定装置。4. The arrangement determining device according to claim 1, wherein the pin stand position determining means selects one of the same potential points as a pin stand position candidate for each potential, and each of the selected pin stand position candidates. A pin stand pattern is created by selecting and combining one for each potential, and for the pin stand pattern that satisfies the specified condition among the created pin stand patterns, one side of the board when the probe pins are set up according to the pin stand pattern. Or, detect the pressure applied to both sides, select the pin stand pattern where the detected pressure is said to be most evenly distributed, and select the pin stand position that constitutes the selected pin stand pattern as the pin stand position. An arrangement determining device for probe pins, characterized in that the arrangement is determined.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05211294A JP3099596B2 (en) | 1993-08-26 | 1993-08-26 | Probe pin arrangement determination device for in-circuit test |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05211294A JP3099596B2 (en) | 1993-08-26 | 1993-08-26 | Probe pin arrangement determination device for in-circuit test |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0763819A true JPH0763819A (en) | 1995-03-10 |
JP3099596B2 JP3099596B2 (en) | 2000-10-16 |
Family
ID=16603557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05211294A Expired - Lifetime JP3099596B2 (en) | 1993-08-26 | 1993-08-26 | Probe pin arrangement determination device for in-circuit test |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3099596B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332422A (en) * | 2005-05-27 | 2006-12-07 | Yamaha Fine Technologies Co Ltd | Electrical inspection apparatus and electrical inspection method for printed circuit board |
-
1993
- 1993-08-26 JP JP05211294A patent/JP3099596B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006332422A (en) * | 2005-05-27 | 2006-12-07 | Yamaha Fine Technologies Co Ltd | Electrical inspection apparatus and electrical inspection method for printed circuit board |
JP2006329861A (en) * | 2005-05-27 | 2006-12-07 | Yamaha Fine Technologies Co Ltd | Device and method for electrically inspecting printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP3099596B2 (en) | 2000-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5539652A (en) | Method for manufacturing test simulation in electronic circuit design | |
US6477432B1 (en) | Statistical in-process quality control sampling based on product stability through a systematic operation system and method | |
US7120890B2 (en) | Apparatus for delay fault testing of integrated circuits | |
US6378115B1 (en) | LSI manufacturing method and recording medium for storing layout software | |
JP3995768B2 (en) | Failure analysis method and apparatus | |
US7190822B2 (en) | Method for customizing an integrated circuit element | |
US20080164894A1 (en) | System and method for testing semiconductor integrated circuit in parallel | |
US6334199B1 (en) | Method of generating test patterns for a logic circuit, a system performing the method, and a computer readable medium instructing the system to perform the method | |
JP4371488B2 (en) | Device test evaluation system and device test evaluation method | |
JPH0763819A (en) | Probe pin array determining apparatus for in-circuit test | |
US10564706B2 (en) | Power source tolerance analysis method and system | |
JP3189603B2 (en) | Probe pin relocation method for in-circuit test | |
JP2003167033A (en) | Debug method for test program | |
US6785617B2 (en) | Method and apparatus for wafer analysis | |
US20230290692A1 (en) | Chip grading method and packaging method, and chip grading system and packaging system | |
TWI431706B (en) | Method for pattern recognition of wafer bin map and computer program product therefor | |
JPH05189509A (en) | Power distribution system chart producing device | |
JPH0636008B2 (en) | Printed circuit board test method | |
JPH10326835A (en) | Layout of lis | |
Tegethoff et al. | Simulation techniques for the manufacturing test of MCMs | |
JPH0519191B2 (en) | ||
JP2782716B2 (en) | Layout improvement method | |
JP2751215B2 (en) | Wiring equipment by group | |
EP1231551A2 (en) | Process of simulating defects, which may appear during the semiconductor manufacturing process, as well as associated components | |
US7039886B2 (en) | Systems and methods for generating test vectors to analyze cells of electronic gates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070818 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |