JPH0763083B2 - 端子接続構造およびその接続方法 - Google Patents
端子接続構造およびその接続方法Info
- Publication number
- JPH0763083B2 JPH0763083B2 JP60088433A JP8843385A JPH0763083B2 JP H0763083 B2 JPH0763083 B2 JP H0763083B2 JP 60088433 A JP60088433 A JP 60088433A JP 8843385 A JP8843385 A JP 8843385A JP H0763083 B2 JPH0763083 B2 JP H0763083B2
- Authority
- JP
- Japan
- Prior art keywords
- brazing material
- nickel layer
- nickel
- lead
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明はIC等の端子接続構造およびその接続方法に関
し、特にマイグレーション対策に関するものである。
し、特にマイグレーション対策に関するものである。
[従来技術] 従来、積層型のICパッケージ等のリード接続部は、銀ロ
ーや金銅ローにて、表面にニッケルメッキの施されたパ
ッド上に、リード部材を固着して形成していた。
ーや金銅ローにて、表面にニッケルメッキの施されたパ
ッド上に、リード部材を固着して形成していた。
ところが、用いられるロー材の成分の内、銀や銅はマイ
グレーションを発生し易いという問題があった。即ち、
銀や銅がイオン化して移動し針状結晶等を生じ、それに
よって、周囲の電気的な絶縁性を劣化させる危険があっ
た。
グレーションを発生し易いという問題があった。即ち、
銀や銅がイオン化して移動し針状結晶等を生じ、それに
よって、周囲の電気的な絶縁性を劣化させる危険があっ
た。
そこで、通常、メッキによってロー材の表面をニッケル
層で覆い、必要に応じて更に金メッキ等を行なってい
た。
層で覆い、必要に応じて更に金メッキ等を行なってい
た。
[発明が解決しようとする課題] ところが、パッド上のロー材は、ニッケルに対して濡れ
性が極めて良いので、ロー付の際にパッドの縁まで完全
にロー材が覆ってしまう。そのため、その上からメッキ
をした場合、第14図に示すごとく、その周縁部はメッキ
層がほとんど乗らない。ここで31はタングステン等から
なるパッドとしてのメタライズ層、31aはニッケルメッ
キ層、32はKovar(コバール)あるいは42アロイ材の端
子ピン、33はロー材、34はニッケルメッキ層、35は金メ
ッキ層、35は基板内部配線へ接続する導電部である。
性が極めて良いので、ロー付の際にパッドの縁まで完全
にロー材が覆ってしまう。そのため、その上からメッキ
をした場合、第14図に示すごとく、その周縁部はメッキ
層がほとんど乗らない。ここで31はタングステン等から
なるパッドとしてのメタライズ層、31aはニッケルメッ
キ層、32はKovar(コバール)あるいは42アロイ材の端
子ピン、33はロー材、34はニッケルメッキ層、35は金メ
ッキ層、35は基板内部配線へ接続する導電部である。
このため、ロー材上にメッキを施しても、マイグレーシ
ョンを完全に防止することはできなかった。
ョンを完全に防止することはできなかった。
[問題点を解決するための手段] そこで、本発明は次なる手段を採用することにより問題
点を解決した。
点を解決した。
まず、第1発明は 基板上に設けられ、表面にニッケル層を有するリード接
続部と、 銀又は銅を含有するロー材にて上記リード接続部にロー
付固定され電気的に接続されるリード部材と、 上記ロー付されたロー材の全表面を被うニッケル層と、 からなる端子接続構造において、 上記リード接続部の全周縁部がロー材から幅0.05mm以上
露出し、上記ロー材の全表面を被うニッケル層が上記リ
ード接続部の全周縁部も被うとともに、上記ロー材を被
うニッケル層上に金層が存在することを特徴とする端子
接続構造を要旨とする。
続部と、 銀又は銅を含有するロー材にて上記リード接続部にロー
付固定され電気的に接続されるリード部材と、 上記ロー付されたロー材の全表面を被うニッケル層と、 からなる端子接続構造において、 上記リード接続部の全周縁部がロー材から幅0.05mm以上
露出し、上記ロー材の全表面を被うニッケル層が上記リ
ード接続部の全周縁部も被うとともに、上記ロー材を被
うニッケル層上に金層が存在することを特徴とする端子
接続構造を要旨とする。
また、第2発明は、 表面にニッケル層を有するリード接続部に、銀又は銅を
含有するロー材にてリード部材をロー付固定した後、該
ロー材をニッケル層で被う端子の接続方法において、 ロー付固定の後、該ロー材をエッチング処理することに
より、上記リード接続部の全周縁部をロー材から幅0.05
mm以上露出させ、次いでニッケルメッキ処理することに
より上記ロー材をニッケル層で被い、更に金メッキ処理
を行なうことにより、上記ロー材を被うニッケル層を金
層で被うことを特徴とする端子の接続方法を要旨とす
る。
含有するロー材にてリード部材をロー付固定した後、該
ロー材をニッケル層で被う端子の接続方法において、 ロー付固定の後、該ロー材をエッチング処理することに
より、上記リード接続部の全周縁部をロー材から幅0.05
mm以上露出させ、次いでニッケルメッキ処理することに
より上記ロー材をニッケル層で被い、更に金メッキ処理
を行なうことにより、上記ロー材を被うニッケル層を金
層で被うことを特徴とする端子の接続方法を要旨とす
る。
[作用] 第1発明では、リード接続部の全周縁部が、ロー材を介
さずにロー材を覆うニッケル層と幅0.05mm以上で結合し
ているため、ロー材が完全にニッケル層で被われ、マイ
グレーションを生ずる余地がない。
さずにロー材を覆うニッケル層と幅0.05mm以上で結合し
ているため、ロー材が完全にニッケル層で被われ、マイ
グレーションを生ずる余地がない。
また、ロー材の表面に形成されたニッケル層が、大気と
接する状態で露出している場合には、大気によってニッ
ケル層が酸化されて溶出するので、ロー材のマイグレー
ションを防止することができないが、本発明では、ニッ
ケル層の上に金層を設けているので、ニッケル層の酸化
を防止し、それによってロー材のマイグレーションを防
止することができる。
接する状態で露出している場合には、大気によってニッ
ケル層が酸化されて溶出するので、ロー材のマイグレー
ションを防止することができないが、本発明では、ニッ
ケル層の上に金層を設けているので、ニッケル層の酸化
を防止し、それによってロー材のマイグレーションを防
止することができる。
第2発明では、ロー材にてリード接続部にリード部材を
固定した後、ロー材をエッチングすることにより、ロー
材の表面部分を除去する。この除去量は、ロー材に被わ
れていたリード接続部の周縁部分が全周にわたり幅0.05
mm以上露出するような除去量とされる。こうして次にニ
ッケルメッキを行なえば、露出しているリード接続部の
周縁部分に直接ニッケル層が結合し、ロー材が完全にニ
ッケル層にて被われた接続構造が実現できる。
固定した後、ロー材をエッチングすることにより、ロー
材の表面部分を除去する。この除去量は、ロー材に被わ
れていたリード接続部の周縁部分が全周にわたり幅0.05
mm以上露出するような除去量とされる。こうして次にニ
ッケルメッキを行なえば、露出しているリード接続部の
周縁部分に直接ニッケル層が結合し、ロー材が完全にニ
ッケル層にて被われた接続構造が実現できる。
更に、上記ニッケル層を形成した後に、金層を形成する
ことによって、ニッケル層の酸化を防止して、好適にニ
ッケル層のマイグレーションを防止することができい
る。
ことによって、ニッケル層の酸化を防止して、好適にニ
ッケル層のマイグレーションを防止することができい
る。
[実施例] 第1発明の実施例について説明する。
第1図はその第1実施例の斜視図、第2図はそのA−A
断面図である。ここで1は端子接続部を表わし、セラミ
ック基板2上に設けられたICパターンのリード接続部3
とリード部材としての端子4との接続構造を表わしてい
る。
断面図である。ここで1は端子接続部を表わし、セラミ
ック基板2上に設けられたICパターンのリード接続部3
とリード部材としての端子4との接続構造を表わしてい
る。
リード接続部3はタングステン等のペーストを印刷し焼
付けたメタライズ層であり、その上には電解メッキによ
りニッケル層5が重層している。リード接続部3は基板
2の内部配線に接続する導電部2aに接続している。
付けたメタライズ層であり、その上には電解メッキによ
りニッケル層5が重層している。リード接続部3は基板
2の内部配線に接続する導電部2aに接続している。
上記ニッケル層5上には銀ロー6により端子4が固定さ
れている。銀ロー6はニッケル層5の周縁部5aまでは被
っていない。
れている。銀ロー6はニッケル層5の周縁部5aまでは被
っていない。
更に、端子4,銀ロー6及びニッケル層5の周縁部5aをも
う一つのニッケル層7が被い、更にその上に耐酸化性,
耐薬品性のために金層8がシアン化金溶液にて電解メッ
キされている。
う一つのニッケル層7が被い、更にその上に耐酸化性,
耐薬品性のために金層8がシアン化金溶液にて電解メッ
キされている。
本実施例はこのように構成されていることにより、リー
ド接続部3上のニッケル層5の周縁部5aまで銀ロー6が
被っていず、周縁部5aは完全に二つのニッケル層5,7が
結合し、銀ロー6のマイグレーションを防止している。
ド接続部3上のニッケル層5の周縁部5aまで銀ロー6が
被っていず、周縁部5aは完全に二つのニッケル層5,7が
結合し、銀ロー6のマイグレーションを防止している。
また、本実施例では、同じ材料からなるニッケル層5,7
が、周縁部5aで接合して一体化しているので、外界から
力が加わった場合でも隙間が全く生ずることなく、完全
に一体となった層として機能する。それによって、例え
ば腐食性のガス等が周囲に接触した場合でも銀ロー6ま
で侵入することがなく、極めて耐腐食性及び耐久性が高
い。
が、周縁部5aで接合して一体化しているので、外界から
力が加わった場合でも隙間が全く生ずることなく、完全
に一体となった層として機能する。それによって、例え
ば腐食性のガス等が周囲に接触した場合でも銀ロー6ま
で侵入することがなく、極めて耐腐食性及び耐久性が高
い。
尚、上記銀ロー6が被っていない周縁部5aの幅は、接合
性の向上のためや、マイグレーション防止効果を発揮さ
せるためには0.05mm以上が必要であり、通常0.1〜0.2mm
が製造上好ましい。
性の向上のためや、マイグレーション防止効果を発揮さ
せるためには0.05mm以上が必要であり、通常0.1〜0.2mm
が製造上好ましい。
また、本実施例では、ニッケル層7を被って金層8が形
成されているので、このニッケル層7が大気中の各種の
成分によって酸化されず、よってマイグレーションが発
生することを効果的に防止できる。
成されているので、このニッケル層7が大気中の各種の
成分によって酸化されず、よってマイグレーションが発
生することを効果的に防止できる。
次に第3図乃至第5図に本発明の第2実施例について説
明する。第3図はその正面図、第4図はその底面図、第
5図は第3図のB−B断面図である。ここで11は端子接
続部を表わし、セラミック基板12の側面図12aに設けら
れたICパターンのリード接続部13とリード部材としての
Kovar(コバール)もしくは42アロイ製等の導体片14と
の接続構造を表わしている。リード接続部13はタングス
テン等のペーストをセラミック基板12の側面12aから裏
面12bにかけて印刷し焼付けたメタライズ層であり、そ
の上には電解メッキによりニッケル層15が重層してい
る。上記リード接続部13には基板12の内部配線に接続す
る導電部12cが接続している。上記ニッケル層15には導
体片14がその一面をニッケル層15上に、銀ロー16により
固定されている。銀ロー16はニッケル層15の周縁部15a
までは被っていない。
明する。第3図はその正面図、第4図はその底面図、第
5図は第3図のB−B断面図である。ここで11は端子接
続部を表わし、セラミック基板12の側面図12aに設けら
れたICパターンのリード接続部13とリード部材としての
Kovar(コバール)もしくは42アロイ製等の導体片14と
の接続構造を表わしている。リード接続部13はタングス
テン等のペーストをセラミック基板12の側面12aから裏
面12bにかけて印刷し焼付けたメタライズ層であり、そ
の上には電解メッキによりニッケル層15が重層してい
る。上記リード接続部13には基板12の内部配線に接続す
る導電部12cが接続している。上記ニッケル層15には導
体片14がその一面をニッケル層15上に、銀ロー16により
固定されている。銀ロー16はニッケル層15の周縁部15a
までは被っていない。
この銀ロー16には被われていない部分の幅は0.05mm以上
に設計してある。
に設計してある。
更に、導体片14、銀ロー16及びニッケル層15の周縁部15
aをもう一つのニッケル層17が被い、更にその上に金層1
8が電解メッキされている。
aをもう一つのニッケル層17が被い、更にその上に金層1
8が電解メッキされている。
本実施例はこのように構成されていることにより、導体
片14を用いた場合においても、第1実施例と同様に銀ロ
ー16がニッケル層15の周縁部15aまで被っていず、二つ
のニッケル層15,17によって銀ロー16のマイグレーショ
ンが防止されている。
片14を用いた場合においても、第1実施例と同様に銀ロ
ー16がニッケル層15の周縁部15aまで被っていず、二つ
のニッケル層15,17によって銀ロー16のマイグレーショ
ンが防止されている。
次に上記第1発明の第1,第2実施例の接続構造を実現す
るための第2発明の実施例を説明する。
るための第2発明の実施例を説明する。
本実施例は、下記の(1)〜(7)の工程からなる。
(1)グリーンシートにICパターンを印刷加工する。
(2)非酸化雰囲気下1500〜1600℃で上記グリーンシー
ト(必要に応じた積層構造としたもの)を焼成し、セラ
ミック基板を得る。
ト(必要に応じた積層構造としたもの)を焼成し、セラ
ミック基板を得る。
(3)上記セラミック基板をワット浴又はスルファミン
酸ニッケルメッキ浴にて2.0μm厚のニッケルメッキを
行なう。
酸ニッケルメッキ浴にて2.0μm厚のニッケルメッキを
行なう。
(4)銀ローを非酸化雰囲気で溶融し、上記ニッケルメ
ッキ後のセラミックス基板上にKovar(コバール)、42
アロイ等のリード部材をロー付する。
ッキ後のセラミックス基板上にKovar(コバール)、42
アロイ等のリード部材をロー付する。
(5)シアン化ナトリウム,シアン化カリウム等のシア
ン系化合物にて銀ロー部分を選択的に高速にエッチング
する。エッチングはケミカルエッチング又は電解エッチ
ングで行なう。
ン系化合物にて銀ロー部分を選択的に高速にエッチング
する。エッチングはケミカルエッチング又は電解エッチ
ングで行なう。
(6)ワット浴又はスルファミン酸ニッケルメッキ浴に
て2.0μm厚のニッケルメッキを行なう。
て2.0μm厚のニッケルメッキを行なう。
(7)通常用いられる金メッキ液にて、純金メッキを1.
5μm厚にメッキする。
5μm厚にメッキする。
以上の工程を、第1〜2図に示した第1発明の第1実施
例の製造工程に適用した場合を説明する。
例の製造工程に適用した場合を説明する。
(1)〜(3)工程は上述のとうり実施し、表面にニッ
ケルメッキ5がなされたリード接続部3を有するセラミ
ック基板2を製造する。
ケルメッキ5がなされたリード接続部3を有するセラミ
ック基板2を製造する。
次に第6図の断面図に示すごとく、銀ロー6を、非酸化
性雰囲気で溶融し、端子4をリード接続部3にほぼ垂直
にロー付する。銀ロー6はほぼ円錐形状となる。この
時、銀ロー6はニッケル層5に濡れ性がよいため、ニッ
ケル層5の周縁部5aまで全部を被う。
性雰囲気で溶融し、端子4をリード接続部3にほぼ垂直
にロー付する。銀ロー6はほぼ円錐形状となる。この
時、銀ロー6はニッケル層5に濡れ性がよいため、ニッ
ケル層5の周縁部5aまで全部を被う。
次に第7図の断面図に示すごとく、銀ロー6のエッチン
グを行なう。銀ロー6は表面あるいは端部から取り去ら
れるため、リード接続部3のニッケル層5の周縁部5aは
全周露出することになる。この露出幅はマイグレーショ
ン防止効果も発揮させるためには0.05mm以上であること
が必要であり、その点でも0.1〜0.2mmが製造上とマイグ
レーション対策上との両組立てから好ましく、通常数十
秒〜数分間のエッチングで達成される。
グを行なう。銀ロー6は表面あるいは端部から取り去ら
れるため、リード接続部3のニッケル層5の周縁部5aは
全周露出することになる。この露出幅はマイグレーショ
ン防止効果も発揮させるためには0.05mm以上であること
が必要であり、その点でも0.1〜0.2mmが製造上とマイグ
レーション対策上との両組立てから好ましく、通常数十
秒〜数分間のエッチングで達成される。
次に第8図の断面図に示すごとく、リード接続部3のニ
ッケル層5の周縁部5a,銀ロー6及び端子4の表面にニ
ッケルメッキ7がなされる。
ッケル層5の周縁部5a,銀ロー6及び端子4の表面にニ
ッケルメッキ7がなされる。
次に、金メッキ8をニッケルメッキ7上に重ねて行な
い、第1,2図に示す端子接続構造を完成する。
い、第1,2図に示す端子接続構造を完成する。
更に同様に上記工程を第3〜5図に示した第1発明の第
2実施例の製造工程に適用した場合を第9図(イ)〜第
13図(ロ)にて説明する。
2実施例の製造工程に適用した場合を第9図(イ)〜第
13図(ロ)にて説明する。
まず(1)〜(3)工程は前述のとうりに実施し、第9
図(イ)の正面図及び(ロ)のC−C断面図に示すよう
に側面12aから裏面12bにかけてニッケルメッキ15がなさ
れたリード接続部13を有するセラミック基板12を製造す
る。
図(イ)の正面図及び(ロ)のC−C断面図に示すよう
に側面12aから裏面12bにかけてニッケルメッキ15がなさ
れたリード接続部13を有するセラミック基板12を製造す
る。
次に第10図(イ)の正面図、(ロ)のD−D断面図に示
すように、リード部材としての導体片14をあてがい、第
11図(イ)の正面図、(ロ)のE−E断面図に示すよう
に、銀ロー16を非酸化性雰囲気で溶融し、導体片14をリ
ード接続部13にロー付する。銀ロー16はニッケル層15全
面に広がる。
すように、リード部材としての導体片14をあてがい、第
11図(イ)の正面図、(ロ)のE−E断面図に示すよう
に、銀ロー16を非酸化性雰囲気で溶融し、導体片14をリ
ード接続部13にロー付する。銀ロー16はニッケル層15全
面に広がる。
次に第12図(イ)の正面図、(ロ)のF−F断面図に示
すように、銀ロー16のエッチングを行なう。こうして、
リード接続部13のニッケル層15の周縁部15aは全周露出
される。この露出幅は前記したごとく、0.05mm以上が必
要であり、その内でも0.1〜0.2mmが好ましく、通常数十
秒〜数分間のエッチングで達成される。エッチングは周
縁部15aのみ露出すればよいので、他の部分を覆ってエ
ッチング処理してもよい。
すように、銀ロー16のエッチングを行なう。こうして、
リード接続部13のニッケル層15の周縁部15aは全周露出
される。この露出幅は前記したごとく、0.05mm以上が必
要であり、その内でも0.1〜0.2mmが好ましく、通常数十
秒〜数分間のエッチングで達成される。エッチングは周
縁部15aのみ露出すればよいので、他の部分を覆ってエ
ッチング処理してもよい。
次に第13図(イ)の正面図、(ロ)のG−G断面図に示
すごとく、リード接続部13のニッケル層15の周縁部15
a、銀ロー16及び導体片14の表面にニッケルメッキ17が
なされる。
すごとく、リード接続部13のニッケル層15の周縁部15
a、銀ロー16及び導体片14の表面にニッケルメッキ17が
なされる。
次に金メッキ18をニッケルメッキ17上に重ねて行ない、
第3〜5図に示す端子接続構造を完成する。
第3〜5図に示す端子接続構造を完成する。
本実施例によれば、エッチングにより、他の部分(ニッ
ケルメッキや42アロイ,コバール等の金具)に影響を与
えず、銀ロー16のみを削り取り、下層のニッケルメッキ
15を露出し銀ロー16被うニッケルメッキ17と直接積層さ
せるため、銀ロー16のマイグレーションが防止できるも
のである。
ケルメッキや42アロイ,コバール等の金具)に影響を与
えず、銀ロー16のみを削り取り、下層のニッケルメッキ
15を露出し銀ロー16被うニッケルメッキ17と直接積層さ
せるため、銀ロー16のマイグレーションが防止できるも
のである。
上記第2発明の接続方法により接続した第1発明の第1
実施例及び第2実施例の端子接続構造の耐久絶縁試験を
行なった結果を第1表に示す。端子間の間隔は0.9mmと
した。85℃×85%R.H.の雰囲気下に放置し、12VDCのバ
イヤス電圧をかけて絶縁抵抗を測定した。108μm以下
の抵抗値のものを不良とした。
実施例及び第2実施例の端子接続構造の耐久絶縁試験を
行なった結果を第1表に示す。端子間の間隔は0.9mmと
した。85℃×85%R.H.の雰囲気下に放置し、12VDCのバ
イヤス電圧をかけて絶縁抵抗を測定した。108μm以下
の抵抗値のものを不良とした。
以上の実験から明かな様に、エッチングしていない比較
例のものは1000時間以上で不良品を生じ、また、露出幅
が0.03mm以下の比較例のものも、同様に1000時間以上で
不良品を生ずるので好ましくない。一方、本発明の実施
例による露出幅が0.05mm以上のものは、2000時間後も全
く不良品を生じないという顕著な特長を有する。
例のものは1000時間以上で不良品を生じ、また、露出幅
が0.03mm以下の比較例のものも、同様に1000時間以上で
不良品を生ずるので好ましくない。一方、本発明の実施
例による露出幅が0.05mm以上のものは、2000時間後も全
く不良品を生じないという顕著な特長を有する。
次に、他の実験例について説明する。
本実験例では、上記実験例より厳しい実験条件で第1実
施例の実験を行った。
施例の実験を行った。
第15図にその実験装置を示すが、絶縁性の基板上に、端
子間隔を2.54mmとして端子を10本配置し、隣合った端子
にDC5Vの印加電圧がかかる様に交互に十,一を配線し
て、並列に接続した。
子間隔を2.54mmとして端子を10本配置し、隣合った端子
にDC5Vの印加電圧がかかる様に交互に十,一を配線し
て、並列に接続した。
そして、各端子間に、イオン交換水(10MΩ・cm)を滴
下し、イオン交換水が各端子間に存在する状態で、銀マ
イグレーションによるショートが発生するまでの時間を
測定した。実験は上記第1表に示す6種の露出幅で行な
い、各露出幅にて5個づつ実験を行った。その結果を第
16図に示す。
下し、イオン交換水が各端子間に存在する状態で、銀マ
イグレーションによるショートが発生するまでの時間を
測定した。実験は上記第1表に示す6種の露出幅で行な
い、各露出幅にて5個づつ実験を行った。その結果を第
16図に示す。
この第16図から明かな様に、露出幅が0.03mm以下の比較
例のものは、約1万secにてショートが発生するので好
ましくない。一方、本発明の第1実施例による露出幅が
0.05mm以上のものは、10万sec後も全くショートを生じ
ないという顕著な特長を有する。
例のものは、約1万secにてショートが発生するので好
ましくない。一方、本発明の第1実施例による露出幅が
0.05mm以上のものは、10万sec後も全くショートを生じ
ないという顕著な特長を有する。
つまり、本発明においては、露出幅を0.05mm以上と設定
することによって、長時間使用してもショートによる不
良品が発生しないという特長を有するが、これは第1表
及び第16図から明かな様に、露出幅を0.05mm以上と設定
することによって顕著な効果を奏するのであるから、こ
の限定は単なる数値限定や設計変更ではなく、実験によ
って確かめられた境界値的な意味をもつものである。
することによって、長時間使用してもショートによる不
良品が発生しないという特長を有するが、これは第1表
及び第16図から明かな様に、露出幅を0.05mm以上と設定
することによって顕著な効果を奏するのであるから、こ
の限定は単なる数値限定や設計変更ではなく、実験によ
って確かめられた境界値的な意味をもつものである。
上記耐久絶縁試験に供された第2実施例と同一の端子の
リード接続強度を測定した結果を第2表に示す。リード
部材を基板面に対し、20°傾けた方向に引張って強度を
測定した。
リード接続強度を測定した結果を第2表に示す。リード
部材を基板面に対し、20°傾けた方向に引張って強度を
測定した。
このように本発明の実施例は。ロー材をエッチングして
いるにもかかわらず、比較例とくらべてほとんど強度的
に差は見られない。
いるにもかかわらず、比較例とくらべてほとんど強度的
に差は見られない。
[発明の効果] 第1発明の端子接続構造は、ロー材が完全にニッケル層
に被われ、かつニッケル層同士が0.05mm以上の幅で接合
しているので、その接合部分が緻密で隙間がなく、接合
力も高い。よって、耐腐食性が大きく耐久性に富む。し
かもニッケル層の上に金層が形成されているため、マイ
グレーションを防止でき、ICパッケージ等の異常動作を
防ぐことができる。
に被われ、かつニッケル層同士が0.05mm以上の幅で接合
しているので、その接合部分が緻密で隙間がなく、接合
力も高い。よって、耐腐食性が大きく耐久性に富む。し
かもニッケル層の上に金層が形成されているため、マイ
グレーションを防止でき、ICパッケージ等の異常動作を
防ぐことができる。
又、第2発明の接続方法は、ロー材にて接続した後に、
一旦、ロー材をエッチングして、次いでニッケルメッキ
を実施し、更に金メッキを行なうため、他の部分に影響
することなく、第1発明の構造を実現することができ
る。
一旦、ロー材をエッチングして、次いでニッケルメッキ
を実施し、更に金メッキを行なうため、他の部分に影響
することなく、第1発明の構造を実現することができ
る。
第1図は第1発明第1実施例の斜視図、第2図はそのA
−A断面図、第3図は第2実施例の正面図、第4図はそ
の底面図、第5図は第3図におけるB−B断面図、第6
図乃至第8図は各々第2発明の実施例としての接続工程
を示すための断面図、第9図(イ)〜第13図(ロ)は、
同様に第2発明の実施例としての接続工程を示す図であ
って、各図(イ)は正面図、各図(ロ)はその断面図、
第14図は従来例の断面図であり、第15図は実験装置を示
す説明図であり、第16図はその実験の結果を示すグラフ
である。 1,11……端子接続部 2,12……セラミックス基板 3,13……リード接続部 4……端子 14……導体片 5,15……ニッケル層 7,17……ニッケル層 8,18……金層
−A断面図、第3図は第2実施例の正面図、第4図はそ
の底面図、第5図は第3図におけるB−B断面図、第6
図乃至第8図は各々第2発明の実施例としての接続工程
を示すための断面図、第9図(イ)〜第13図(ロ)は、
同様に第2発明の実施例としての接続工程を示す図であ
って、各図(イ)は正面図、各図(ロ)はその断面図、
第14図は従来例の断面図であり、第15図は実験装置を示
す説明図であり、第16図はその実験の結果を示すグラフ
である。 1,11……端子接続部 2,12……セラミックス基板 3,13……リード接続部 4……端子 14……導体片 5,15……ニッケル層 7,17……ニッケル層 8,18……金層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 賀津雄 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 (56)参考文献 特開 昭60−113450(JP,A) 特開 昭55−44749(JP,A) 実開 昭57−201849(JP,U) 実務表面技術,1979年3月号、第37頁 (図2)
Claims (2)
- 【請求項1】基板上に設けられ、表面にニッケル層を有
するリード接続部と、 銀又は銅を含有するロー材にて上記リード接続部にロー
付固定され電気的に接続されるリード部材と、 上記ロー付されたロー材の全表面を被うニッケル層と、 からなる端子接続構造において、 上記リード接続部の全周縁部がロー材から幅0.05mm以上
露出し、上記ロー材の全表面を被うニッケル層が上記リ
ード接続部の全周縁部も被うとともに、上記ロー材を被
うニッケル層上に金層が存在することを特徴とする端子
接続構造。 - 【請求項2】表面にニッケル層を有するリード接続部
に、銀又は銅を含有するロー材にてリード部材をロー付
固定した後、該ロー材をニッケル層で被う端子の接続方
法において、 ロー付固定の後、該ロー材をエッチング処理することに
より、上記リード接続部の全周縁部をロー材から幅0.05
mm以上露出させ、次いでニッケルメッキ処理することに
より上記ロー材をニッケル層で被い、更に金メッキ処理
を行なうことにより、上記ロー材を被うニッケル層を金
層で被うことを特徴とする端子の接続方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60088433A JPH0763083B2 (ja) | 1985-04-22 | 1985-04-22 | 端子接続構造およびその接続方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60088433A JPH0763083B2 (ja) | 1985-04-22 | 1985-04-22 | 端子接続構造およびその接続方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8101158A Division JP2693747B2 (ja) | 1996-04-23 | 1996-04-23 | セラミック基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61244057A JPS61244057A (ja) | 1986-10-30 |
JPH0763083B2 true JPH0763083B2 (ja) | 1995-07-05 |
Family
ID=13942658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60088433A Expired - Fee Related JPH0763083B2 (ja) | 1985-04-22 | 1985-04-22 | 端子接続構造およびその接続方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0763083B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10014189B2 (en) | 2015-06-02 | 2018-07-03 | Ngk Spark Plug Co., Ltd. | Ceramic package with brazing material near seal member |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5476211A (en) | 1993-11-16 | 1995-12-19 | Form Factor, Inc. | Method of manufacturing electrical contacts, using a sacrificial member |
US5829128A (en) | 1993-11-16 | 1998-11-03 | Formfactor, Inc. | Method of mounting resilient contact structures to semiconductor devices |
US5917707A (en) | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
US7084656B1 (en) | 1993-11-16 | 2006-08-01 | Formfactor, Inc. | Probe for semiconductor devices |
US6835898B2 (en) | 1993-11-16 | 2004-12-28 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
US7200930B2 (en) | 1994-11-15 | 2007-04-10 | Formfactor, Inc. | Probe for semiconductor devices |
KR100366746B1 (ko) * | 1994-11-15 | 2003-01-09 | 폼팩터, 인크. | 2개의 전자 장치의 조립체 |
EP0792517B1 (en) * | 1994-11-15 | 2003-10-22 | Formfactor, Inc. | Electrical contact structures from flexible wire |
EP0792519B1 (en) * | 1994-11-15 | 2003-03-26 | Formfactor, Inc. | Interconnection elements for microelectronic components |
US6727579B1 (en) | 1994-11-16 | 2004-04-27 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
JP2693747B2 (ja) * | 1996-04-23 | 1997-12-24 | 日本特殊陶業株式会社 | セラミック基板およびその製造方法 |
JP5621671B2 (ja) * | 2011-03-17 | 2014-11-12 | 株式会社村田製作所 | 電子部品の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60113450A (ja) * | 1983-11-24 | 1985-06-19 | Kyocera Corp | 外部リ−ド端子の接合構造 |
-
1985
- 1985-04-22 JP JP60088433A patent/JPH0763083B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
実務表面技術,1979年3月号、第37頁(図2) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10014189B2 (en) | 2015-06-02 | 2018-07-03 | Ngk Spark Plug Co., Ltd. | Ceramic package with brazing material near seal member |
Also Published As
Publication number | Publication date |
---|---|
JPS61244057A (ja) | 1986-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5174766A (en) | Electrical connecting member and electric circuit member | |
JPH0763083B2 (ja) | 端子接続構造およびその接続方法 | |
KR100258677B1 (ko) | 서미스터 소자 | |
GB1563870A (en) | Intermediate carrier frames for supporting and contracting semiconductor bodies | |
JPH071790B2 (ja) | プラグイン型半導体パツケ−ジの製造方法 | |
JP2693747B2 (ja) | セラミック基板およびその製造方法 | |
JP3118509B2 (ja) | チップ抵抗器 | |
JPH0590465A (ja) | 半導体装置 | |
US6323544B1 (en) | Plated leadframes with cantilevered leads | |
JP3838560B2 (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 | |
JP4385434B2 (ja) | 厚膜回路基板及びその製造方法 | |
US3554876A (en) | Process for etching and electro plating a printed circuit | |
JP2654872B2 (ja) | 半導体装置 | |
JP7664455B2 (ja) | 半導体装置用基板、および半導体装置 | |
JP2812806B2 (ja) | テストパット付集積回路用パッケージ | |
JP3462198B2 (ja) | 抵抗器及びその製造法 | |
JPH06232317A (ja) | 多端子電子部品とその製造方法 | |
JPH061789B2 (ja) | 半導体装置用フイルムキヤリア | |
JPH06302741A (ja) | 半導体素子収納用パッケージの製造方法 | |
JPH0783068B2 (ja) | 半導体装置用パツケ−ジの製造方法 | |
JPS6356971A (ja) | 積層形圧電体 | |
JP2533634B2 (ja) | バンプ電極を備える半導体装置の製造方法 | |
JPS626710Y2 (ja) | ||
JP2616571B2 (ja) | 半導体装置の製造方法 | |
JP3457748B2 (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |