JP2654872B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2654872B2 JP2654872B2 JP3135483A JP13548391A JP2654872B2 JP 2654872 B2 JP2654872 B2 JP 2654872B2 JP 3135483 A JP3135483 A JP 3135483A JP 13548391 A JP13548391 A JP 13548391A JP 2654872 B2 JP2654872 B2 JP 2654872B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- lead
- lead frame
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 239000002184 metal Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 238000007747 plating Methods 0.000 claims description 27
- 229910045601 alloy Inorganic materials 0.000 claims description 14
- 239000000956 alloy Substances 0.000 claims description 14
- 229910020810 Sn-Co Inorganic materials 0.000 claims description 8
- 229910018757 Sn—Co Inorganic materials 0.000 claims description 8
- 229920003002 synthetic resin Polymers 0.000 claims description 7
- 239000000057 synthetic resin Substances 0.000 claims description 7
- 229910017709 Ni Co Inorganic materials 0.000 claims description 5
- 229910003267 Ni-Co Inorganic materials 0.000 claims description 5
- 229910003262 Ni‐Co Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 82
- 239000011247 coating layer Substances 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000005260 corrosion Methods 0.000 description 7
- 230000007797 corrosion Effects 0.000 description 7
- 238000011109 contamination Methods 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000010953 base metal Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229910017827 Cu—Fe Inorganic materials 0.000 description 2
- 229910003271 Ni-Fe Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002386 leaching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000002345 surface coating layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
金属の熱拡散、エレクトロ・マイグレーション及び電池
作用腐食の防止に有用な異種金属の多層被膜を備えたリ
ードフレームを使用して構成された半導体装置に関す
る。
金属の熱拡散、エレクトロ・マイグレーション及び電池
作用腐食の防止に有用な異種金属の多層被膜を備えたリ
ードフレームを使用して構成された半導体装置に関す
る。
【０００２】
【従来の技術】近年、半導体デバイスにおいては、高集
積化、高性能化が進みこれに伴って半導体パッケージの
小型化または同一サイズの多ピン化が行われている。そ
のため図２にその一部断面を示すようなＱＦＰ（Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）タイプの半導体装置１
０では、例えば、アウターリードピッチ０．３ｍｍ、ピ
ン数は２００〜３００ピンが要求されている。従って、
アウターリード１１、インナーリード１２のリード幅や
間隔を狭くし、更にアウターリード１１、インナーリー
ド１２の表面被膜層の厚みを薄くして前記同一サイズ内
の多ピン化に対応すると共に電気作用腐食、エレクトロ
・マイグレーションを防ぐ必要があった。また、従来の
チップ化された半導体装置１０は、Ｃｕ−Ｆｅ系または
Ｎｉ−Ｆｅ系合金等の金属条材をエッチングまたはプレ
ス加工で所要の形状に形成したリードフレームの金属部
材が用いられている。前記リードフレームは、半導体素
子１３を搭載する素子搭載部１４と、前記半導体素子１
３のパッド部１５をワイヤ１６を介して接続して電気導
通回路を形成するインナーリード１２と、これを保持す
る連結部で相互に連結され、前記インナーリード１２に
対応して外部接続端子を構成するアウターリード１１と
を備えている。前記リードフレームは、全面にＮｉ等の
下地めっき層１７を備えると共に、インナーリード１２
のワイヤボンディング部１８及び素子搭載部１４にはＡ
ｇ等の貴金属の部分めっき１９が形成されている。従っ
て、該半導体装置１０の製造にあっては、一般的にこの
リードフレームの素子搭載部１４に半導体素子１３をボ
ンディングし、該半導体素子１３のパッド部１５にワイ
ヤ１６の一端をボンディングし、他端を前記インナーリ
ード１２先端のワイヤボンディング部１８に接続して電
気回路を構成した後、それらを絶縁性樹脂２０で被覆封
止している。そして、該絶縁性樹脂２０の周辺に突出し
たアウターリード１１を備えた図示しない連結部を分離
成形した後、該突出したアウターリード１１に半田被覆
層２１を形成して半導体装置を製造している。
積化、高性能化が進みこれに伴って半導体パッケージの
小型化または同一サイズの多ピン化が行われている。そ
のため図２にその一部断面を示すようなＱＦＰ（Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）タイプの半導体装置１
０では、例えば、アウターリードピッチ０．３ｍｍ、ピ
ン数は２００〜３００ピンが要求されている。従って、
アウターリード１１、インナーリード１２のリード幅や
間隔を狭くし、更にアウターリード１１、インナーリー
ド１２の表面被膜層の厚みを薄くして前記同一サイズ内
の多ピン化に対応すると共に電気作用腐食、エレクトロ
・マイグレーションを防ぐ必要があった。また、従来の
チップ化された半導体装置１０は、Ｃｕ−Ｆｅ系または
Ｎｉ−Ｆｅ系合金等の金属条材をエッチングまたはプレ
ス加工で所要の形状に形成したリードフレームの金属部
材が用いられている。前記リードフレームは、半導体素
子１３を搭載する素子搭載部１４と、前記半導体素子１
３のパッド部１５をワイヤ１６を介して接続して電気導
通回路を形成するインナーリード１２と、これを保持す
る連結部で相互に連結され、前記インナーリード１２に
対応して外部接続端子を構成するアウターリード１１と
を備えている。前記リードフレームは、全面にＮｉ等の
下地めっき層１７を備えると共に、インナーリード１２
のワイヤボンディング部１８及び素子搭載部１４にはＡ
ｇ等の貴金属の部分めっき１９が形成されている。従っ
て、該半導体装置１０の製造にあっては、一般的にこの
リードフレームの素子搭載部１４に半導体素子１３をボ
ンディングし、該半導体素子１３のパッド部１５にワイ
ヤ１６の一端をボンディングし、他端を前記インナーリ
ード１２先端のワイヤボンディング部１８に接続して電
気回路を構成した後、それらを絶縁性樹脂２０で被覆封
止している。そして、該絶縁性樹脂２０の周辺に突出し
たアウターリード１１を備えた図示しない連結部を分離
成形した後、該突出したアウターリード１１に半田被覆
層２１を形成して半導体装置を製造している。
【０００３】
【発明が解決しようとする課題】前記従来例に係る半導
体装置１０に用いたリードフレームのめっき被覆構成で
は、前述した多ピン化に対応してアウターリード１１や
インナーリード１２の幅や間隔が狭くなり、それに伴っ
て表面のめっき被覆層の厚みを薄くする必要がある。し
かしながら、被覆層を薄くするとめっき液やめっき条件
によって、前記めっき被覆層の腐食に対して大きな欠陥
となるピンホールが多数発生する欠点がある。更に、前
記ピンホールが前記めっき被覆層に存在すると前記ピン
ホールを通って素地金属層と最上層のめっき金属層との
間に電位差が生じ局部電池が形成され、この局部電池の
構成によって、素地金属層とめっき金属層との間で電池
作用が起こり素地金属層の金属が溶解して前記ピンホー
ルを通って析出酸化して最上層のめっき金属の表面を汚
染し、半田ぬれ性を低下させ、且つ、前記素地金属層を
腐食させる欠点があった。また、前記多ピン化に対応し
てアウターリード１１やインナーリード１２のリード間
の間隔が狭くなり、インナーリード１２の先端に形成さ
れた部分めっき層１９を形成するＡｇ等が前記絶縁性樹
脂２０からなる被覆封止部に析出してエレクトロ・マイ
グレーションを引起しリードを短絡させる欠点があっ
た。そして、アウターリード１１のリード間に半田のブ
リッジが形成される等の半導体装置の品質及び信頼性を
低下させる問題があった。従って、前記した従来例に係
る半導体装置１０においては、半導体装置の品質、長期
信頼性を低下させ、歩留りの低下によるコストが上昇す
るという問題点があった。本発明は、半導体装置を用い
たリードフレームの被覆層を薄くすると共に局部電池作
用腐食や表面汚染に対して大きな欠陥となるピンホール
を減少させ、更にエレクトロ・マイグレーションを防
ぎ、しかも、半導体装置の必須条件である電気伝導性、
低接触性、ボンディング性、半田ぬれ性をも満たし長期
信頼性を維持できる高品質な半導体装置を提供すること
を目的とする。
体装置１０に用いたリードフレームのめっき被覆構成で
は、前述した多ピン化に対応してアウターリード１１や
インナーリード１２の幅や間隔が狭くなり、それに伴っ
て表面のめっき被覆層の厚みを薄くする必要がある。し
かしながら、被覆層を薄くするとめっき液やめっき条件
によって、前記めっき被覆層の腐食に対して大きな欠陥
となるピンホールが多数発生する欠点がある。更に、前
記ピンホールが前記めっき被覆層に存在すると前記ピン
ホールを通って素地金属層と最上層のめっき金属層との
間に電位差が生じ局部電池が形成され、この局部電池の
構成によって、素地金属層とめっき金属層との間で電池
作用が起こり素地金属層の金属が溶解して前記ピンホー
ルを通って析出酸化して最上層のめっき金属の表面を汚
染し、半田ぬれ性を低下させ、且つ、前記素地金属層を
腐食させる欠点があった。また、前記多ピン化に対応し
てアウターリード１１やインナーリード１２のリード間
の間隔が狭くなり、インナーリード１２の先端に形成さ
れた部分めっき層１９を形成するＡｇ等が前記絶縁性樹
脂２０からなる被覆封止部に析出してエレクトロ・マイ
グレーションを引起しリードを短絡させる欠点があっ
た。そして、アウターリード１１のリード間に半田のブ
リッジが形成される等の半導体装置の品質及び信頼性を
低下させる問題があった。従って、前記した従来例に係
る半導体装置１０においては、半導体装置の品質、長期
信頼性を低下させ、歩留りの低下によるコストが上昇す
るという問題点があった。本発明は、半導体装置を用い
たリードフレームの被覆層を薄くすると共に局部電池作
用腐食や表面汚染に対して大きな欠陥となるピンホール
を減少させ、更にエレクトロ・マイグレーションを防
ぎ、しかも、半導体装置の必須条件である電気伝導性、
低接触性、ボンディング性、半田ぬれ性をも満たし長期
信頼性を維持できる高品質な半導体装置を提供すること
を目的とする。
【０００４】
【課題を解決するための手段】前記目的に沿う請求項１
項記載の半導体装置は、所要の形状加工が行われた素子
搭載部、インナーリード及びアウターリードとを備えた
金属部材からなるリードフレームと、前記素子搭載部に
搭載された半導体素子と、該半導体素子のパッド部と前
記インナーリード先端とを連結して電気導通回路を形成
するワイヤと、前記半導体素子、前記ワイヤ及び前記イ
ンナーリードを含む前記リードフレームの所定領域を被
覆封止する絶縁性合成樹脂とを有する半導体装置におい
て、前記リードフレームの金属部材の表面にはＮｉスト
ライク層が設けられ、該Ｎｉストライク層の上には、最
上部がＰｄ層であって、Ｓｎ−Ｃｏ合金層とＰｄ層が順
次積層された２層構造の薄めっき層が複数形成されてい
る。また、請求項２記載の半導体装置は、所要の形状加
工が行われた素子搭載部、インナーリード及びアウター
リードとを備えた金属部材からなるリードフレームと、
前記素子搭載部に搭載された半導体素子と、該半導体素
子のパッド部と前記インナーリード先端とを連結して電
気導通回路を形成するワイヤと、前記半導体素子、前記
ワイヤ及び前記インナーリードを含む前記リードフレー
ムの所定領域を被覆封止する絶縁性合成樹脂とを有する
半導体装置において、前記リードフレームの金属部材の
表面にはＮｉストライク層が設けられ、該Ｎｉストライ
ク層の上には、最上部がＰｄ層であって、Ｎｉ−Ｃｏ合
金層とＰｄ層が順次積層された２層構造の薄めっき層が
複数形成されている。
項記載の半導体装置は、所要の形状加工が行われた素子
搭載部、インナーリード及びアウターリードとを備えた
金属部材からなるリードフレームと、前記素子搭載部に
搭載された半導体素子と、該半導体素子のパッド部と前
記インナーリード先端とを連結して電気導通回路を形成
するワイヤと、前記半導体素子、前記ワイヤ及び前記イ
ンナーリードを含む前記リードフレームの所定領域を被
覆封止する絶縁性合成樹脂とを有する半導体装置におい
て、前記リードフレームの金属部材の表面にはＮｉスト
ライク層が設けられ、該Ｎｉストライク層の上には、最
上部がＰｄ層であって、Ｓｎ−Ｃｏ合金層とＰｄ層が順
次積層された２層構造の薄めっき層が複数形成されてい
る。また、請求項２記載の半導体装置は、所要の形状加
工が行われた素子搭載部、インナーリード及びアウター
リードとを備えた金属部材からなるリードフレームと、
前記素子搭載部に搭載された半導体素子と、該半導体素
子のパッド部と前記インナーリード先端とを連結して電
気導通回路を形成するワイヤと、前記半導体素子、前記
ワイヤ及び前記インナーリードを含む前記リードフレー
ムの所定領域を被覆封止する絶縁性合成樹脂とを有する
半導体装置において、前記リードフレームの金属部材の
表面にはＮｉストライク層が設けられ、該Ｎｉストライ
ク層の上には、最上部がＰｄ層であって、Ｎｉ−Ｃｏ合
金層とＰｄ層が順次積層された２層構造の薄めっき層が
複数形成されている。
【０００５】
【作用】請求項１及び２記載の半導体装置においては、
リードフレームを構成する金属部材には上部がＰｄ層か
らなる２層構造の薄めっき層が複数形成されているの
で、これらの複数形成され２層構造の薄めっき層を備え
た金属被覆層を貫通して前記金属部材に達するピンホー
ルを減少でき、これによって、前記金属部材が拡散して
前記金属被覆層の表面を汚すことが極めて少なくなる。
そして、最上層がＰｄ層となっているので、酸化被膜が
形成されず、半田ぬれ性が向上し、更にエレクトロ・マ
イグレーションによるリード間の短絡が防止される。そ
して、最上層と金属部材間には、最上層のＰｄ層と該金
属部材との間の電位差を緩和するＳｎ−Ｃｏ合金層とＰ
ｄ層またはＮｉ−Ｃｏ合金層とＰｄ層からなる中間めっ
き層を備えているので、金属部材及び各めっき層間の電
池作用腐食及び最上層のＰｄ層の析出酸化を防ぐ作用を
有する。また、金属部材の表面にＮｉストライク層を備
えているので、金属部材に含まれるＣｕ等の金属被覆層
への熱拡散を防止でき、更に該Ｃｕ等の侵出によるめっ
き液の汚染を防止できる。更に、金属部材内の残留応力
を除去しておけば、応力腐食割れを防止する作用があ
る。
リードフレームを構成する金属部材には上部がＰｄ層か
らなる２層構造の薄めっき層が複数形成されているの
で、これらの複数形成され２層構造の薄めっき層を備え
た金属被覆層を貫通して前記金属部材に達するピンホー
ルを減少でき、これによって、前記金属部材が拡散して
前記金属被覆層の表面を汚すことが極めて少なくなる。
そして、最上層がＰｄ層となっているので、酸化被膜が
形成されず、半田ぬれ性が向上し、更にエレクトロ・マ
イグレーションによるリード間の短絡が防止される。そ
して、最上層と金属部材間には、最上層のＰｄ層と該金
属部材との間の電位差を緩和するＳｎ−Ｃｏ合金層とＰ
ｄ層またはＮｉ−Ｃｏ合金層とＰｄ層からなる中間めっ
き層を備えているので、金属部材及び各めっき層間の電
池作用腐食及び最上層のＰｄ層の析出酸化を防ぐ作用を
有する。また、金属部材の表面にＮｉストライク層を備
えているので、金属部材に含まれるＣｕ等の金属被覆層
への熱拡散を防止でき、更に該Ｃｕ等の侵出によるめっ
き液の汚染を防止できる。更に、金属部材内の残留応力
を除去しておけば、応力腐食割れを防止する作用があ
る。
【０００６】
【実施例】続いて、添付した図面を参照しつつ、本発明
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図１には本発明の一実施例に係る半導体装
置２３の部分断面図を示すが、本発明の一実施例に係る
半導体装置２３は、素子搭載部２４、インナーリード２
５及びアウターリード２６を備えるリードフレームと、
前記素子搭載部２４にボンディングされた半導体素子２
７と、該半導体素子２７のパッド部２８に一端が連結さ
れ他端が前記インナーリード２５に連結して電気回路を
構成するワイヤ２９と、これらを被覆封止する絶縁性合
成樹脂３０とを有して構成されている。
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図１には本発明の一実施例に係る半導体装
置２３の部分断面図を示すが、本発明の一実施例に係る
半導体装置２３は、素子搭載部２４、インナーリード２
５及びアウターリード２６を備えるリードフレームと、
前記素子搭載部２４にボンディングされた半導体素子２
７と、該半導体素子２７のパッド部２８に一端が連結さ
れ他端が前記インナーリード２５に連結して電気回路を
構成するワイヤ２９と、これらを被覆封止する絶縁性合
成樹脂３０とを有して構成されている。
【０００７】前記リードフレームは、Ｃｕ−Ｆｅ系（ま
たはＮｉ−Ｆｅ系）の金属部材からなって、プレス加工
またはエッチング加工によって素子搭載部２４、インナ
ーリード２５、アウターリード２６が形成されている。
なお、プレス加工を施した場合には残留応力を除去する
ため、応力除去焼き鈍し処理が行われている。そして、
該リードフレームは、アウターリード２６の外側に形成
される図示しない連結部と共にめっき処理による金属被
覆層３１が形成されているが、該金属被覆層３１は、そ
れぞれ薄めっき層からなる下地層を形成するＮｉストラ
イク層３２と、Ｓｎ−Ｃｏ合金層３３とＰｄ層３４が順
次積層された２層構造の薄めっき層が複数形成されて、
最上部にはＰｄ層が露出している。ここで、前記Ｎｉス
トライク層３２は、金属部材に含有するＣｕ等の熱拡散
及びめっき液汚染防止の為に設けられる。そして、中間
部のＳｎ−Ｃｏ合金層３３とＰｄ層３４は、下地層のピ
ンホールを覆って確率的に金属部材と最上層のＰｄ層３
４とによる局部電池の発生を防止する。そして、仮に上
下のピンホールが連続して局部電池が前記金属部材と最
上層との間に形成されても、中間層を設けることによっ
てそれらの電位差を緩和し、金属部材の電池作用腐食及
び最上層に金属の析出酸化を防止するようにすると共
に、エレクトロ・マイグレーションによるリード間の短
絡を無くし半導体装置の信頼性を向上している。
たはＮｉ−Ｆｅ系）の金属部材からなって、プレス加工
またはエッチング加工によって素子搭載部２４、インナ
ーリード２５、アウターリード２６が形成されている。
なお、プレス加工を施した場合には残留応力を除去する
ため、応力除去焼き鈍し処理が行われている。そして、
該リードフレームは、アウターリード２６の外側に形成
される図示しない連結部と共にめっき処理による金属被
覆層３１が形成されているが、該金属被覆層３１は、そ
れぞれ薄めっき層からなる下地層を形成するＮｉストラ
イク層３２と、Ｓｎ−Ｃｏ合金層３３とＰｄ層３４が順
次積層された２層構造の薄めっき層が複数形成されて、
最上部にはＰｄ層が露出している。ここで、前記Ｎｉス
トライク層３２は、金属部材に含有するＣｕ等の熱拡散
及びめっき液汚染防止の為に設けられる。そして、中間
部のＳｎ−Ｃｏ合金層３３とＰｄ層３４は、下地層のピ
ンホールを覆って確率的に金属部材と最上層のＰｄ層３
４とによる局部電池の発生を防止する。そして、仮に上
下のピンホールが連続して局部電池が前記金属部材と最
上層との間に形成されても、中間層を設けることによっ
てそれらの電位差を緩和し、金属部材の電池作用腐食及
び最上層に金属の析出酸化を防止するようにすると共
に、エレクトロ・マイグレーションによるリード間の短
絡を無くし半導体装置の信頼性を向上している。
【０００８】このように、金属被覆層３１が形成された
リードフレームの素子搭載部２４に半導体素子２７をボ
ンディングした後、該半導体素子２７のパッド部２８と
インナーリード２５の先端部３５とをワイヤ２９によっ
て連結して電気回路を形成するようにしている。この
後、前記素子搭載部２４、半導体素子２７、インナーリ
ード２５及びアウターリード２６の先部を、絶縁性合成
樹脂３０によって被覆封止し、該被覆封止領域から突出
したアウターリード２６の先端に一体として接合されて
いる図示しない連結部を分離して、半導体装置２３が完
成している。
リードフレームの素子搭載部２４に半導体素子２７をボ
ンディングした後、該半導体素子２７のパッド部２８と
インナーリード２５の先端部３５とをワイヤ２９によっ
て連結して電気回路を形成するようにしている。この
後、前記素子搭載部２４、半導体素子２７、インナーリ
ード２５及びアウターリード２６の先部を、絶縁性合成
樹脂３０によって被覆封止し、該被覆封止領域から突出
したアウターリード２６の先端に一体として接合されて
いる図示しない連結部を分離して、半導体装置２３が完
成している。
【０００９】このように、中間層にＳｎ−Ｃｏ合金層３
３とＰｄ層３４からなる２層構造の薄めっき層を複数形
成したので、確率的にピンホールの貫通をなくすことが
できるために耐腐食性が向上し、最上層のＰｄ層３４が
汚染されないので半田ぬれ性が向上する。また、前記Ｓ
ｎ−Ｃｏ合金層の代わりにＮｉ−Ｃｏ合金層を形成する
ことも可能であり、これによっても同様の作用効果を期
待できる。
３とＰｄ層３４からなる２層構造の薄めっき層を複数形
成したので、確率的にピンホールの貫通をなくすことが
できるために耐腐食性が向上し、最上層のＰｄ層３４が
汚染されないので半田ぬれ性が向上する。また、前記Ｓ
ｎ−Ｃｏ合金層の代わりにＮｉ−Ｃｏ合金層を形成する
ことも可能であり、これによっても同様の作用効果を期
待できる。
【００１０】
【発明の効果】請求項１及び２記載の半導体装置は、以
上の説明からも明らかなように、中間にＳｎ−Ｃｏ合金
層とＰｄ層またはＮｉ−Ｃｏ合金層とＰｄ層からなる２
層構造の薄めっ層が複数形成されたリードフレームが使
用されているので、金属部材の被覆層を貫通するピンホ
ールが確率的に減少する。従って、ピンホールに起因す
る前記金属部材と最上層との局部電池作用による腐食を
防止できると共に、金属部材の最上層への析出酸化によ
る汚染を防止できる。従って、半導体装置の必須条件で
ある電気伝導性、低接触性、ボンディング性、半田ぬれ
性をも満たし長期信頼性を維持できる高品質な半導体装
置を提供することができる。そして、最上層にＰｄ層が
形成されているので、酸化被膜が形成されず半田ぬれ性
が向上し、更にエレクトロ・マイグレーションによるリ
ード間の短絡を防止することができる。また、最下層に
Ｎｉストライク層を備えているので、金属部材に含まれ
るＣｕ等の熱拡散を防止でき、更にはめっき処理工程に
おいて、めっき液の汚染を防止できる。
上の説明からも明らかなように、中間にＳｎ−Ｃｏ合金
層とＰｄ層またはＮｉ−Ｃｏ合金層とＰｄ層からなる２
層構造の薄めっ層が複数形成されたリードフレームが使
用されているので、金属部材の被覆層を貫通するピンホ
ールが確率的に減少する。従って、ピンホールに起因す
る前記金属部材と最上層との局部電池作用による腐食を
防止できると共に、金属部材の最上層への析出酸化によ
る汚染を防止できる。従って、半導体装置の必須条件で
ある電気伝導性、低接触性、ボンディング性、半田ぬれ
性をも満たし長期信頼性を維持できる高品質な半導体装
置を提供することができる。そして、最上層にＰｄ層が
形成されているので、酸化被膜が形成されず半田ぬれ性
が向上し、更にエレクトロ・マイグレーションによるリ
ード間の短絡を防止することができる。また、最下層に
Ｎｉストライク層を備えているので、金属部材に含まれ
るＣｕ等の熱拡散を防止でき、更にはめっき処理工程に
おいて、めっき液の汚染を防止できる。
【図１】本発明の一実施例に係る半導体装置の部分断面
図である。
図である。
【図２】従来例に係る半導体装置の部分断面図である。
２３ 半導体装置 ２４ 素子搭載
部 ２５ インナーリード ２６ アウター
リード ２７ 半導体素子 ２８ パッド部 ２９ ワイヤ ３０ 絶縁性合
成樹脂 ３１ 金属被覆層 ３２ Ｎｉスト
ライク層 ３３ Ｓｎ−Ｃｏ合金層 ３４ Ｐｄ層 ３５ 先端部
部 ２５ インナーリード ２６ アウター
リード ２７ 半導体素子 ２８ パッド部 ２９ ワイヤ ３０ 絶縁性合
成樹脂 ３１ 金属被覆層 ３２ Ｎｉスト
ライク層 ３３ Ｓｎ−Ｃｏ合金層 ３４ Ｐｄ層 ３５ 先端部
Claims (2)
- 【請求項１】 所要の形状加工が行われた素子搭載部、
インナーリード及びアウターリードとを備えた金属部材
からなるリードフレームと、前記素子搭載部に搭載され
た半導体素子と、該半導体素子のパッド部と前記インナ
ーリード先端とを連結して電気導通回路を形成するワイ
ヤと、前記半導体素子、前記ワイヤ及び前記インナーリ
ードを含む前記リードフレームの所定領域を被覆封止す
る絶縁性合成樹脂とを有する半導体装置において、 前記リードフレームの金属部材の表面にはＮｉストライ
ク層が設けられ、該Ｎｉストライク層の上には、最上部
がＰｄ層であって、Ｓｎ−Ｃｏ合金層とＰｄ層が順次積
層された２層構造の薄めっき層が複数形成されているこ
とを特徴とする半導体装置。 - 【請求項２】 所要の形状加工が行われた素子搭載部、
インナーリード及びアウターリードとを備えた金属部材
からなるリードフレームと、前記素子搭載部に搭載され
た半導体素子と、該半導体素子のパッド部と前記インナ
ーリード先端とを連結して電気導通回路を形成するワイ
ヤと、前記半導体素子、前記ワイヤ及び前記インナーリ
ードを含む前記リードフレームの所定領域を被覆封止す
る絶縁性合成樹脂とを有する半導体装置において、 前記リードフレームの金属部材の表面にはＮｉストライ
ク層が設けられ、該Ｎｉストライク層の上には、最上部
がＰｄ層であって、Ｎｉ−Ｃｏ合金層とＰｄ層が順次積
層された２層構造の薄めっき層が複数形成されているこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3135483A JP2654872B2 (ja) | 1991-05-10 | 1991-05-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3135483A JP2654872B2 (ja) | 1991-05-10 | 1991-05-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04335558A JPH04335558A (ja) | 1992-11-24 |
| JP2654872B2 true JP2654872B2 (ja) | 1997-09-17 |
Family
ID=15152778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3135483A Expired - Lifetime JP2654872B2 (ja) | 1991-05-10 | 1991-05-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654872B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4311872C2 (de) * | 1993-04-10 | 1998-07-02 | Heraeus Gmbh W C | Leiterrahmen für integrierte Schaltungen |
| US5650661A (en) * | 1993-12-27 | 1997-07-22 | National Semiconductor Corporation | Protective coating combination for lead frames |
-
1991
- 1991-05-10 JP JP3135483A patent/JP2654872B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04335558A (ja) | 1992-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2746840B2 (ja) | 集積回路パッケージとリードフレーム | |
| KR960002495B1 (ko) | 개량된 리드를 갖는 반도체장치 | |
| US20110201159A1 (en) | Semiconductor package and manufacturing method thereof | |
| KR100318818B1 (ko) | 리드프레임에대한보호피막결합 | |
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| US7329944B2 (en) | Leadframe for semiconductor device | |
| JP5362719B2 (ja) | 接合構造および電子部品の製造方法 | |
| GB2137809A (en) | A ceramic package for semiconductor devices | |
| EP0250146A1 (en) | Palladium plated lead frame for integrated circuit | |
| US4590672A (en) | Package for electronic device and method for producing same | |
| JPH0763083B2 (ja) | 端子接続構造およびその接続方法 | |
| JP2654872B2 (ja) | 半導体装置 | |
| JPH0590465A (ja) | 半導体装置 | |
| US20050233566A1 (en) | Lead frame and method of manufacturing the same | |
| KR100702956B1 (ko) | 반도체 팩키지용 리드프레임 및 그 제조 방법 | |
| US6791182B2 (en) | Semiconductor device | |
| JP6057285B2 (ja) | 半導体素子搭載用基板 | |
| JP2858197B2 (ja) | 半導体装置用リードフレーム | |
| JPS61140160A (ja) | 半導体用リ−ドフレ−ム | |
| TW200529400A (en) | Lead frame and method for manufacturing semiconductor package with the same | |
| JP2826650B2 (ja) | 半導体装置用リードフレーム | |
| KR100225778B1 (ko) | 리드 프레임을 이용한 반도체 팩키지 | |
| KR100548011B1 (ko) | 반도체 리드 프레임 | |
| JPS6227733B2 (ja) | ||
| KR100254271B1 (ko) | 다층 도금 리이드 프레임 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |