JPH0758794B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0758794B2 JPH0758794B2 JP4040564A JP4056492A JPH0758794B2 JP H0758794 B2 JPH0758794 B2 JP H0758794B2 JP 4040564 A JP4040564 A JP 4040564A JP 4056492 A JP4056492 A JP 4056492A JP H0758794 B2 JPH0758794 B2 JP H0758794B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- layer
- manufacturing
- aluminum alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910000838 Al alloy Inorganic materials 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 claims description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 4
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 claims description 4
- 229910018125 Al-Si Inorganic materials 0.000 claims description 3
- 229910018459 Al—Ge Inorganic materials 0.000 claims description 3
- 229910018507 Al—Ni Inorganic materials 0.000 claims description 3
- 229910018520 Al—Si Inorganic materials 0.000 claims description 3
- FEWJPZIEWOKRBE-JCYAYHJZSA-N Dextrotartaric acid Chemical compound OC(=O)[C@H](O)[C@@H](O)C(O)=O FEWJPZIEWOKRBE-JCYAYHJZSA-N 0.000 claims description 3
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 claims description 3
- 239000010407 anodic oxide Substances 0.000 claims description 3
- 238000002048 anodisation reaction Methods 0.000 claims description 3
- 238000007743 anodising Methods 0.000 claims description 3
- 239000007864 aqueous solution Substances 0.000 claims description 3
- NGPGDYLVALNKEG-UHFFFAOYSA-N azanium;azane;2,3,4-trihydroxy-4-oxobutanoate Chemical compound [NH4+].[NH4+].[O-]C(=O)C(O)C(O)C([O-])=O NGPGDYLVALNKEG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 239000010935 stainless steel Substances 0.000 claims description 3
- 229910001220 stainless steel Inorganic materials 0.000 claims description 3
- 239000011975 tartaric acid Substances 0.000 claims description 3
- 235000002906 tartaric acid Nutrition 0.000 claims description 3
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 claims description 2
- 239000005049 silicon tetrachloride Substances 0.000 claims description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 claims description 2
- 239000010408 film Substances 0.000 description 10
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- -1 Al-P d Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法に係わり、特に電極配線の酸化膜ステップカバー
リッジ（Step coverage）を改善し、ゲート電極とソー
ス・ドレイン電極間の短絡を防止するための薄膜トラン
ジスタの製造方法に関する。
造方法に係わり、特に電極配線の酸化膜ステップカバー
リッジ（Step coverage）を改善し、ゲート電極とソー
ス・ドレイン電極間の短絡を防止するための薄膜トラン
ジスタの製造方法に関する。
【０００２】
【従来の技術】一般に、アクティブマトリックス液晶表
示装置のスイッチング素子として低電圧駆動、低消費電
力、軽量薄型及び高画質を実現することができる長所の
ため用いられている薄膜トランジスタは図１に示すよう
に形成されている。これを簡単に説明すると次の通りで
ある。
示装置のスイッチング素子として低電圧駆動、低消費電
力、軽量薄型及び高画質を実現することができる長所の
ため用いられている薄膜トランジスタは図１に示すよう
に形成されている。これを簡単に説明すると次の通りで
ある。
【０００３】すなわち、従来の技術による薄膜トランジ
スタは、ガラス基板１０上にゲート電極１２が形成され
ており、その上にゲート絶縁層１３，１４，半導体層１
５，オーミック層１６が順に積層された構造で形成さ
れ、ソース電極１７及びドレイン電極１８が前記したオ
ーミック層１６を通じて半導体層１５に接続されるとと
もに半導体層１５の下面には前記したゲート絶縁層１４
が接触されており、透明導電膜である画素電極１９がド
レイン電極１８の端部に接触された状態でゲート絶縁層
１４上に形成されている。
スタは、ガラス基板１０上にゲート電極１２が形成され
ており、その上にゲート絶縁層１３，１４，半導体層１
５，オーミック層１６が順に積層された構造で形成さ
れ、ソース電極１７及びドレイン電極１８が前記したオ
ーミック層１６を通じて半導体層１５に接続されるとと
もに半導体層１５の下面には前記したゲート絶縁層１４
が接触されており、透明導電膜である画素電極１９がド
レイン電極１８の端部に接触された状態でゲート絶縁層
１４上に形成されている。
【０００４】
【発明が解決しようとする課題】しかしながら、前記の
ような薄膜トランジスタの製造工程の中において、一般
的な蒸着やスパッタリングで設けた薄膜のステップカバ
ーリッジは集積回路技術においてよく接する重要な問題
点である。階段の幾何学的な様子は、コーティングされ
る原子流束（atom flux）の各分布に影響を与えて基板
に蒸着された薄膜の厚さが変るとか切れて急激に不連続
になるシャドウー現象をもたらす。かかるシャドウー現
象により薄膜の不連続性及び不均一性が生じて、工程歩
留まり、素子の動作と素子の長期的な信頼度を低下させ
る原因になった。
ような薄膜トランジスタの製造工程の中において、一般
的な蒸着やスパッタリングで設けた薄膜のステップカバ
ーリッジは集積回路技術においてよく接する重要な問題
点である。階段の幾何学的な様子は、コーティングされ
る原子流束（atom flux）の各分布に影響を与えて基板
に蒸着された薄膜の厚さが変るとか切れて急激に不連続
になるシャドウー現象をもたらす。かかるシャドウー現
象により薄膜の不連続性及び不均一性が生じて、工程歩
留まり、素子の動作と素子の長期的な信頼度を低下させ
る原因になった。
【０００５】さらに、従来のゲート絶縁層は、製作され
た薄膜トランジスタをスイッチ素子として用いるとき、
ピンホールなどにより各電極間に電気的に短絡されると
いう問題もあった。
た薄膜トランジスタをスイッチ素子として用いるとき、
ピンホールなどにより各電極間に電気的に短絡されると
いう問題もあった。
【０００６】さらに、特開平２−８５８２６号などにお
いては、薄膜トランジスタの製造の際ゲート酸化膜を陽
極酸化法により形成するようにすることにより、緻密な
膜質を形成することができるようにしてヒロック現象及
び洩れ電流現象を防止するようにした。しかしながら、
このような技術もなお陽極酸化法による酸化膜形成方法
のみ提示しているばかりで、ゲート絶縁薄膜のステップ
カバーリッジは改善させないので、これによる問題点な
どは依然として残っている。
いては、薄膜トランジスタの製造の際ゲート酸化膜を陽
極酸化法により形成するようにすることにより、緻密な
膜質を形成することができるようにしてヒロック現象及
び洩れ電流現象を防止するようにした。しかしながら、
このような技術もなお陽極酸化法による酸化膜形成方法
のみ提示しているばかりで、ゲート絶縁薄膜のステップ
カバーリッジは改善させないので、これによる問題点な
どは依然として残っている。
【０００７】したがって、本発明は前記のような問題点
を解決しようと案出したものであって、本発明の目的は
ゲートのステップカバーリッジを改善してゲート電極と
ソース・ドレイン電極間の短絡を防止するための薄膜ト
ランジスタの製造方法を提供することである。
を解決しようと案出したものであって、本発明の目的は
ゲートのステップカバーリッジを改善してゲート電極と
ソース・ドレイン電極間の短絡を防止するための薄膜ト
ランジスタの製造方法を提供することである。
【０００８】
【課題を達成するための手段】前記目的を達成するため
本発明は、電極配線のためのＡｌ合金層を基板上に形成
する段階、前記の形成されたＡｌ合金層を第１次陽極酸
化させて所定厚さの陽極酸化層を形成する段階、所望す
る電極配線と同様なパターンのフォトレジストパターン
を前記陽極酸化層上に形成する段階、前記フォトレジス
トパターンをマスクとして前記陽極酸化層及びＡｌ合金
層を所定の深さまでエッチングする段階及び、前記フォ
トレジストパターンをマスクとして基板の表面にまで陽
極酸化層が形成されるまでＡｌ合金層を第２次陽極酸化
する段階で構成されることを特徴とする薄膜トランジス
タの製造方法を提供する。
本発明は、電極配線のためのＡｌ合金層を基板上に形成
する段階、前記の形成されたＡｌ合金層を第１次陽極酸
化させて所定厚さの陽極酸化層を形成する段階、所望す
る電極配線と同様なパターンのフォトレジストパターン
を前記陽極酸化層上に形成する段階、前記フォトレジス
トパターンをマスクとして前記陽極酸化層及びＡｌ合金
層を所定の深さまでエッチングする段階及び、前記フォ
トレジストパターンをマスクとして基板の表面にまで陽
極酸化層が形成されるまでＡｌ合金層を第２次陽極酸化
する段階で構成されることを特徴とする薄膜トランジス
タの製造方法を提供する。
【０００９】Ａｌ合金は、好ましくは、Ａｌ−Ｓｉ，Ａ
ｌ−Ｐｄ，Ａｌ−Ｎｉ，Ａｌ−ＧｅあるいはＡｌ−Ｗの
中から選択されるいずれか一つである。
ｌ−Ｐｄ，Ａｌ−Ｎｉ，Ａｌ−ＧｅあるいはＡｌ−Ｗの
中から選択されるいずれか一つである。
【００１０】陽極酸化は、好ましくは、Ａ１合金層を陽
極、ステンレススチールあるいは白金Ｐｔ電極を陰極と
して行なう。
極、ステンレススチールあるいは白金Ｐｔ電極を陰極と
して行なう。
【００１１】陽極酸化の際、好ましくは、電流密度は
０．５〜５ｍＡ／ｃｍ2範囲にする。
０．５〜５ｍＡ／ｃｍ2範囲にする。
【００１２】陽極酸化は、好ましくは、酒石酸アンモニ
ウム、酒石酸あるいはクエン酸のうちのいずれか一つ
の、０．０１〜０．５重量％水溶液で行なう。
ウム、酒石酸あるいはクエン酸のうちのいずれか一つ
の、０．０１〜０．５重量％水溶液で行なう。
【００１３】陽極酸化層及びＡｌ合金層のエッチング
は、好ましくは、三塩化ホウ素（ＢＣｌ3），四塩化シ
リコン（ＳｉＣｌ4），四塩化炭素（ＣＣｌ4），あるい
は三塩化リン（ＰＣｌ3）気体のうちの、いずれか一つ
を用いて乾式エッチングする。
は、好ましくは、三塩化ホウ素（ＢＣｌ3），四塩化シ
リコン（ＳｉＣｌ4），四塩化炭素（ＣＣｌ4），あるい
は三塩化リン（ＰＣｌ3）気体のうちの、いずれか一つ
を用いて乾式エッチングする。
【００１４】
【実施例】以下、本発明の好ましい実施例を図面を参照
して説明する。
して説明する。
【００１５】図２（ａ）ないし（ｆ）は、本発明の実施
例にしたがうＴＦＴのゲート配線及び酸化膜の製造工程
図である。
例にしたがうＴＦＴのゲート配線及び酸化膜の製造工程
図である。
【００１６】図２（ａ）に示すように、ガラス基板２０
上に低抵抗金属であるＡｌ合金を蒸着し、Ａｌ合金層２
２を３０００オングストロームの厚さで形成する。この
とき、Ａｌ合金層２２としては、Ａｌ−Ｓｉ，Ａｌ−Ｐ
ｄ，Ａｌ−Ｎｉ，Ａｌ−Ｇｅ，Ａｌ−Ｗの中から選択さ
れる。
上に低抵抗金属であるＡｌ合金を蒸着し、Ａｌ合金層２
２を３０００オングストロームの厚さで形成する。この
とき、Ａｌ合金層２２としては、Ａｌ−Ｓｉ，Ａｌ−Ｐ
ｄ，Ａｌ−Ｎｉ，Ａｌ−Ｇｅ，Ａｌ−Ｗの中から選択さ
れる。
【００１７】その後、酒石酸アンモニウム、酒石酸（ta
rtaric acid）あるいはクエン酸の中、いずれか一つの
０．０１〜０．５重量％水溶液で電圧と電流とを適切に
制御しながら、陽極酸化工程を行なう。このとき、Ａｌ
合金の陽極酸化膜の特性を良いようにするため、電流密
度は０．５〜５ｍＡ／ｃｍ2であることが好ましく、電
圧は２００Ｖ以下であることが好ましい。
rtaric acid）あるいはクエン酸の中、いずれか一つの
０．０１〜０．５重量％水溶液で電圧と電流とを適切に
制御しながら、陽極酸化工程を行なう。このとき、Ａｌ
合金の陽極酸化膜の特性を良いようにするため、電流密
度は０．５〜５ｍＡ／ｃｍ2であることが好ましく、電
圧は２００Ｖ以下であることが好ましい。
【００１８】形成されたＡｌ合金層２２を陽極とし、ス
テンレススチールあるいは白金Ｐｔ電極２５を陰極とし
て図３のように用意する。
テンレススチールあるいは白金Ｐｔ電極２５を陰極とし
て図３のように用意する。
【００１９】Ａｌ合金層の陽極酸化の際電圧１Ｖ当たり
Ａｌ合金層の厚さが約１０〜１１オングストロームずつ
酸化され、そうしてＡｌ2Ｏ3層の厚さは１３〜１４オン
グストロームずつ生成されるようになるので、最初のＡ
ｌ合金層の厚さ３０００オングストロームから電圧を８
０Ｖ程度加えてＡｌ合金層が２２００オングストローム
となり、Ａｌ2Ｏ3層２４が約１０００オングストローム
程度生成された（図２（ｂ）に示す）。
Ａｌ合金層の厚さが約１０〜１１オングストロームずつ
酸化され、そうしてＡｌ2Ｏ3層の厚さは１３〜１４オン
グストロームずつ生成されるようになるので、最初のＡ
ｌ合金層の厚さ３０００オングストロームから電圧を８
０Ｖ程度加えてＡｌ合金層が２２００オングストローム
となり、Ａｌ2Ｏ3層２４が約１０００オングストローム
程度生成された（図２（ｂ）に示す）。
【００２０】このようにして生成されたＡｌ2Ｏ3層２４
の上に、図２（ｃ）に示すように、Ａｌ合金層をパター
ンニングするため所望する電極配線パターンを有するフ
ォトレジスト２８のパターンを形成する。
の上に、図２（ｃ）に示すように、Ａｌ合金層をパター
ンニングするため所望する電極配線パターンを有するフ
ォトレジスト２８のパターンを形成する。
【００２１】その後、図２（ｄ）に示すように、ＢＣｌ
3，ＳｉＣｌ4，ＣＣｌ4，ＰＣｌ3の中の一つを用いてフ
ォトレジスト２８が形成されていないＡｌ2Ｏ3及びＡｌ
合金層の一部を乾式エッチングする。この乾式エッチン
グはエッチング率がエッチング時間に比例するため適切
に調整可能である。前記のような方式にて適切にＡｌ2
Ｏ3２４及びＡｌ合金層２２を約１６００オングストロ
ーム程度エッチングした後図３に示すように、再びＡｌ
合金全面を陽極酸化する。陽極酸化工程は前記のようで
ある。図２（ｄ）において、１６００オングストローム
厚さのＡｌ合金層２２に電圧を１６０Ｖ以上程度に加え
たが、フォトレジストパターンが形成されていない部分
のＡｌ合金が全部陽極酸化されて、図２（ｅ）に示すよ
うにテーパ型のＡｌ合金３０からなるゲート電極配線が
形成され、その上に新しいＡｌ2Ｏ3（酸化膜）層２６が
均一な厚さで形成された。
3，ＳｉＣｌ4，ＣＣｌ4，ＰＣｌ3の中の一つを用いてフ
ォトレジスト２８が形成されていないＡｌ2Ｏ3及びＡｌ
合金層の一部を乾式エッチングする。この乾式エッチン
グはエッチング率がエッチング時間に比例するため適切
に調整可能である。前記のような方式にて適切にＡｌ2
Ｏ3２４及びＡｌ合金層２２を約１６００オングストロ
ーム程度エッチングした後図３に示すように、再びＡｌ
合金全面を陽極酸化する。陽極酸化工程は前記のようで
ある。図２（ｄ）において、１６００オングストローム
厚さのＡｌ合金層２２に電圧を１６０Ｖ以上程度に加え
たが、フォトレジストパターンが形成されていない部分
のＡｌ合金が全部陽極酸化されて、図２（ｅ）に示すよ
うにテーパ型のＡｌ合金３０からなるゲート電極配線が
形成され、その上に新しいＡｌ2Ｏ3（酸化膜）層２６が
均一な厚さで形成された。
【００２２】その後、フォトレジスト２８を除去する。
（図２（ｆ）参照）。
（図２（ｆ）参照）。
【００２３】
【発明の効果】前記のように本発明によると、低抵抗ゲ
ート電極配線の材料であるＡｌ合金を陽極酸化して電極
配線を形成したため、電極配線の伝導度が高いばかりで
なく、Ａｌ合金層とその陽極酸化膜であるＡｌ2Ｏ3層の
間の接着性も非常にすぐれ、陽極酸化の後３５０℃程度
の高温工程処理過程においてもヒロックが発生しないよ
うになり、さらに、Ａｌ2Ｏ3層自体の特性上、ピンホー
ルも発生しないので金属配線間の短絡を防止してＴＦＴ
の信頼度を非常に向上させることができる。
ート電極配線の材料であるＡｌ合金を陽極酸化して電極
配線を形成したため、電極配線の伝導度が高いばかりで
なく、Ａｌ合金層とその陽極酸化膜であるＡｌ2Ｏ3層の
間の接着性も非常にすぐれ、陽極酸化の後３５０℃程度
の高温工程処理過程においてもヒロックが発生しないよ
うになり、さらに、Ａｌ2Ｏ3層自体の特性上、ピンホー
ルも発生しないので金属配線間の短絡を防止してＴＦＴ
の信頼度を非常に向上させることができる。
【００２４】第１次陽極酸化による陽極酸化層（Ａｌ2
Ｏ3層）及びＡｌ合金層のエッチングの際そのエッチン
グ程度を調節することにより、その後のＡｌ合金層の第
２次陽極酸化工程において、Ａｌ合金層をテーパ型に形
成することが可能になり、したがって、ステップカバー
リッジが非常に向上されて製造歩留まり及び信頼度を向
上させることができる。
Ｏ3層）及びＡｌ合金層のエッチングの際そのエッチン
グ程度を調節することにより、その後のＡｌ合金層の第
２次陽極酸化工程において、Ａｌ合金層をテーパ型に形
成することが可能になり、したがって、ステップカバー
リッジが非常に向上されて製造歩留まり及び信頼度を向
上させることができる。
【図１】従来の薄膜トランジスタの断面図
【図２】（ａ）ないし（ｆ）は本発明の実施例にしたが
う薄膜トランジスタのゲート及びゲート酸化膜の製造工
程断面図
う薄膜トランジスタのゲート及びゲート酸化膜の製造工
程断面図
【図３】本発明の実施例にしたがう陽極酸化工程の概略
図
図
２０…ガラス基板 ２２…Ａｌ合金層 ２８…フォトレジスト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/40 Ａ 7376−4Ｍ 9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ｙ
Claims (6)
- 【請求項１】電極配線のためのアルミニウム合金層を基
板上に形成する段階、 前記の形成されたアルミニウム合金層を第１次陽極酸化
させて所定厚さの陽極酸化層を形成する段階、 所望する電極配線と同様なパターンのフォトレジストパ
ターンを前記陽極酸化層上に形成する段階、 前記フォトレジストパターンをマスクとして前記陽極酸
化層及びアルミニウム合金層を所定の深さまでエッチン
グする段階及び、 前記フォトレジストパターンをマスクとして基板の表面
にまで陽極酸化層が形成されるまでアルミニウム合金層
を第２次陽極酸化する段階で構成されることを特徴とす
る薄膜トランジスタの製造方法。 - 【請求項２】アルミニウム合金は、Ａｌ−Ｓｉ，Ａｌ−
Ｐｄ，Ａｌ−Ｎｉ，Ａｌ−ＧｅあるいはＡｌ−Ｗの中か
ら選択されるいずれか一つであることを特徴とする請求
項１記載の薄膜トランジスタの製造方法。 - 【請求項３】前記陽極酸化は、アルミニウム合金層を陽
極、ステンレススチールあるいは白金Ｐｔ電極を陰極と
して行なうことを特徴とする請求項１記載の薄膜トラン
ジスタの製造方法。 - 【請求項４】前記陽極酸化の際、電流密度は０．５〜５
ｍＡ／ｃｍ2範囲であることを特徴とする請求項３記載
の薄膜トランジスタの製造方法。 - 【請求項５】前記陽極酸化は、酒石酸アンモニウム、酒
石酸あるいはクエン酸のいずれか一つの、０．０１〜
０．５重量％水溶液で行なうことを特徴とする請求項３
記載の薄膜トランジスタの製造方法。 - 【請求項６】前記陽極酸化層及びアルミニウム合金層
を、三塩化ホウ素（ＢＣｌ3），四塩化シリコン（Ｓｉ
Ｃｌ4），四塩化炭素（ＣＣｌ4），あるいは三塩化リン
（ＰＣｌ3）気体のうちの、いずれか一つを用いて乾式
エッチングすることを特徴とする請求項１記載の薄膜ト
ランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1991P9886 | 1991-06-14 | ||
| KR1019910009886A KR940006703B1 (ko) | 1991-06-14 | 1991-06-14 | 박막 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216387A JPH06216387A (ja) | 1994-08-05 |
| JPH0758794B2 true JPH0758794B2 (ja) | 1995-06-21 |
Family
ID=19315825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4040564A Expired - Lifetime JPH0758794B2 (ja) | 1991-06-14 | 1992-01-31 | 薄膜トランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0758794B2 (ja) |
| KR (1) | KR940006703B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157755A (ja) * | 2005-11-30 | 2007-06-21 | Kobe Steel Ltd | 配線膜の形成方法 |
-
1991
- 1991-06-14 KR KR1019910009886A patent/KR940006703B1/ko not_active IP Right Cessation
-
1992
- 1992-01-31 JP JP4040564A patent/JPH0758794B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR930001486A (ko) | 1993-01-16 |
| JPH06216387A (ja) | 1994-08-05 |
| KR940006703B1 (ko) | 1994-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202274A (en) | Method of fabricating thin film transistor | |
| JPH0828510B2 (ja) | 薄膜トランジスタの形成方法 | |
| KR960006110B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH03190141A (ja) | 平板ディスプレー用薄膜トランジスタ及びその製造方法 | |
| JPH0758794B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3175225B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05165059A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06216156A (ja) | Ｍｉｓ型半導体装置とその作製方法 | |
| JPH01219721A (ja) | 金属絶縁物構造体及び液晶表示装置 | |
| KR100437295B1 (ko) | 박막트랜지스터에서접촉홀형성방법 | |
| JPH06326130A (ja) | 平坦化方法と平坦化素子 | |
| JPH0546990B2 (ja) | ||
| JP2762383B2 (ja) | 薄膜トランジスタ | |
| JPH0732255B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3047363B2 (ja) | 半導体装置およびその製造方法 | |
| KR970006254B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP3537198B2 (ja) | 半導体装置の作製方法 | |
| JP3382156B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH06280093A (ja) | アルミニウム陽極酸化物の形成方法 | |
| JPH0618925A (ja) | 液晶表示装置用薄膜トランジスタ基板 | |
| JPH09213799A (ja) | 半導体素子の電極金属表面の改質方法 | |
| KR100504782B1 (ko) | 전계 방출 소자 및 제조 방법 | |
| JPH04223334A (ja) | 絶縁性薄膜 | |
| JP2724490B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JPH05152285A (ja) | 金属薄膜の選択的陽極酸化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19951205 |