JPH0747997Y2

JPH0747997Y2 - 直流電源装置

Info

Publication number: JPH0747997Y2
Application number: JP1987083601U
Authority: JP
Inventors: 秀樹城ノ口
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-05-29
Filing date: 1987-05-29
Publication date: 1995-11-01
Anticipated expiration: 2002-05-29
Also published as: JPS63194581U

Description

【考案の詳細な説明】［考案の目的］（産業上の利用分野）本考案はチョッパー方式の直流電源装置に関する。

（従来の技術）この種の電源装置は原理的には優れた効率を有するた
め、可変電圧電源装置を始め多方面に応用されている
が、これにはチョッパー用トランジスタのスイッチング
が交流入力電圧の位相とは無関係に行われるため、力率
が悪いという欠点がある。そこで、近時、力率の改善を
図るため、チョッパー回路の前段に力率改善回路を設け
る構成が考えられている。

その具体回路を第３図に示す。同図において、１は交流
電源、２は整流回路、３は力率改善回路であり、これは
整流回路２の直流端子間にリアクトル４とスイッチング
トランジスタ５との直列回路を設けると共に、該トラン
ジスタ５に並列にコンデンサ６を図示極性のダイオード
７と共に接続して構成されている。一方、チョッパー回
路８はチョッパー用トランジスタ９、リアクトル10、還
流ダイオード11及び平滑コンデンサ12を備えた周知構成
であって、平滑コンデンサ12の両端から負荷13に直流出
力電圧が供給されるようになっている。さて、14は交流
電圧波形検出回路で、これからは第４図（Ｂ）に示すよ
うに交流入力電圧と等しい周期・位相の交流電圧波形が
出力される。15は可変増幅回路であり、これには力率改
善回路３の出力側に設けたコンデンサ６の端子電圧が積
分回路16を通してフィードバックされ、その電圧と基準
電圧源17からの基準電圧との差に応じた増幅率で交流電
圧波形検出回路14からの電圧が増幅され、これにて第４
図（Ｃ）に示すように入力電流を追従させるべき電流基
準信号e₁が出力される。18は整流回路２への母線に設け
た変流器18aにより入力電流を検出するための電流検出
回路であり、これにより検出した入力電流信号e₂は前記
電流基準信号e₁と共に比較回路19に与えられる。そし
て、比較回路19では、上記電流基準信号e₁の絶対値と、
入力電流信号e₂の絶対値とが比較され、後者が前者を下
回る（e₂＜e₁）ときには第４図（Ｄ）に示すように力率
改善回路３のスイッチングトランジスタ５をオンさせ
る。これにより、このトランジスタ５のオン期間におい
てリアクトル４に強制的に電流が流されて入力電流波形
が入力電圧波形に追従するようになり、その際に蓄えら
れた電磁エネルギーはスイッチングトランジスタ５のオ
フ期間においてコンデンサ６に移されてコンデンサ６の
端子電圧を上昇させる。尚、力率改善回路３のスイッチ
ングトランジスタ５のオン期間は、原理的にはe₂＜e₁と
なる期間と一致する筈であるが、実際には比較回路19に
与えたヒステリシスや動作遅れ等により、第４図（Ｄ）
に示すように同期間からずれを生ずる。一方、チョッパ
ー回路８においてはチョッパー用トランジスタ９のデュ
ーティー比が出力電圧の降圧率を決定するから、比較回
路20により基準電圧源21からの電圧と平滑コンデンサ12
の端子電圧（直流出力電圧）とを比較し、トランジスタ
９は両電圧が等しくなるようなデューティー比にてオン
オフされる。

（考案が解決しようとする問題点）ところが上記構成では、交流入力電圧の全周期にわたり
力率改善回路３のトランジスタ５をスイッチングさせて
いるから、全周期にわたり力率改善回路３により一旦昇
圧し、これをチョッパー回路８において再び降圧すると
いう不合理な構成になっており、全体の効率、特に低電
圧出力時の効率を低下させるという欠点がある。また、
力率改善回路３及びチョッパー回路８の夫々に専用のリ
アクトル4,8及びコンデンサ6,12を必要とするから、全
体のコストアップ及び大形化を招くという問題もある。
更には、両回路3,8の各トランジスタ5,9は夫々独立にス
イッチングされるから、制御回路が複雑化して系の安定
性が悪くなるばかりか、スイッチング回数が多い分ノイ
ズ発生量が多くなるという問題がある。

従って、本考案の目的は、交流電圧波形の全周期にわた
り昇圧した後に降圧するといった不合理を避けて効率の
向上を図り得、しかもリアクトル及びコンデンサを夫々
単一にて済ませ得てコストダウン及び小形化を併せて可
能にすると共に安定且つ低ノイズ動作も図り得る直流電
源回路を提供するにある。

［考案の構成］（問題点を解決するための手段）本考案の直流電源回路は、交流電源から全波整流回路を
介して得られた直流出力を所定の直流電圧出力に変換し
て負荷に供給するようにしたものにおいて、この全波整
流回路の直流出力側に設けられ降圧チョッパー用スイッ
チング素子およびリアクトルを直列接続すると共に環流
ダイオードを備えた降圧チョッパー回路と、この降圧チ
ョッパー回路の出力端間を短絡するように設けた昇圧チ
ョッパー用スイッチング素子および整流ダイオードから
なる昇圧チョッパー回路と、前記交流電源の電圧と同位
相の基準電圧を発生する交流電圧波形検出回路と、前記
全波整流回路の交流入力を検出する電流検出回路と、こ
の電流検出回路の検出電流値を前記交流電圧波形検出回
路からの基準電圧の波形に追随した波形となるようにス
イッチタイミング信号を生成するタイミング信号発生回
路と、このタイミング信号発生回路によるスイッチタイ
ミング信号により、前記交流電圧波形検出回路からの基
準電圧出力の瞬時値の絶対値が前記直流電圧出力を上回
る期間には前記降圧チョッパー用スイッチング素子をス
イッチングさせ、下回る期間には前記昇圧チョッパー用
スイッチング素子をスイッチングさせるスイッチング制
御回路とを具備した構成としたところに特徴を有するも
のである。

（作用）交流電源から全波整流回路を介して得られた直流出力
は、降圧チョッパー回路にて降圧チョッパー用スイッチ
ング素子によりスイッチングされてリアクトルに供給さ
れ、そのリアクトルの出力は昇圧チョッパー回路の昇圧
チョッパー用スイッチング素子によりスイッチングされ
て所定の直流電圧出力に変換される。このとき、降圧チ
ョッパー用スイッチング素子及び昇圧チョッパー用スイ
ッチング素子のそれぞれは、全波整流回路の出力である
脈流状の直流出力に応じて力率の改善を行いながら電圧
の変動に応じて次のように交互にスイッチングされて所
定の直流電圧出力となるように動作する。

すなわち、交流電圧波形検出回路により交流電源の電圧
と同位相の基準電圧が発生されると共に、電流検出回路
により全波整流回路の交流入力が検出されており、これ
らに基づいてタイミング信号発生回路により検出電流が
基準電圧の波形に追随するように、つまり、力率の改善
を行うことができるスイッチタイミング信号が生成さ
れ、スイッチング制御回路により、そのスイッチタイミ
ング信号を、交流電圧波形検出回路からの基準電圧出力
の瞬時値の絶対値が得ようとしている直流電圧出力を上
回る期間には降圧チョッパー用スイッチング素子をスイ
ッチングさせて降圧動作を行わせ、下回る期間には昇圧
チョッパー用スイッチング素子をスイッチングさせて昇
圧動作を行わせるようになるから、従来の力率改善回路
をチョッパー回路の前段に位置させて交流入力の全周期
にわたり力率改善用のトランジスタのスイッチングを行
なわせる構成とは異なり、一旦昇圧した後に降圧すると
いった不合理がなくなって効率が向上する。また、リア
クトル及びコンデンサは一組で済み、且つ両トランジス
タのスイッチングを一括して制御できる。

（実施例）以下本考案の一実施例につき第１図及び第２図を参照し
て説明する。

31は交流電源、32はこれに接続された整流回路、33は整
流回路32の直流出力側に設けた降圧チョッパー回路であ
る。降圧チョッパー回路33は整流回路32の正側の直流出
力端子に降圧チョッパー用スイッチング素子であるNPN
形の降圧チョッパー用トランジスタ34及びリアクトル35
を直列接続すると共に、整流回路32の負側の直流出力端
子と降圧チョッパー用トランジスタ34のエミッタとの間
に図示極性の還流ダイオード36を接続して構成されてい
る。37は昇圧チョッパー用スイッチング素子であるNPN
形の昇圧チョッパー用トランジスタであり、これのコレ
クタは降圧チョッパー回路33のリアクトル35に接続さ
れ、エミッタは整流回路32の負側の直流出力端子に接続
され、もって降圧チョッパー回路33の出力端間を短絡す
るように設けられている。また、この昇圧チョッパー用
トランジスタ37のコレクタ・エミッタ間には図示極性の
ダイオード38を直列に介して平滑用コンデンサ39が接続
され、その平滑用コンデンサ39の正負両端子間が負荷40
に接続されている。そして、昇圧チョッパー用トランジ
スタ37及びダイオード38により昇圧チョッパー回路52が
構成されている。一方、41は交流電圧波形検出回路で、
これの入力ラインは交流電源31の母線間に接続され、交
流電源31の電圧波形が第２図（Ａ）に示すようなもので
あるときには出力ラインに例えば同図（Ｂ）に示すよう
な波形の交流電圧信号e₀を出力する。42は可変増幅回路
であり、これには平滑用コンデンサ39の端子電圧が積分
回路43を介してフィードバックされ、その端子電圧と基
準電圧源44からの基準電圧との差に応じた増幅率で交流
電圧波形検出回路41からの交流電圧信号e₀が増幅され、
これにて第２図（Ｃ）に示すように入力電流を追従させ
るべき電流基準信号e₁がタイミング信号発生回路である
比較回路45に出力される。46は交流電源31の一方の母線
に設けた変流器46aにより入力電流を検出するための電
流検出回路であり、これにより検出した入力電流信号e₂
は前記電流基準信号e₁と共に上記比較回路45に入力され
る。そして、比較回路45では、両信号e₁,e₂の絶対値の
比較を行ない、第２図（Ｅ）に示すように、e₁＜e₂であ
るときにはローレベルとなり、逆にe₂＜e₁であるときに
はハイレベルとなるスイッチタイミング信号e₃を出力す
る。

而して、47は判定回路48及び選択回路49とから構成した
スイッチング制御回路である。ここで、判定回路48は基
準電圧源44からの基準電圧（負荷40に与えられる直流出
力電圧に対応する）と交流電圧波形検出回路41からの交
流電圧信号e₀（整流回路32への交流入力の瞬時値に対応
する）とを比較し、これに基づき交流入力の瞬時値の絶
対値が直流出力電圧を上回る期間にはハイレベルとな
り、逆に下回る期間にはローレベルとなる瞬時値判定信
号e₄を出力する。そして選択回路49は、第２図（Ｆ）及
び（Ｇ）に示すように、判定回路48からの瞬時値判定信
号e₄がハイレベル即ち交流入力の瞬時値の絶対値が直流
出力電圧を上回る期間には、ベースドライブ回路50に前
記スイッチタイミング信号e₃を出力することにより降圧
チョッパー用トランジスタ34をスイッチングさせ、逆に
判定回路47からの瞬時値判定信号e₄がローレベル即ち交
流入力の瞬時値の絶対値が直流出力電圧を下回る期間に
は、ベースドライブ回路50に前記スイッチタイミング信
号e₄を出力することにより昇圧チョッパー用トランジス
タ37をスイッチングさせる。尚、第２図に示されるよう
に、昇圧チョッパー用トランジスタ37のスイッチング時
には降圧チョッパー用トランジスタ34はオン状態に維持
される。

上記構成において直流出力電圧は積分回路43を介して可
変増幅回路42にフィードバックされており、その電圧値
と基準電圧源44の基準電圧との差に応じて可変増幅回路
42の増幅率が変化するから、これに応じてスイッチタイ
ミング信号のパルス幅が変化して直流出力電圧は基準電
圧に対応した一定値に維持される。また、チョッパー用
トランジスタ34又はこれと共に昇圧チョッパー用トラン
ジスタ37がオンするときに入力電流が整流回路32に流れ
込むから、第２図（Ｃ）に示すように電流位相が電圧位
相に強制的に追従させられることになって力率が改善さ
れる。この場合、昇圧チョッパー用トランジスタ37は降
圧チョッパー回路33の後段にあって交流入力の瞬時値の
絶対値が直流出力電圧を下回る期間にのみスイッチング
されるから、従来の力率改善回路３をチョッパー回路７
の前段に位置させて交流入力の全周期にわたり力率改善
用のトランジスタ５のスイッチング行なわせる構成とは
異なり、一旦昇圧した後に降圧するといった不合理がな
くなって効率が向上する。しかも、このように昇圧チョ
ッパー用トランジスタ37を降圧チョッパー回路33の後段
に設ける構成であるから、リアクトル35及び平滑用コン
デンサ39が一組で済み、全体の小形化及びコストダウン
を図ることができる。更には、両トランジスタ34,37の
スイッチングを一括して制御するものであるから、系の
安定性が向上する上に、制御回路の構成が簡単になる。
また、各トランジスタのスイッチングを独立して制御し
ていた従来の構成に比べ、スイッチング回数が減少する
から、その分ノイズの発生量を少なくすることができ
る。

尚、本考案は上記し且つ図面に示す実施例に限定される
ものではなく、例えば電流検出を交流電源31の母線に設
けた変流器46aにより行なうに限らず、直流回路側に設
けた直列抵抗により行なうようにしてもよい。また、ス
イッチング素子としてバイポーラトランジスタに限ら
ず、MOS-FETやIGBT（ゲート絶縁バイポーラトランジス
タ）等を使用するようにしても良い。

［考案の効果］本考案は以上述べたように、交流電源から全波整流回路
を介して得られた直流出力を、降圧チョッパー回路及び
昇圧チョッパー回路の各スイッチング素子によりスイッ
チングして所定の直流電圧出力に変換し、このとき、降
圧チョッパー用スイッチング素子及び昇圧チョッパー用
スイッチング素子のそれぞれを、全波整流回路の出力で
ある脈流状の直流出力に応じてタイミング信号発生回路
により交流電源の電圧と同位相となるように交流入力を
追随させるようにスイッチタイミング信号を与えて力率
の改善を行いながら各サイクル中の電圧の変動に応じて
次のように交互にスイッチングされて所定の直流電圧出
力となるように動作させる構成としているので、効率に
優れると共に小形軽量化が可能になり、しかもノイズの
低減化及び系の安定化等を併せ図ることができるという
優れた効果を奏するものである。

【図面の簡単な説明】

第１図及び第２図は本考案の一実施例を示し、第１図は
全体の回路図、第２図は各部の電圧波形図、第３図及び
第４図は従来例を示す夫々第１図及び第２図相当図であ
る。図面中、31は交流電源、32は全波整流回路、33は降圧チ
ョッパー回路、34は降圧チョッパー用トランジスタ、35
はリアクトル、36は還流ダイオード、37は昇圧チョッパ
ー用トランジスタ、45は比較回路（タイミング信号発生
回路）、47はスイッチング制御回路、52は昇圧チョッパ
ー回路である。

Claims

【実用新案登録請求の範囲】

【請求項１】交流電源から全波整流回路を介して得られ
た直流出力を所定の直流電圧出力に変換して負荷に供給
するようにした直流電源装置において、この全波整流回路の直流出力側に設けられ降圧チョッパ
ー用スイッチング素子およびリアクトルを直列接続する
と共に環流ダイオードを備えた降圧チョッパー回路と、この降圧チョッパー回路の出力端間を短絡するように設
けた昇圧チョッパー用スイッチング素子および整流ダイ
オードからなる昇圧チョッパー回路と、前記交流電源の電圧と同位相の基準電圧を発生する交流
電圧波形検出回路と、前記全波整流回路の交流入力を検出する電流検出回路
と、この電流検出回路の検出電流値を前記交流電圧波形検出
回路からの基準電圧の波形に追随した波形となるように
スイッチタイミング信号を生成するタイミング信号発生
回路と、このタイミング信号発生回路によるスイッチタイミング
信号により、前記交流電圧波形検出回路からの基準電圧
出力の瞬時値の絶対値が前記直流電圧出力を上回る期間
には前記降圧チョッパー用スイッチング素子をスイッチ
ングさせ、下回る期間には前記昇圧チョッパー用スイッ
チング素子をスイッチングさせるスイッチング制御回路
とを具備してなる直流電源装置。