[go: up one dir, main page]

JPH0738009A - チップキャリア - Google Patents

チップキャリア

Info

Publication number
JPH0738009A
JPH0738009A JP15567993A JP15567993A JPH0738009A JP H0738009 A JPH0738009 A JP H0738009A JP 15567993 A JP15567993 A JP 15567993A JP 15567993 A JP15567993 A JP 15567993A JP H0738009 A JPH0738009 A JP H0738009A
Authority
JP
Japan
Prior art keywords
printed wiring
circuit
wiring board
chip carrier
insulating plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15567993A
Other languages
English (en)
Inventor
Kaoru Mukai
薫 向井
Yasushi Mitou
恭史 御藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP15567993A priority Critical patent/JPH0738009A/ja
Publication of JPH0738009A publication Critical patent/JPH0738009A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 この半導体装置をマザーボードに搭載して用
いる場合、充分な封止ができるチップキャリアを提供す
ることにある。 【構成】 プリント配線板(1)の回路(13)に透孔
(15)を有する絶縁板(6)を積載して半導体チップ
(3)を搭載する窪み(14)を形成し、さらに上記回
路(13)に導通するスルーホール導電路(8)を絶縁
板(6)に形成し、さらにこのスルーホール導電路
(8)に導通するバンプ(2)を形成した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、チップキャリアに関
し、具体的には、電子機器、電気機器に利用される半導
体チップを搭載するプリント配線板に、外部入出力の端
子であるバンプを形成したチップキャリアに関する。
【0002】
【従来の技術】従来のチップキャリアを用いた半導体装
置の一例を図5および図6に基づいて説明する。半導体
チップ(3)を搭載するプリント配線板(1)におい
て、その半導体チップ(3)を搭載した面側に、外部入
出力の端子であるバンプ(2)を形成したチップキャリ
アが知られている。このチップキャリアは、プリント配
線板(1)の導電回路と搭載した半導体チップ(3)を
ボンデイングワイヤー(9)により接続し、さらに、図
5のごとくアルミリッド(5)や図6のごとく封止ダム
(12)内に耐湿性を高めるために封止剤(10)を封
入して半導体装置を構成していた。
【0003】しかし、この半導体装置をプリント配線板
からなるマザーボードに搭載して用いる場合、バンプ
(2)をマザーボードに接地させる必要性から封止の層
厚に制限を受け、充分な封止ができない。
【0004】
【発明が解決しようとする課題】本発明は上述の問題を
解消するためになされたもので、その目的とするところ
は、この半導体装置をマザーボードに搭載して用いる場
合、充分な封止ができるチップキャリアを提供すること
にある。
【0005】
【課題を解決するための手段】本発明に係るチップキャ
リアは、プリント配線板(1)の回路(13)に透孔
(15)を有する絶縁板(6)を積載して半導体チップ
(3)を搭載する窪み(14)を形成し、さらに上記回
路(13)に導通するスルーホール導電路(8)を絶縁
板(6)に形成し、さらにこのスルーホール導電路
(8)に導通するバンプ(2)を形成したことを特徴と
する。
【0006】
【作用】本発明のチップキャリアによると、プリント配
線板(1)の回路(13)に透孔(15)を有する絶縁
板(6)を積載して半導体チップ(3)を搭載する窪み
(14)を形成し、さらに上記回路(13)に導通する
スルーホール導電路(8)を絶縁板(6)に形成し、さ
らにこのスルーホール導電路(8)に導通するバンプ
(2)を形成して、搭載される半導体チップ(3)の封
止をするのに充分な層厚を回路(13)に導通するスル
ーホール導電路(8)とこのスルーホール導電路(8)
に導通するバンプ(2)を具備する絶縁板(6)の積載
によって確保する。
【0007】
【実施例】以下、本発明を実施例に係る図面に基づいて
説明する。
【0008】図1は、本発明の一実施例に係るチップキ
ャリアを用いた半導体装置の断面図である。図2は、本
発明の他の一実施例に係るチップキャリアを用いた半導
体装置の断面図である。図3は、本発明のさらに他の一
実施例に係るチップキャリアを用いた半導体装置の断面
図である。図4は、本発明のさらに他の一実施例に係る
チップキャリアを用いた半導体装置の断面図である。
【0009】本発明のチップキャリアを構成するプリン
ト配線板(1)の表面には、回路(13)を備え、この
回路(13)は、プリント配線板(1)の表面に配設さ
れた金属箔をエッチングして形成された回路、その他メ
ッキで形成した回路など制限がない。また、プリント配
線板(1)の表面は、図1および図2のごとく、プリン
ト配線板(1)の中央部を座ぐった凹部面(18)を形
成していてもよい。
【0010】本発明のチップキャリアは、図1および図
2のごとく上記凹部面(18)上に半導体チップ(3)
を搭載してプリント配線板(1)の回路(13)の一部
と半導体チップ(3)をボンデイングワイヤー(9)に
より接続する方法がある。さらには、ボンデイングワイ
ヤー不要で搭載された半導体チップ(3)と回路(1
3)の一部が接続される方法がある。具体的には、図3
のごとくプリント配線板(1)の回路(13)と半導体
チップ(3)の間にバンプ(17)を設ける方法、図4
のごとくプリント配線板(1)と半導体チップ(3)の
間にポリイミドフィルムなどに回路が印刷されたタブフ
ィルム(11)を設ける方法である。
【0011】上記プリント配線板(1)としては、基材
に樹脂を含浸乾燥して得られるプリプレグの樹脂を硬化
させた有機系の絶縁板、又はアルミナ等のセラミック系
の絶縁板が用いられる。この有機系の絶縁板の樹脂とし
てはエポキシ樹脂、ポリイミド樹脂、フッ素樹脂、フェ
ノール樹脂、不飽和ポリエステル樹脂、PPO樹脂等の
単独、変成物、混合物等が用いられる。有機系の絶縁板
の基材としては、特に限定するものではないが、ガラス
繊維などの無機材料の方が耐熱性、耐湿性などに優れて
好ましい。また、耐熱性に優れる有機繊維の布基材及び
これらの混合物を用いることもできる。
【0012】本発明に係るチップキャリアは、プリント
配線板(1)の回路(13)に絶縁板(6)が積載され
ている。この絶縁板(6)としては、例えば、絶縁樹脂
基板が挙げられる。さらに、上記絶縁樹脂基板を具体的
に示せば、基材に樹脂を含浸乾燥して得られるプリプレ
グの樹脂を硬化させた有機系の絶縁板が挙げられる。
又、この絶縁樹脂基板とプリント配線板(1)を構成す
る絶縁板の材種の同一性は問わない。すなわち、絶縁樹
脂基板はプリント配線板(1)を構成する絶縁板でもよ
いし、絶縁樹脂基板はガラス不織布の不飽和ポリエステ
ル樹脂基板で上記プリント配線板(1)はガラス布のエ
ポキシ樹脂基板等、異なった材料でもよい。
【0013】上記絶縁板(6)は、透孔(15)を有す
る。この透孔(15)は、絶縁板(6)の中央部を座ぐ
って形成されたスルーホールであり、絶縁板(6)は、
プリント配線板(1)の回路(13)に積載して、透孔
(15)の下に半導体チップ(3)を搭載する窪み(1
4)を形成している。この透孔(15)および窪み(1
4)内には、耐湿性を高めるために封止剤(10)を封
入して、例えば、図2のごとくアルミリッド(5)で透
孔(15)および窪み(14)内を封じ、半導体装置を
構成するのに有用である。
【0014】また、上記絶縁板(6)は、スルーホール
導電路(8)を有する。このスルーホール導電路(8)
は、絶縁板(6)を積載したときに、上記回路(13)
に導通する。さらに、絶縁板(6)上にスルーホール導
電路(8)と導通するバンプ(2)が、例えば、リフロ
ー機を通す方法、半田浸漬する方法等によって形成され
ていて、バンプ(2)、スルーホール導電路(8)、回
路(13)が一連の導電回路を作っている。
【0015】さらに、図1または図2のごとくプリント
配線板(1)の回路(13)と反対側にヒートシンク
(7)を備えることによって半導体装置の使用が長時間
におよんで半導体チップ(3)が加熱し、高温化するの
を防止している。そして、図1のごとくプリント配線板
(1)に空気穴(16)を設けることで半導体チップ
(3)からヒートシンク(7)へ空気を媒体として熱を
伝導させたり、図2のごとく銅コア(4)を設けること
で半導体チップ(3)から銅コア(4)を経てヒートシ
ンク(7)へ熱を伝導させている。
【0016】
【発明の効果】本発明のチップキャリアによると、この
半導体装置をマザーボードに搭載して用いる場合、充分
な封止ができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るチップキャリアを用い
た半導体装置の断面図である。
【図2】本発明の他の一実施例に係るチップキャリアを
用いた半導体装置の断面図である。
【図3】本発明のさらに他の一実施例に係るチップキャ
リアを用いた半導体装置の断面図である。
【図4】本発明のさらに他の一実施例に係るチップキャ
リアを用いた半導体装置の断面図である。
【図5】従来例のチップキャリアを用いた半導体装置の
断面図である。
【図6】他の従来例のチップキャリアを用いた半導体装
置の断面図である。
【符号の説明】
1 プリント配線板 2 バンプ 3 半導体チップ 6 絶縁板 7 ヒートシンク 8 スルーホール導電路 13 回路 14 窪み 15 透孔

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 プリント配線板(1)の回路(13)に
    透孔(15)を有する絶縁板(6)を積載して半導体チ
    ップ(3)を搭載する窪み(14)を形成し、さらに上
    記回路(13)に導通するスルーホール導電路(8)を
    絶縁板(6)に形成し、さらにこのスルーホール導電路
    (8)に導通するバンプ(2)を形成したことを特徴と
    するチップキャリア。
  2. 【請求項2】 プリント配線板(1)の上記回路(1
    3)と反対側にヒートシンク(7)を備えることを特徴
    とする請求項1記載のチップキャリア。
JP15567993A 1993-06-25 1993-06-25 チップキャリア Pending JPH0738009A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15567993A JPH0738009A (ja) 1993-06-25 1993-06-25 チップキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15567993A JPH0738009A (ja) 1993-06-25 1993-06-25 チップキャリア

Publications (1)

Publication Number Publication Date
JPH0738009A true JPH0738009A (ja) 1995-02-07

Family

ID=15611206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15567993A Pending JPH0738009A (ja) 1993-06-25 1993-06-25 チップキャリア

Country Status (1)

Country Link
JP (1) JPH0738009A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014036187A (ja) * 2012-08-10 2014-02-24 Stanley Electric Co Ltd 放熱構造及びこの放熱構造が設けられた発熱素子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234550A (ja) * 1985-04-11 1986-10-18 Nec Corp チツプキヤリア
JPH0358455A (ja) * 1989-07-26 1991-03-13 Matsushita Electric Works Ltd 半導体パッケージ
JPH04267361A (ja) * 1991-02-22 1992-09-22 Nec Corp リードレスチップキャリア

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234550A (ja) * 1985-04-11 1986-10-18 Nec Corp チツプキヤリア
JPH0358455A (ja) * 1989-07-26 1991-03-13 Matsushita Electric Works Ltd 半導体パッケージ
JPH04267361A (ja) * 1991-02-22 1992-09-22 Nec Corp リードレスチップキャリア

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014036187A (ja) * 2012-08-10 2014-02-24 Stanley Electric Co Ltd 放熱構造及びこの放熱構造が設けられた発熱素子装置

Similar Documents

Publication Publication Date Title
JP3123638B2 (ja) 半導体装置
US7002236B2 (en) Semiconductor package and method for producing the same
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JPS622587A (ja) ハイパワ−用混成集積回路
JPH0738009A (ja) チップキャリア
JPH05211256A (ja) 半導体装置
JPH04206658A (ja) ハーメチックシール型電気回路装置
JPS61287194A (ja) 電子素子用チツプキヤリア
JPH07176647A (ja) チップキャリア
JPH098222A (ja) 半導体装置を搭載した電子部品装置
JPH0738008A (ja) チップキャリア
JPH09266266A (ja) 半導体装置およびその製造方法並びに半導体装置のキャップ
JP2776193B2 (ja) 多層プリント配線板、その製造方法、及び多層プリント配線板を用いた半導体装置
JPS6215840A (ja) 電子素子用チツプキヤリア
JPH0645763A (ja) 印刷配線板
JP2001267460A (ja) 半導体装置
JP3497680B2 (ja) 半導体パッケージを有する回路モジュールおよび回路モジュールを搭載した電子機器
KR20050073678A (ko) 비지에이 타입 패키지의 제조방법
JPH053744B2 (ja)
JPH06252286A (ja) チップキャリア
JP2004111431A (ja) パワーモジュールとその製造方法
JPH0823049A (ja) 半導体パッケージ
JPS61287131A (ja) 電子素子用チツプキヤリア
JP2000058716A (ja) 半導体装置
JPH07211814A (ja) 表面実装用半導体パッケージと、表面実装用半導体パッケージのマザーボード実装方法