[go: up one dir, main page]

JPH053744B2 - - Google Patents

Info

Publication number
JPH053744B2
JPH053744B2 JP60128512A JP12851285A JPH053744B2 JP H053744 B2 JPH053744 B2 JP H053744B2 JP 60128512 A JP60128512 A JP 60128512A JP 12851285 A JP12851285 A JP 12851285A JP H053744 B2 JPH053744 B2 JP H053744B2
Authority
JP
Japan
Prior art keywords
metal substrate
printed wiring
wiring board
electronic component
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60128512A
Other languages
English (en)
Other versions
JPS61287128A (ja
Inventor
Tooru Higuchi
Toshuki Yamaguchi
Takeshi Kano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP12851285A priority Critical patent/JPS61287128A/ja
Publication of JPS61287128A publication Critical patent/JPS61287128A/ja
Publication of JPH053744B2 publication Critical patent/JPH053744B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
［技術分野］ 本発明は、ICパツケージなどのような電子素
子の基板として用いられる電子素子用チツプキヤ
リアに関するものである。 ［背景技術］ ICパツケージなどのような電子素子は、半導
体チツプなどの電子部品チツプをリードフレーム
に取り付けた状態で樹脂封止や気密封止してパツ
ケージングすることによつておこなわれる。そし
てこのような電子素子にあつて、端子数の増加に
伴つて電子部品チツプを支持するキヤリアとして
のリードフレームの替わりにプリント配線板を用
いる試みがなされている。 ここにおいて、近時の電子部品チツプの高密度
化は発熱を伴い、この熱を逃がす工夫が必要とさ
れる。しかしキヤリアとして用いられるプリント
配線板は樹脂系のものやセラミツク系のもので形
成されており、熱の伝導性が悪くて放熱を良好に
なすことができず、電子部品チツプのキヤリアと
してプリント配線板を用いることについての難点
になつているものである。 ［発明の目的］ 本発明は、上記の点に鑑みて為されたものであ
り、放熱性に優れ、しかも、放熱性を高めるの
に、金属基板を備えながら、そのスルーホールに
おけるメツキ層を表面の回路導体の外部端子に利
用できる電子素子用チツプキヤリアを提供するこ
とを目的とするものである。 ［発明の開示］ しかして本発明に係る電子素子用チツプキヤリ
アは、金属基板１の表面を絶縁層２で被覆し、絶
縁層２の表面に回路導体３を設け、金属基板１を
貫通するとともに金属基板１とは絶縁処理したス
ルーホール１５に回路導体３と接続して外部端子
として利用ができるメツキ層１６を形成して金属
ベースのプリント配線板４を形成し、このプリン
ト配線板４の表面に電子部品チツプ５を実装して
成ることを特徴とするものであり、チツプキヤリ
アとして用いるプリント配線板４を金属ベースで
形成するようにして上記目的を達成したものであ
つて、以下本発明を実施例により詳述する。 チツプキヤリアとして用いる金属ベースのプリ
ント配線板４は例えば特公昭56−37720号公報に
開示される方法などによつて作成することができ
る。すなわち、まず第４図ａに示すように銅板、
銅合金板、銅−インバー−銅（Cu−Inv−Cu）合
金板、鉄−ニツケル合金板、42アロイ板、その他
鋼板、鉄板、アルミニウム板などで形成される金
属基板１に貫通孔１１を設けて、この金属基板１
の表面にプリプレグ１２を介して銅箔などの金属
箔１３を重ねる。プリプレグ１２はガラス布など
の基材にエポキシ樹脂やポリイミド樹脂、テフロ
ン等のフツ素樹脂などの樹脂ワニスを含浸して加
熱乾燥することによつて作成される。そしてこの
ように金属基板１にプリプレグ１２と金属箔１３
とを重ねて加熱加圧成形をおこなうことによつ
て、プリプレグ１２中の含浸樹脂を滲出させて第
４図ｂのようにこの樹脂１４で金属基板１の貫通
孔１１を充填させるかもしくは少なくとも貫通孔
１１の内周面をこの樹脂１４で被覆させる。この
ようにして、プリプレグ１２の含浸樹脂が硬化す
ることによつて形成される絶縁層２によつて金属
箔１３を金属基板１の表面に貼り付けるようにす
るものであり、こののち貫通孔１１の径よりも小
さい径で樹脂１４と絶縁層２と金属箔１３とに貫
通して孔加工を施すことによつて、第４図ｃのよ
うにスルーホール１５を形成させる。このスルー
ホール１５その内周面が樹脂１４で被覆され、金
属基板１に対する絶縁性を確保することができる
ものである。そして金属箔１３にエツチングなど
を施すことによつて常法に従つて回路形成をし、
第４図ｄのように回路導体３を絶縁層２の表面に
設けると共にスルーホール１５にメツキ層１６な
どを施すことによつて、金属基板１をベースとし
たプリント配線板４を作成するものである。尚、
このプリント配線板４にあつて、絶縁層２を形成
するプリプレグ１２としてはFR−４程度の耐熱
ガラスエポキシを用いるようにするのが好ましい
が、その他耐熱熱硬化性樹脂や耐熱熱可塑性樹脂
を金属基板１の表面に塗布することによつて絶縁
層２を形成させることもできる。 そしてこのように形成したプリント配線板４の
表面に半導体チツプなどの電子部品チツプ５を搭
載し、そして第１図に示すようにワイヤーボンデ
イング１７などを電子部品チツプ５と回路導体３
との間に施すことによつてプリント配線板４への
電子部品チツプ５の実装をおこなうものである。
このようにしてプリント配線板４をチツプキヤリ
アとして電子部品チツプ５を保持させ、そしてこ
れをパツケージングすることによつて電子素子と
して仕上げるものである。ここで第１図に示すも
のはPGA（ピン グリツト アレー）型の電子素
子として形成されるようにしたものであり、この
ものではプリント配線板４に設けた各スルーホー
ル１５，１５…に端子ピン１８，１８…を下方乃
至上方に突出させるように取り付けるようにして
ある。このものにおいて、スルーホール１５は内
周面が絶縁被覆された状態にあるために、金属基
板１に対する絶縁を確保して端子ピン１８の取り
付けをおこなうことができるものである。また第
２図に示すものはLCC（リードレス チツプ キ
ヤリア）型の電子素子として形成されるようにし
たものである。 上記のように金属基板１をベースとしたプリン
ト配線板４に電子部品チツプ５を取り付けて電子
素子を形成するようにしたものにあつて、金属基
板１は熱の良導体であつて放熱性に優れ、電子部
品チツプ５からの発熱の放散を良好におこなうこ
とができるものであつて、電子部品チツプ５の高
密度化が可能になるものである。ちなみにプリン
ト配線板４の金属基板として42アロイ板（例１）
を、銅−インバー−銅合金板（例２）を、銅板
（例３）をそれぞれ用いた場合についての熱伝導
率を次表に示す。比較のために、アルミナ板（比
較例１）やガラスエポキシ板（比較例２）を基板
として用いたプリント配線板についてもその熱伝
導率を示す。次表に見られるように金属基板１で
ある例１〜３のものは比較例１、２のものよりも
熱伝導率が高く、放熱性に優れることが確認され
る。また次表に示されるように比較例２のガラス
エポキシ板を基板とするプリント配線板は吸水性
を有しており、吸湿してこの水分が電子部品チツ
プ５に作用するおそれがあるが、金属基板１であ
る例１〜３のものでは金属基板１自体の吸水が殆
どなく、しかも金属基板１で透湿を遮断できるた
めにこのような電子部品チツプ５への水分の作用
のおそれはない。さらに例１、２のような熱膨張
係数が半導体チツプなど電子部品チツプ５の熱膨
張係数に近いものを金属基板１として用いた場合
には、電子部品チツプ５とチツプキヤリアとなる
プリント配線板４との間の接続信頼性を向上させ
ることができることになる。
【表】 尚、第３図はチツプキヤリアとなるプリント配
線板４の他の実施例を示すもので、電子部品チツ
プ５を実装するための凹所１９を設けるようにし
たものである。このものでは凹所１９の形成によ
つてこの部分の絶縁層２が除去され、凹所１９の
底部において露出する金属基板１に接する状態で
電子部品チツプ５は実装されることになるため
に、電子部品チツプ５からの金属基板１への熱の
伝達が直接おこなわれ、放熱性を一層向上させる
ことができることになる。 ［発明の効果］ 上述のように本発明にあつては、金属基板の表
面を絶縁層で被覆すると共にこの絶縁層の表面に
回路導体を設けて金属ベースのプリント配線板を
形成し、このプリント配線板の表面に電子部品チ
ツプを実装してあるので、チツプキヤリアとして
用いられることになるプリント配線板は金属基板
をベースとして形成されて金属基板による熱伝導
性によつて放熱性が優れているものであつて、高
密度化された電子部品チツプの実装が可能になる
ものであり、またこのように放熱を得るための金
属基板はプリント配線板のベースを構成するもの
であつて、放熱のための特別な工夫をおこなうよ
うな必要がないものであり、しかも金属基板を貫
通するとともに金属基板とは絶縁処理したスルー
ホールに回路導体と接続して外部端子として利用
できるメツキ層を形成してあるから、金属基板を
備えて放熱効果が充分なプリント配線板でありな
がら、スルーホールに回路導体と接続して形成さ
れるメツキ層を外部端子に利用できるという利点
がある。つまり、スルーホールに端子ピンを電気
的に接続してプリント配線板の表面の回路導体の
外部端子とするPGA（ピン グリツド アレー）
に、そして、メツキ層を施したスルーホールを略
中央で切断して残つたスルーホールのメツキ層部
分を外部端子とするLCC（リードレス チツプ
キヤリア）になすことができるのである。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図
ａ，ｂ，ｃは同上の他の実施例の断面図と一部切
欠斜視図及び一部の縮小平面図、第３図はさらに
他の実施例の断面図、第４図ａ，ｂ，ｃ，ｄは同
上の製造の各工程を示す断面図である。 １は金属基板、２は絶縁層、３は回路導体、４
はプリント配線板、５は電子部品チツプ、１５は
スルーホール、１６はメツキ層である。

Claims (1)

    【特許請求の範囲】
  1. １ 金属基板の表面を絶縁層で被覆し、絶縁層の
    表面に回路導体を設け、金属基板を貫通するとと
    もに金属基板とは絶縁処理したスルーホールに回
    路導体と接続して外部端子として利用ができるメ
    ツキ層を形成してプリント配線板を形成し、この
    プリント配線板の表面に電子部品チツプを実装し
    て成ることを特徴とする電子素子用チツプキヤリ
    ア。
JP12851285A 1985-06-13 1985-06-13 電子素子用チツプキヤリア Granted JPS61287128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12851285A JPS61287128A (ja) 1985-06-13 1985-06-13 電子素子用チツプキヤリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12851285A JPS61287128A (ja) 1985-06-13 1985-06-13 電子素子用チツプキヤリア

Publications (2)

Publication Number Publication Date
JPS61287128A JPS61287128A (ja) 1986-12-17
JPH053744B2 true JPH053744B2 (ja) 1993-01-18

Family

ID=14986575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12851285A Granted JPS61287128A (ja) 1985-06-13 1985-06-13 電子素子用チツプキヤリア

Country Status (1)

Country Link
JP (1) JPS61287128A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2626785B2 (ja) * 1988-03-17 1997-07-02 イビデン株式会社 電子部品搭載用基板
KR100325242B1 (ko) * 1998-05-15 2002-04-17 이택렬 반도체소자 및 그 제작방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5656657A (en) * 1979-10-16 1981-05-18 Toshiba Corp Manufacture of hybrid integrated circuit
JPS5715447A (en) * 1980-06-30 1982-01-26 Sharp Corp Production of substrate for carrying components
JPS5745957A (en) * 1980-09-02 1982-03-16 Matsushita Electric Ind Co Ltd Circuit substrate and manufacture thereof
JPS57121260A (en) * 1981-01-21 1982-07-28 Hitachi Ltd Semiconductor device
JPS60101998A (ja) * 1983-11-07 1985-06-06 イビデン株式会社 プラグインパツケ−ジとその製造方法
JPS61177760A (ja) * 1985-02-04 1986-08-09 Hitachi Micro Comput Eng Ltd ピングリツドアレイ型半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5656657A (en) * 1979-10-16 1981-05-18 Toshiba Corp Manufacture of hybrid integrated circuit
JPS5715447A (en) * 1980-06-30 1982-01-26 Sharp Corp Production of substrate for carrying components
JPS5745957A (en) * 1980-09-02 1982-03-16 Matsushita Electric Ind Co Ltd Circuit substrate and manufacture thereof
JPS57121260A (en) * 1981-01-21 1982-07-28 Hitachi Ltd Semiconductor device
JPS60101998A (ja) * 1983-11-07 1985-06-06 イビデン株式会社 プラグインパツケ−ジとその製造方法
JPS61177760A (ja) * 1985-02-04 1986-08-09 Hitachi Micro Comput Eng Ltd ピングリツドアレイ型半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPS61287128A (ja) 1986-12-17

Similar Documents

Publication Publication Date Title
US4835598A (en) Wiring board
JPH0917919A (ja) 半導体装置
KR20010099684A (ko) 상호 연결된 접지면이 있는 테이프 볼 그리드 어레이
US7309838B2 (en) Multi-layered circuit board assembly with improved thermal dissipation
JPS61287194A (ja) 電子素子用チツプキヤリア
JPH053744B2 (ja)
JPS6239039A (ja) 電子素子用チツプキヤリア
JPS61287152A (ja) 電子素子用チツプキヤリアの製造方法
JPS6239032A (ja) 電子素子用チツプキヤリア
JPS61287131A (ja) 電子素子用チツプキヤリア
JPS62114247A (ja) 電子素子用チツプキヤリアの製造法
JPH06291246A (ja) マルチチップ半導体装置
JPS63136655A (ja) チツプキヤリア
JPS6252991A (ja) 電子素子用チツプキヤリア
JPS6215840A (ja) 電子素子用チツプキヤリア
JP2001267460A (ja) 半導体装置
JPS61287193A (ja) 電子素子用チツプキヤリア
JP3117688B2 (ja) 表面実装用の半導体パッケージ
JPS6215881A (ja) 電子素子用チツプキヤリア
JPS61287129A (ja) 電子素子用チツプキヤリア
JPS61287130A (ja) 電子素子用チツプキヤリア
JPS6239031A (ja) 電子素子用チツプキヤリア
JPH0358455A (ja) 半導体パッケージ
JPS62114251A (ja) 電子素子用チツプキヤリアの製造法
JPS6215882A (ja) 電子素子用チツプキヤリア