JPH07333854A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07333854A JPH07333854A JP12524894A JP12524894A JPH07333854A JP H07333854 A JPH07333854 A JP H07333854A JP 12524894 A JP12524894 A JP 12524894A JP 12524894 A JP12524894 A JP 12524894A JP H07333854 A JPH07333854 A JP H07333854A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- semiconductor device
- resin
- wiring
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造に関し、表面凹凸の激しい
保護膜を精度よく加工することを目的とする。 【構成】 半導体基板上に形成されている導体線路を覆
って設けられている保護膜にビアを形成するのに使用す
るレジストが、低粘度の樹脂と高粘度の樹脂との二層構
造をとって形成することを特徴として半導体装置を構成
する。
保護膜を精度よく加工することを目的とする。 【構成】 半導体基板上に形成されている導体線路を覆
って設けられている保護膜にビアを形成するのに使用す
るレジストが、低粘度の樹脂と高粘度の樹脂との二層構
造をとって形成することを特徴として半導体装置を構成
する。
Description
【０００１】
【産業上の利用分野】本発明は半導体デバイスを覆う保
護膜に収率よくビアを形成する半導体装置の製造方法に
関する。
護膜に収率よくビアを形成する半導体装置の製造方法に
関する。
【０００２】大量の情報を高速に処理する必要から情報
処理装置の主体を構成する半導体装置は集積化が進んで
ＬＳＩやＶＬＳＩなどの集積回路が実用化されており、
更にＵＬＳＩが開発されつゝある。
処理装置の主体を構成する半導体装置は集積化が進んで
ＬＳＩやＶＬＳＩなどの集積回路が実用化されており、
更にＵＬＳＩが開発されつゝある。
【０００３】こゝで、これら集積回路における集積度の
向上は単位素子の小形化により行なわれていることか
ら、電極や配線のパターン幅は縮小してきており、最小
線幅はサブミクロン（Sub-micron) に達しており、かゝ
る微細な配線が微小な間隔でパターン形成されている。
向上は単位素子の小形化により行なわれていることか
ら、電極や配線のパターン幅は縮小してきており、最小
線幅はサブミクロン（Sub-micron) に達しており、かゝ
る微細な配線が微小な間隔でパターン形成されている。
【０００４】
【従来の技術】半導体集積回路の集積度が向上するのに
従って配線は微細化すると共にアスペクト比は増加して
いる。
従って配線は微細化すると共にアスペクト比は増加して
いる。
【０００５】すなわち、トランジスタ素子を構成する電
極面積や配線などは小形化しているものゝ、駆動に必要
な電流は電極面積に比例して減少せず、一定の電流値が
必要なことから、配線のアスペクト比は大きくなり、従
って集積回路の製造に当たっては困難性が増加してい
る。
極面積や配線などは小形化しているものゝ、駆動に必要
な電流は電極面積に比例して減少せず、一定の電流値が
必要なことから、配線のアスペクト比は大きくなり、従
って集積回路の製造に当たっては困難性が増加してい
る。
【０００６】すなわち、集積度の増加と共に各トランジ
スタ素子相互間および入出力端子間を回路接続する配線
は立体交差が必要となるが、配線のアスペクト比が大き
くなるのに従ってこの上に形成される層間絶縁層の平坦
化が困難となり、従ってパターン精度が低下してくる。
スタ素子相互間および入出力端子間を回路接続する配線
は立体交差が必要となるが、配線のアスペクト比が大き
くなるのに従ってこの上に形成される層間絶縁層の平坦
化が困難となり、従ってパターン精度が低下してくる。
【０００７】図２は半導体基板１の上に微小なピッチで
配列しているアスペクト比の大きな配線２の断面構造を
示している。こゝで、配線２は電気的なマイグレーショ
ンを防ぐために約１％の銅（Cu）を添加したアルミニウ
ム（Al) からなり、スパッタなどの方法で半導体基板上
に膜形成した後、写真蝕刻技術( ホトリソグラフィ) を
用いてパターン形成が行なわれている。( 以上同図Ａ） 次に、図示してないが、半導体基板１の上に形成されて
いる半導体素子と配線２を保護するために気相成長法
（略称ＣＶＤ法）を用いて燐硅酸ガラス（略称ＰＳＧ）
よりなる保護膜３を0.5 〜１μm 程度の厚さに形成して
半導体集積回路を保護すると共に信頼性を向上してい
る。
配列しているアスペクト比の大きな配線２の断面構造を
示している。こゝで、配線２は電気的なマイグレーショ
ンを防ぐために約１％の銅（Cu）を添加したアルミニウ
ム（Al) からなり、スパッタなどの方法で半導体基板上
に膜形成した後、写真蝕刻技術( ホトリソグラフィ) を
用いてパターン形成が行なわれている。( 以上同図Ａ） 次に、図示してないが、半導体基板１の上に形成されて
いる半導体素子と配線２を保護するために気相成長法
（略称ＣＶＤ法）を用いて燐硅酸ガラス（略称ＰＳＧ）
よりなる保護膜３を0.5 〜１μm 程度の厚さに形成して
半導体集積回路を保護すると共に信頼性を向上してい
る。
【０００８】こゝで、従来の集積度の低い集積回路の場
合は配線２のアスペクト比が小さく、また、配線２のピ
ッチが大きいことから、比較的平坦性が保たれていた
が、このように配線２のアスペクト比が大で且つピッチ
が小さい場合は配線２の間にポケット（Pocket）４が生
じ易い。（以上同図Ｂ） 次に、この配線２を外部に取り出すために、配線２の上
にボンディングパッドを設けるが、そのためには保護膜
３の特定位置にビア（Via ）を形成する必要がある。
合は配線２のアスペクト比が小さく、また、配線２のピ
ッチが大きいことから、比較的平坦性が保たれていた
が、このように配線２のアスペクト比が大で且つピッチ
が小さい場合は配線２の間にポケット（Pocket）４が生
じ易い。（以上同図Ｂ） 次に、この配線２を外部に取り出すために、配線２の上
にボンディングパッドを設けるが、そのためには保護膜
３の特定位置にビア（Via ）を形成する必要がある。
【０００９】そこで、半導体基板１の上にスピンナを用
いてレジスト５を被覆して基板面の平坦化を行なう。こ
ゝで、このように基板面の凹凸が激しく、また、次のエ
ッチング工程で下地を十分に保護するためにはレジスト
５を厚く塗布する必要がある。（以上同図Ｃ） 次に、レジスト５の溶剤を乾燥させるために100 〜120
℃の加熱（ベーク）を行なうが、その際に空洞６や膨れ
７が生じ易い。（以上同図Ｄ）
いてレジスト５を被覆して基板面の平坦化を行なう。こ
ゝで、このように基板面の凹凸が激しく、また、次のエ
ッチング工程で下地を十分に保護するためにはレジスト
５を厚く塗布する必要がある。（以上同図Ｃ） 次に、レジスト５の溶剤を乾燥させるために100 〜120
℃の加熱（ベーク）を行なうが、その際に空洞６や膨れ
７が生じ易い。（以上同図Ｄ）
【００１０】
【発明が解決しようとする課題】半導体集積回路の集積
度が向上し、配線幅が縮小してアスペクト比が大とな
り、また、配線ピッチが狭くなるに従って基板上の凹凸
は激しくなっており、従って写真蝕刻技術を使用して精
度よいパターン形成を行なうためには粘度の高いレシス
トを被覆して基板面を保護すると共に平坦化する必要が
ある。
度が向上し、配線幅が縮小してアスペクト比が大とな
り、また、配線ピッチが狭くなるに従って基板上の凹凸
は激しくなっており、従って写真蝕刻技術を使用して精
度よいパターン形成を行なうためには粘度の高いレシス
トを被覆して基板面を保護すると共に平坦化する必要が
ある。
【００１１】然し、粘度の高いレジストを使用すると、
レジストに空洞や膨れが生じ易い、そこで、空洞や膨れ
を伴わないレジストの形成を行なうことが課題である。
レジストに空洞や膨れが生じ易い、そこで、空洞や膨れ
を伴わないレジストの形成を行なうことが課題である。
【００１２】
【課題を解決するための手段】上記の課題は半導体基板
上に形成されている導体線路を覆って設けられている保
護膜にビアを形成するのに使用するレジストが、低粘度
の樹脂と高粘度の樹脂との二層構造をとって形成するこ
とにより解決することができる。
上に形成されている導体線路を覆って設けられている保
護膜にビアを形成するのに使用するレジストが、低粘度
の樹脂と高粘度の樹脂との二層構造をとって形成するこ
とにより解決することができる。
【００１３】
【作用】ビア形成のためのレジストの乾燥工程において
レジストに空洞や膨れを生ずる理由は配線間のポケット
がレジストにより完全に埋もれておらず、空隙が存在
し、加熱により空気が膨張するためである。
レジストに空洞や膨れを生ずる理由は配線間のポケット
がレジストにより完全に埋もれておらず、空隙が存在
し、加熱により空気が膨張するためである。
【００１４】そこで、この空隙を無くするために本発明
においてはレジスト塗布工程をポケット埋め込み工程と
平坦化工程とに二分するものである。こゝで、半導体装
置の製造工程においてはビアを形成し、保護膜上にボン
ディングパッドをパターン形成しただけにしたい場合
と、信頼性確保の観点からポケットを総て絶縁樹脂で埋
めたい場合とがある。
においてはレジスト塗布工程をポケット埋め込み工程と
平坦化工程とに二分するものである。こゝで、半導体装
置の製造工程においてはビアを形成し、保護膜上にボン
ディングパッドをパターン形成しただけにしたい場合
と、信頼性確保の観点からポケットを総て絶縁樹脂で埋
めたい場合とがある。
【００１５】そこで、前者の場合は低粘度のレジストと
して水溶性樹脂かホトレジストを用いて容易に除去でき
るようにし、また、後者の場合はシリコン・オン・グラ
スかポリイミドのように絶縁性と耐熱性の優れた樹脂を
使用するものである。
して水溶性樹脂かホトレジストを用いて容易に除去でき
るようにし、また、後者の場合はシリコン・オン・グラ
スかポリイミドのように絶縁性と耐熱性の優れた樹脂を
使用するものである。
【００１６】なお、使用する樹脂は感光性を有するもの
を使用すると工程短縮の点から有利である。
を使用すると工程短縮の点から有利である。
【００１７】
実施例１：（ビア形成後に樹脂を除去する場合, 図１関
連） Siよりなる半導体基板１の上にアスペクト比の大きな配
線２が並列にパターン形成されており（以上図１Ａ）、
この上にＣＶＤ法により約１μm の厚さでＰＳＧよりな
る保護膜３が被覆されているが、配線２のアスペクト比
が大きく、また線間距離が狭いことからポケット４が存
在している。（以上同図Ｂ） 次に、従来はこの上に粘度が約100 cps のレジストをス
ピンコートしていたが、この代わりに水溶性樹脂( 品名
ＴＰＦ，東京応化）を水で希釈して粘度を20 cpsとして
低粘度の樹脂９を作り、これをスピンコートし、80℃で
乾燥した。（以上同図Ｃ） 次に、従来と同一組成で粘度が約100 cps のレジスト５
をスピンコートして平坦化し、100 ℃で加熱し乾燥した
が、空洞や膨れは発生しなかった。
連） Siよりなる半導体基板１の上にアスペクト比の大きな配
線２が並列にパターン形成されており（以上図１Ａ）、
この上にＣＶＤ法により約１μm の厚さでＰＳＧよりな
る保護膜３が被覆されているが、配線２のアスペクト比
が大きく、また線間距離が狭いことからポケット４が存
在している。（以上同図Ｂ） 次に、従来はこの上に粘度が約100 cps のレジストをス
ピンコートしていたが、この代わりに水溶性樹脂( 品名
ＴＰＦ，東京応化）を水で希釈して粘度を20 cpsとして
低粘度の樹脂９を作り、これをスピンコートし、80℃で
乾燥した。（以上同図Ｃ） 次に、従来と同一組成で粘度が約100 cps のレジスト５
をスピンコートして平坦化し、100 ℃で加熱し乾燥した
が、空洞や膨れは発生しなかった。
【００１８】次に、紫外線の選択露光を行なった後、現
像してビア形成位置のレジスト５を除去した後、反応性
イオンエッチング装置( 略称ＲＩＥ装置）にセットして
ドライエッチングを行い、水溶性樹脂層と保護膜３を開
口させた。
像してビア形成位置のレジスト５を除去した後、反応性
イオンエッチング装置( 略称ＲＩＥ装置）にセットして
ドライエッチングを行い、水溶性樹脂層と保護膜３を開
口させた。
【００１９】次に、溶剤を用いてレジスト５を、また、
水洗洗浄により水溶性樹脂層を除いた後、再び、レジス
トを被覆し、薄膜形成技術と写真蝕刻技術を用いてＰＳ
Ｇよりなる保護膜３の上にビアを伴うボンディングパッ
ドを形成した。
水洗洗浄により水溶性樹脂層を除いた後、再び、レジス
トを被覆し、薄膜形成技術と写真蝕刻技術を用いてＰＳ
Ｇよりなる保護膜３の上にビアを伴うボンディングパッ
ドを形成した。
【００２０】なお、ポケット４を埋める樹脂として水溶
性樹脂の代わりに低粘度のレジストを使用しても結果は
同様である。 実施例２：（ビア形成後に樹脂を残す場合, 図１関連） 実施例１において、低粘度樹脂の形成材料としてポリア
ミック酸を使用し、N-メチル-2ピロリドンを希釈剤とし
て20 cpsの粘度に調整してスピンコートを行い、乾燥し
て希釈剤を除去させた後、200 ℃に加熱してキュアを行
ってポリイミドとした。（以上同図Ｃ） 以下、実施例１と同様にしてこの上にレジスト５を被覆
して平坦化し、100 ℃で加熱し乾燥したが、空洞や膨れ
は発生しなかった。
性樹脂の代わりに低粘度のレジストを使用しても結果は
同様である。 実施例２：（ビア形成後に樹脂を残す場合, 図１関連） 実施例１において、低粘度樹脂の形成材料としてポリア
ミック酸を使用し、N-メチル-2ピロリドンを希釈剤とし
て20 cpsの粘度に調整してスピンコートを行い、乾燥し
て希釈剤を除去させた後、200 ℃に加熱してキュアを行
ってポリイミドとした。（以上同図Ｃ） 以下、実施例１と同様にしてこの上にレジスト５を被覆
して平坦化し、100 ℃で加熱し乾燥したが、空洞や膨れ
は発生しなかった。
【００２１】次に、実施例１と同様にしてドライエッチ
ングを行い、ボリイミド層と保護膜３を開口させた後、
レジスト５を除去し、このポリイミド層の上に薄膜形成
技術と写真蝕刻技術を用いてビアを伴うボンディングパ
ッドを形成した。
ングを行い、ボリイミド層と保護膜３を開口させた後、
レジスト５を除去し、このポリイミド層の上に薄膜形成
技術と写真蝕刻技術を用いてビアを伴うボンディングパ
ッドを形成した。
【００２２】なお、ポケット４を埋める樹脂としてポリ
イミドの代わりにスピン・オン・グラス（略称ＳＯＧ）
を使用しても結果は同様である。すなわち、シリコンア
ルコキシドのような硅素化合物にアルコールを希釈剤と
して粘度調整を行い、スピンコートした後、加熱し脱水
縮合させてガラスとしても結果は同様である。
イミドの代わりにスピン・オン・グラス（略称ＳＯＧ）
を使用しても結果は同様である。すなわち、シリコンア
ルコキシドのような硅素化合物にアルコールを希釈剤と
して粘度調整を行い、スピンコートした後、加熱し脱水
縮合させてガラスとしても結果は同様である。
【００２３】
【発明の効果】本発明の実施により凹凸の激しい基板に
対しても空洞や膨れを伴うことなく平坦性よくレジスト
を形成することができ、これにより製造歩留りの向上が
可能となる。
対しても空洞や膨れを伴うことなく平坦性よくレジスト
を形成することができ、これにより製造歩留りの向上が
可能となる。
【図１】 本発明に係るレジスト塗布工程を示す断面図
である。
である。
【図２】 従来のレジスト塗布工程を示す断面図であ
る。
る。
１ 半導体基板 ２ 配線 ３ 保護膜 ４ ポケット ５ レジスト ６ 空洞 ７ 膨れ ９ 低粘度の樹脂
Claims (2)
- 【請求項１】 半導体基板上に形成されている導体線路
を覆って設けられている保護膜にビアを形成するのに使
用するレジストが、低粘度の樹脂と高粘度の樹脂との二
層構造をとって形成されていることを特徴とする半導体
装置の製造方法。 - 【請求項２】 前記低粘度の樹脂が水溶性樹脂，ホトレ
ジスト，スピン・オン・グラス，ポリイミドの内の何れ
か一つであることを特徴とする請求項１記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12524894A JPH07333854A (ja) | 1994-06-07 | 1994-06-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12524894A JPH07333854A (ja) | 1994-06-07 | 1994-06-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07333854A true JPH07333854A (ja) | 1995-12-22 |
Family
ID=14905436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12524894A Withdrawn JPH07333854A (ja) | 1994-06-07 | 1994-06-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07333854A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306616A (ja) * | 1995-04-27 | 1996-11-22 | Nec Corp | 半導体装置の製造方法 |
| JP2003057828A (ja) * | 2000-07-12 | 2003-02-28 | Nissan Chem Ind Ltd | リソグラフィー用ギャップフィル材形成組成物 |
| US7067412B2 (en) | 2002-10-10 | 2006-06-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7235185B2 (en) * | 2005-07-29 | 2007-06-26 | Touch Micro-System Technology Inc. | Method of protecting wafer front pattern and method of performing double-sided process |
-
1994
- 1994-06-07 JP JP12524894A patent/JPH07333854A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306616A (ja) * | 1995-04-27 | 1996-11-22 | Nec Corp | 半導体装置の製造方法 |
| JP2003057828A (ja) * | 2000-07-12 | 2003-02-28 | Nissan Chem Ind Ltd | リソグラフィー用ギャップフィル材形成組成物 |
| JP4654544B2 (ja) * | 2000-07-12 | 2011-03-23 | 日産化学工業株式会社 | リソグラフィー用ギャップフィル材形成組成物 |
| US7067412B2 (en) | 2002-10-10 | 2006-06-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7235185B2 (en) * | 2005-07-29 | 2007-06-26 | Touch Micro-System Technology Inc. | Method of protecting wafer front pattern and method of performing double-sided process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256136B2 (en) | Self-patterning of photo-active dielectric materials for interconnect isolation | |
| EP0455031B1 (en) | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions | |
| US6730617B2 (en) | Method of fabricating one or more tiers of an integrated circuit | |
| JP2002083809A (ja) | 半導体装置及びその製造方法 | |
| US5804503A (en) | Method and structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric | |
| KR0185298B1 (ko) | 반도체 소자의 콘택홀 매립용 플러그 형성방법 | |
| JPH0831522B2 (ja) | 感光性ポリイミドポリマー組成物を用いる多層導体／絶縁体共平面薄膜の形成方法 | |
| US4328263A (en) | Method of manufacturing semiconductor devices using lift-off technique | |
| JPH07333854A (ja) | 半導体装置の製造方法 | |
| US6380076B2 (en) | Dielectric filling of electrical wiring planes | |
| US6054389A (en) | Method of forming metal conducting pillars | |
| US6803327B1 (en) | Cost effective polymide process to solve passivation extrusion or damage and SOG delminates | |
| JP2597396B2 (ja) | シリコーンゴム膜のパターン形成方法 | |
| US7166546B2 (en) | Planarization for integrated circuits | |
| JPS6360539B2 (ja) | ||
| US7494928B2 (en) | Method for patterning and etching a passivation layer | |
| CN102306632A (zh) | 一种适用于光刻工艺的平坦化方法 | |
| JPS5849026B2 (ja) | 多層配線の製法 | |
| TWI873866B (zh) | 在半導體裝置中形成ａｂｆ插塞元件的方法、半導體基板的被動裝置及半導體裝置 | |
| JP3226488B2 (ja) | 半導体装置の製造方法 | |
| JPS61287245A (ja) | 多層配線法 | |
| KR0179564B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPH02306630A (ja) | 半導体装置の製造方法 | |
| JPS615550A (ja) | 半導体装置およびその製造方法 | |
| JPS61154148A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |