JPH07326286A - 電界放出型マイクロカソードの製造方法 - Google Patents
電界放出型マイクロカソードの製造方法Info
- Publication number
- JPH07326286A JPH07326286A JP11658894A JP11658894A JPH07326286A JP H07326286 A JPH07326286 A JP H07326286A JP 11658894 A JP11658894 A JP 11658894A JP 11658894 A JP11658894 A JP 11658894A JP H07326286 A JPH07326286 A JP H07326286A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- microcathode
- buffer layer
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 33
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 33
- 238000001020 plasma etching Methods 0.000 abstract description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 4
- 239000011733 molybdenum Substances 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 2
- 230000035939 shock Effects 0.000 abstract 2
- 238000000313 electron-beam-induced deposition Methods 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 9
- 238000005566 electron beam evaporation Methods 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 7
- 239000003870 refractory metal Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 238000004380 ashing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-M Bromide Chemical compound [Br-] CPELXLSAUQHCOX-UHFFFAOYSA-M 0.000 description 1
- 208000016169 Fish-eye disease Diseases 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- -1 WSi x Chemical compound 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 均一な形状および高さのマイクロカソードを
形成することができるマイクロカソードの製造方法を提
供すること。 【構成】 基板３０の表面に、絶縁層３２、次いで導電
層３５を少なくとも成膜する工程と、導電層３５の上
に、緩衝層３７を形成する工程と、この緩衝層３７の上
にレジスト膜３８を形成する工程と、カソード孔４４が
形成される予定の所定パターンでレジスト膜３８をパタ
ーン加工する工程と、レジスト膜３８をマスクとしてパ
ターン加工を行い、緩衝層３７、導電層３５および絶縁
層３２にカソード孔４４を形成する工程と、緩衝層３７
を除去する工程と、絶縁層３２に形成されたカソード孔
４４内に、マイクロカソード５０を形成する工程とを有
するマイクロカソードの製法。
形成することができるマイクロカソードの製造方法を提
供すること。 【構成】 基板３０の表面に、絶縁層３２、次いで導電
層３５を少なくとも成膜する工程と、導電層３５の上
に、緩衝層３７を形成する工程と、この緩衝層３７の上
にレジスト膜３８を形成する工程と、カソード孔４４が
形成される予定の所定パターンでレジスト膜３８をパタ
ーン加工する工程と、レジスト膜３８をマスクとしてパ
ターン加工を行い、緩衝層３７、導電層３５および絶縁
層３２にカソード孔４４を形成する工程と、緩衝層３７
を除去する工程と、絶縁層３２に形成されたカソード孔
４４内に、マイクロカソード５０を形成する工程とを有
するマイクロカソードの製法。
Description
【０００１】
【産業上の利用分野】本発明は、たとえば平面表示装置
または撮像素子などとして用いることができる電界放出
型マイクロカソードの製造方法の改良に関する。
または撮像素子などとして用いることができる電界放出
型マイクロカソードの製造方法の改良に関する。
【０００２】
【従来の技術】平面ディスプレイは、小型コンピュータ
あるいはワードプロセッサの表示装置、あるいは壁掛け
テレビなどとして、ブラウン管に代わる技術として近年
注目を集めている。中でも、電界放出型ディスプレイ
（ＦＥＤ）は、高輝度かつ高速応答性を実現することが
できるため、現在主流の液晶ディスプレイよりも優れた
特性を有する。
あるいはワードプロセッサの表示装置、あるいは壁掛け
テレビなどとして、ブラウン管に代わる技術として近年
注目を集めている。中でも、電界放出型ディスプレイ
（ＦＥＤ）は、高輝度かつ高速応答性を実現することが
できるため、現在主流の液晶ディスプレイよりも優れた
特性を有する。
【０００３】ＦＥＤにおける製造プロセスのキーテクノ
ロジーは、電界放出型マイクロカソードの形成工程であ
る。電界放出型マイクロカソードは、円錐状の鋭角なカ
ソードであるが、図３に示すように、従来例に係る半導
体装置の製造プロセス技術を応用して作製される。
ロジーは、電界放出型マイクロカソードの形成工程であ
る。電界放出型マイクロカソードは、円錐状の鋭角なカ
ソードであるが、図３に示すように、従来例に係る半導
体装置の製造プロセス技術を応用して作製される。
【０００４】従来例に係る電界放出型マイクロカソード
の製造方法の概略を図３に基づき説明する。図３（Ａ）
に示すように、シリコン基板２の上に、タングステンシ
リサイド膜３、酸化シリコン膜４、ポリシリコン膜６お
よびタングステンシリサイド膜８を順次成膜する。その
上に、レジスト膜１０を形成し、フォトリソグラフィー
法により、カソード孔に対応するパターンでレジスト膜
１０をパターン加工し、開口部１２を形成する。
の製造方法の概略を図３に基づき説明する。図３（Ａ）
に示すように、シリコン基板２の上に、タングステンシ
リサイド膜３、酸化シリコン膜４、ポリシリコン膜６お
よびタングステンシリサイド膜８を順次成膜する。その
上に、レジスト膜１０を形成し、フォトリソグラフィー
法により、カソード孔に対応するパターンでレジスト膜
１０をパターン加工し、開口部１２を形成する。
【０００５】次に、同図（Ｂ）に示すように、開口部１
２が形成されたレジスト膜１０をマスクとして、まずタ
ングステンシリサイド膜８およびポリシリコン膜６をＲ
ＩＥなどでエッチング加工する。次に、同じレジスト膜
１０をマスクとして、同図（Ｃ）に示すように、酸化シ
リコン膜４をエッチング加工し、カソード孔１６を形成
する。
２が形成されたレジスト膜１０をマスクとして、まずタ
ングステンシリサイド膜８およびポリシリコン膜６をＲ
ＩＥなどでエッチング加工する。次に、同じレジスト膜
１０をマスクとして、同図（Ｃ）に示すように、酸化シ
リコン膜４をエッチング加工し、カソード孔１６を形成
する。
【０００６】次に、同図（Ｄ）に示すように、レジスト
膜１０を除去し、同図（Ｅ）に示すように、タングステ
ンシリサイド膜８の上に、剥離層であるアルミニウム層
１８を成膜する。その後、同図（Ｆ）に示すように、シ
リコン基板２の全表面に、モリブデン（Ｍｏ）層２２を
スパッタリング法または蒸着法により成膜する。その際
に、酸化シリコン膜４に形成されたカソード孔１６内の
タングステンシリサイド膜３上には、Ｍｏで構成される
先端鋭角円錐状のマイクロカソード２０が形成される。
膜１０を除去し、同図（Ｅ）に示すように、タングステ
ンシリサイド膜８の上に、剥離層であるアルミニウム層
１８を成膜する。その後、同図（Ｆ）に示すように、シ
リコン基板２の全表面に、モリブデン（Ｍｏ）層２２を
スパッタリング法または蒸着法により成膜する。その際
に、酸化シリコン膜４に形成されたカソード孔１６内の
タングステンシリサイド膜３上には、Ｍｏで構成される
先端鋭角円錐状のマイクロカソード２０が形成される。
【０００７】その後、同図（Ｇ）に示すように、剥離層
であるアルミニウム層１８をウェットエッチングにより
除去すれば、アルミニウム層１８の上に堆積したＭｏ層
２２も除去され、カソード孔１６内にマイクロカソード
２０が残る。その後、シリコン基板２の上に、蛍光体膜
が形成された透明基板または透明導電膜が形成された透
明基板などが真空状態で張り合わされ、ＦＥＤまたは撮
像素子が形成される。
であるアルミニウム層１８をウェットエッチングにより
除去すれば、アルミニウム層１８の上に堆積したＭｏ層
２２も除去され、カソード孔１６内にマイクロカソード
２０が残る。その後、シリコン基板２の上に、蛍光体膜
が形成された透明基板または透明導電膜が形成された透
明基板などが真空状態で張り合わされ、ＦＥＤまたは撮
像素子が形成される。
【０００８】タングステンシリサイド膜８などで構成さ
れるグリッド電極を走査することなどにより、マイクロ
カソード２０からは、張り合わされる透明基板側に向け
て、電子が放出され、ＦＥＤまたは撮像素子として機能
する。したがって、マイクロカソード２０の形状、特に
高さは、均一であることが必要であり、これらが不均一
に形成されると、画素欠陥となるおそれがある。
れるグリッド電極を走査することなどにより、マイクロ
カソード２０からは、張り合わされる透明基板側に向け
て、電子が放出され、ＦＥＤまたは撮像素子として機能
する。したがって、マイクロカソード２０の形状、特に
高さは、均一であることが必要であり、これらが不均一
に形成されると、画素欠陥となるおそれがある。
【０００９】
【発明が解決しようとする課題】ところが、従来例に係
るマイクロカソードの製造方法では、これらマイクロカ
ソードを均一な形状および高さで形成することが困難で
あった。その理由を次に説明する。
るマイクロカソードの製造方法では、これらマイクロカ
ソードを均一な形状および高さで形成することが困難で
あった。その理由を次に説明する。
【００１０】マイクロカソードの形状を大きく左右する
のは、Ｍｏ層２２をスパッタリング法などで形成する際
のカバレッジである。このカバレッジは、Ｍｏ層２２の
下地となるタングステンシリサイド膜８の形状変化に非
常に敏感である。タングステンシリサイド膜８の形状変
化は、図３（Ｂ），（Ｃ）に示す酸化シリコン膜４のエ
ッチング加工工程に基づくレジスト膜１０の開口部１２
のテーパ状削れなどが原因となっている。
のは、Ｍｏ層２２をスパッタリング法などで形成する際
のカバレッジである。このカバレッジは、Ｍｏ層２２の
下地となるタングステンシリサイド膜８の形状変化に非
常に敏感である。タングステンシリサイド膜８の形状変
化は、図３（Ｂ），（Ｃ）に示す酸化シリコン膜４のエ
ッチング加工工程に基づくレジスト膜１０の開口部１２
のテーパ状削れなどが原因となっている。
【００１１】すなわち、このエッチング加工により、レ
ジスト膜１０もエッチングされ、その開口部１２の形状
が変化し、タングステンシリサイド膜の開口部に肩落ち
部またはテーパ部が生じ、それが原因で、マイクロカソ
ードの高さまたは形状が変化すると言う課題を有してい
る。たとえば、タングステンシリサイド膜８の開口部が
テーパ状になると、図３（Ｆ）に示すように、Ｍｏ層２
２のカバレッジが変化し、Ｍｏ層２２の開口部が閉じる
までの時間が長くなり、開口部が閉じない部分に対応す
るカソード孔１６内に形成されるマイクロカソード２０
の高さが他の部分に比較して高くなる。
ジスト膜１０もエッチングされ、その開口部１２の形状
が変化し、タングステンシリサイド膜の開口部に肩落ち
部またはテーパ部が生じ、それが原因で、マイクロカソ
ードの高さまたは形状が変化すると言う課題を有してい
る。たとえば、タングステンシリサイド膜８の開口部が
テーパ状になると、図３（Ｆ）に示すように、Ｍｏ層２
２のカバレッジが変化し、Ｍｏ層２２の開口部が閉じる
までの時間が長くなり、開口部が閉じない部分に対応す
るカソード孔１６内に形成されるマイクロカソード２０
の高さが他の部分に比較して高くなる。
【００１２】本発明は、このような実状に鑑みてなさ
れ、均一な形状および高さのマイクロカソードを形成す
ることができるマイクロカソードの製造方法を提供する
ことを目的とする。
れ、均一な形状および高さのマイクロカソードを形成す
ることができるマイクロカソードの製造方法を提供する
ことを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るマイクロカソードの製造方法は、基板
の表面に、絶縁層、次いで導電層を少なくとも成膜する
工程と、上記導電層の上に、緩衝層を形成する工程と、
この緩衝層の上にレジスト膜を形成する工程と、カソー
ド孔が形成される予定の所定パターンで上記レジスト膜
をパターン加工する工程と、上記レジスト膜をマスクと
してパターン加工を行い、上記緩衝層、導電層および絶
縁層にカソード孔を形成する工程と、上記緩衝層を除去
する工程と、上記絶縁層に形成されたカソード孔内に、
マイクロカソードを形成する工程とを有する。
に、本発明に係るマイクロカソードの製造方法は、基板
の表面に、絶縁層、次いで導電層を少なくとも成膜する
工程と、上記導電層の上に、緩衝層を形成する工程と、
この緩衝層の上にレジスト膜を形成する工程と、カソー
ド孔が形成される予定の所定パターンで上記レジスト膜
をパターン加工する工程と、上記レジスト膜をマスクと
してパターン加工を行い、上記緩衝層、導電層および絶
縁層にカソード孔を形成する工程と、上記緩衝層を除去
する工程と、上記絶縁層に形成されたカソード孔内に、
マイクロカソードを形成する工程とを有する。
【００１４】上記導電層としては、特に限定されず、タ
ングステンシリサイド（ＷＳｉ）、ポリシリコン膜、あ
るいはＷＳｉx 、ＭｏＳｉx 、ＴａＳｉx などの高融点
金属シリサイド、あるいは高融点金属、あるいはこれら
の積層構造などを例示することができる。
ングステンシリサイド（ＷＳｉ）、ポリシリコン膜、あ
るいはＷＳｉx 、ＭｏＳｉx 、ＴａＳｉx などの高融点
金属シリサイド、あるいは高融点金属、あるいはこれら
の積層構造などを例示することができる。
【００１５】上記緩衝層の層厚が、５０〜３００ｎｍで
あることが好ましい。この緩衝層の層厚が余りに厚い
と、カソード孔を形成するためのアスペクト比が増大す
ることから好ましくない。上記緩衝層は、ポリシリコン
層、非晶質シリコン層およびアルミニウム層のうちのい
ずれかで構成することができる。このような材質の緩衝
層を用いる場合には、緩衝層の除去は、ＨＢｒまたはＨ
Ｉを含むガス系のエッチング処理により行われる。
あることが好ましい。この緩衝層の層厚が余りに厚い
と、カソード孔を形成するためのアスペクト比が増大す
ることから好ましくない。上記緩衝層は、ポリシリコン
層、非晶質シリコン層およびアルミニウム層のうちのい
ずれかで構成することができる。このような材質の緩衝
層を用いる場合には、緩衝層の除去は、ＨＢｒまたはＨ
Ｉを含むガス系のエッチング処理により行われる。
【００１６】また、この緩衝層は、酸化シリコン層、窒
化シリコン層および酸窒化シリコン層のうちのいずれか
で構成することもできる。このような材質の緩衝層を用
いる場合には、緩衝層の除去は、ＨＦなどを用いたウェ
ットエッチング処理により行われる。緩衝層が、このよ
うな絶縁層で構成される場合には、緩衝層をエッチング
により除去する際に、カソード孔の内壁に相当する上記
絶縁層を同時に後退させることもできる。
化シリコン層および酸窒化シリコン層のうちのいずれか
で構成することもできる。このような材質の緩衝層を用
いる場合には、緩衝層の除去は、ＨＦなどを用いたウェ
ットエッチング処理により行われる。緩衝層が、このよ
うな絶縁層で構成される場合には、緩衝層をエッチング
により除去する際に、カソード孔の内壁に相当する上記
絶縁層を同時に後退させることもできる。
【００１７】
【作用】緩衝層の上にレジスト膜を形成し、このレジス
ト膜をマスクとして、緩衝層の下部に位置する導電層お
よび絶縁層をエッチング加工する。その際に、レジスト
膜もエッチング加工され、その下部に位置する緩衝層の
開口部側壁も削られるが、その緩衝層は、緩衝層の下部
に位置する導電層の開口部側壁が削られることを保護す
る。その結果、導電層に形成される開口部の側壁形状が
均一になり、その後の工程で、マイクロカソードを均一
な形状および高さで形成することができる。
ト膜をマスクとして、緩衝層の下部に位置する導電層お
よび絶縁層をエッチング加工する。その際に、レジスト
膜もエッチング加工され、その下部に位置する緩衝層の
開口部側壁も削られるが、その緩衝層は、緩衝層の下部
に位置する導電層の開口部側壁が削られることを保護す
る。その結果、導電層に形成される開口部の側壁形状が
均一になり、その後の工程で、マイクロカソードを均一
な形状および高さで形成することができる。
【００１８】緩衝層をエッチングにより除去する際に、
カソード孔の内壁に相当する絶縁層を同時に後退させる
場合には、カソード材成膜時の短絡を防止することがで
きるので都合がよい。
カソード孔の内壁に相当する絶縁層を同時に後退させる
場合には、カソード材成膜時の短絡を防止することがで
きるので都合がよい。
【００１９】
【実施例】以下、本発明に係るマイクロカソードの製造
方法を、図面に示す実施例に基づき、詳細に説明する。
図１（Ａ）〜（Ｇ）は本発明の第１実施例に係るマイク
ロカソードの製造方法を示す要部断面図、図２（Ａ）〜
（Ｇ）は本発明の第２実施例に係るマイクロカソードの
製造方法を示す要部断面図である。
方法を、図面に示す実施例に基づき、詳細に説明する。
図１（Ａ）〜（Ｇ）は本発明の第１実施例に係るマイク
ロカソードの製造方法を示す要部断面図、図２（Ａ）〜
（Ｇ）は本発明の第２実施例に係るマイクロカソードの
製造方法を示す要部断面図である。
【００２０】第１実施例 本実施例に係るマイクロカソードの製造方法では、ま
ず、図１（Ａ）に示すように、半導体基板３０の上に、
下部導電層３１、絶縁層３２および上部導電層３５を順
次成膜する。半導体基板３０としては、たとえば単結晶
シリコン基板が用いられる。下部導電層３１としては、
たとえばタングステンシリサイド膜が用いられるが、こ
れに限らず、その他の高融点金属シリサイド、ポリシリ
コン膜、非晶質シリコン膜、あるいは半導体基板３０上
に形成した不純物拡散層であっても良い。タングステン
シリサイド膜で構成される下部電極３１は、たとえば以
下の条件でＣＶＤにより成膜される。ＣＶＤ原料ガスと
して、ＷＦ6 とＳｉＨ4 とＨｅとを用い、ＷＦ6 ／Ｓｉ
Ｈ4 ／Ｈｅの流量比が、３／３００／５００SCCM、雰囲
気圧力が７０Ｐａ、基板温度が３６０°Ｃの条件であ
る。
ず、図１（Ａ）に示すように、半導体基板３０の上に、
下部導電層３１、絶縁層３２および上部導電層３５を順
次成膜する。半導体基板３０としては、たとえば単結晶
シリコン基板が用いられる。下部導電層３１としては、
たとえばタングステンシリサイド膜が用いられるが、こ
れに限らず、その他の高融点金属シリサイド、ポリシリ
コン膜、非晶質シリコン膜、あるいは半導体基板３０上
に形成した不純物拡散層であっても良い。タングステン
シリサイド膜で構成される下部電極３１は、たとえば以
下の条件でＣＶＤにより成膜される。ＣＶＤ原料ガスと
して、ＷＦ6 とＳｉＨ4 とＨｅとを用い、ＷＦ6 ／Ｓｉ
Ｈ4 ／Ｈｅの流量比が、３／３００／５００SCCM、雰囲
気圧力が７０Ｐａ、基板温度が３６０°Ｃの条件であ
る。
【００２１】絶縁層３２としては、ＣＶＤあるいは熱酸
化法により成膜される酸化シリコンが用いられる。酸化
シリコン膜で構成される絶縁層３２は、たとえば以下の
条件でＣＶＤにより成膜される。ＣＶＤ原料ガスとし
て、ＴＥＯＳ（TetraethyloxysilaneまたはTetraethylo
rthosilicate,Ｓｉ（ＯＣ2 Ｈ5 ）4 ）とＯ2 とを用
い、ＴＥＯＳ／Ｏ2 の流量比が、５００／１０００SCC
M、雰囲気圧力が５Ｐａ、基板温度が４００°Ｃの条件
である。絶縁層３２の層厚は、たとえば１．０μm であ
る。
化法により成膜される酸化シリコンが用いられる。酸化
シリコン膜で構成される絶縁層３２は、たとえば以下の
条件でＣＶＤにより成膜される。ＣＶＤ原料ガスとし
て、ＴＥＯＳ（TetraethyloxysilaneまたはTetraethylo
rthosilicate,Ｓｉ（ＯＣ2 Ｈ5 ）4 ）とＯ2 とを用
い、ＴＥＯＳ／Ｏ2 の流量比が、５００／１０００SCC
M、雰囲気圧力が５Ｐａ、基板温度が４００°Ｃの条件
である。絶縁層３２の層厚は、たとえば１．０μm であ
る。
【００２２】上部導電層３５は、特に限定されないが、
本実施例では、ｎ+ の導電型のポリシリコン膜３４とタ
ングステンシリサイド膜３６との積層膜であるポリサイ
ド膜が用いられる。この上部導電層３５は、たとえばマ
イクロカソードのグリッドとして機能する。
本実施例では、ｎ+ の導電型のポリシリコン膜３４とタ
ングステンシリサイド膜３６との積層膜であるポリサイ
ド膜が用いられる。この上部導電層３５は、たとえばマ
イクロカソードのグリッドとして機能する。
【００２３】ポリシリコン膜３４の膜厚は、たとえば５
０ｎｍである。タングステンシリサイド膜３６の膜厚
は、たとえば１５０ｎｍである。ポリシリコン膜３４お
よびタングステンシリサイド膜３６は、たとえばＣＶＤ
により成膜される。ポリシリコン膜３４は、たとえば以
下の条件で成膜される。ＣＶＤ原料ガスとして、ＳｉＨ
4 とＰＨ3 とを用い、ＳｉＨ4 ／ＰＨ3 の流量比が、５
００／０．３SCCM、雰囲気圧力が１００Ｐａ、基板温度
が５００°Ｃの条件である。タングステンシリサイド膜
３６は、たとえば以下の条件で成膜される。ＣＶＤ原料
ガスとして、ＷＦ 6 とＳｉＨ4 とＨｅとを用い、ＷＦ6
／ＳｉＨ4 ／Ｈｅの流量比が、３／３００／５００SCC
M、雰囲気圧力が７０Ｐａ、基板温度が３６０°Ｃの条
件である。
０ｎｍである。タングステンシリサイド膜３６の膜厚
は、たとえば１５０ｎｍである。ポリシリコン膜３４お
よびタングステンシリサイド膜３６は、たとえばＣＶＤ
により成膜される。ポリシリコン膜３４は、たとえば以
下の条件で成膜される。ＣＶＤ原料ガスとして、ＳｉＨ
4 とＰＨ3 とを用い、ＳｉＨ4 ／ＰＨ3 の流量比が、５
００／０．３SCCM、雰囲気圧力が１００Ｐａ、基板温度
が５００°Ｃの条件である。タングステンシリサイド膜
３６は、たとえば以下の条件で成膜される。ＣＶＤ原料
ガスとして、ＷＦ 6 とＳｉＨ4 とＨｅとを用い、ＷＦ6
／ＳｉＨ4 ／Ｈｅの流量比が、３／３００／５００SCC
M、雰囲気圧力が７０Ｐａ、基板温度が３６０°Ｃの条
件である。
【００２４】本実施例では、この上部導電層３５の上
に、緩衝層３７を成膜する。この緩衝層３７は、従来例
に係る製造プロセスにはない層であり、本実施例では、
ポリシリコン膜で構成される。ポリシリコン膜で構成さ
れる緩衝層３７は、たとえば以下の条件でＣＶＤにより
成膜される。ＣＶＤ原料ガスとして、ＳｉＨ4 とＰＨ3
とを用い、ＳｉＨ4 ／ＰＨ3 の流量比が、５００／０．
３SCCM、雰囲気圧力が１００Ｐａ、基板温度が５００°
Ｃの条件である。
に、緩衝層３７を成膜する。この緩衝層３７は、従来例
に係る製造プロセスにはない層であり、本実施例では、
ポリシリコン膜で構成される。ポリシリコン膜で構成さ
れる緩衝層３７は、たとえば以下の条件でＣＶＤにより
成膜される。ＣＶＤ原料ガスとして、ＳｉＨ4 とＰＨ3
とを用い、ＳｉＨ4 ／ＰＨ3 の流量比が、５００／０．
３SCCM、雰囲気圧力が１００Ｐａ、基板温度が５００°
Ｃの条件である。
【００２５】次に、この緩衝層３７の上にレジスト膜３
８を成膜し、このレジスト膜３８に、フォトリソグラフ
ィー法により、カソード孔に対応する所定のパターン
で、開口部４０を形成する。この開口部４０の内径は、
カソード孔の内径に相当し、たとえば０．８μm 程度で
ある。
８を成膜し、このレジスト膜３８に、フォトリソグラフ
ィー法により、カソード孔に対応する所定のパターン
で、開口部４０を形成する。この開口部４０の内径は、
カソード孔の内径に相当し、たとえば０．８μm 程度で
ある。
【００２６】次に、このレジスト膜３８が形成された半
導体基板３０を、プラズマエッチング装置内に設置し、
レジスト膜３８をマスクとして、エッチング加工を行
う。プラズマエッチング装置としては、特に限定されな
いが、たとえばマイクロ波電子サイクロトロン共鳴プラ
ズマ（ＥＣＲ）エッチング装置、誘導コイル型プラズマ
（ＩＣＰ）エッチング装置、ヘリコン波利用プラズマエ
ッチング装置、トランス結合プラズマ（ＴＣＰ）エッチ
ング装置などを例示することができる。
導体基板３０を、プラズマエッチング装置内に設置し、
レジスト膜３８をマスクとして、エッチング加工を行
う。プラズマエッチング装置としては、特に限定されな
いが、たとえばマイクロ波電子サイクロトロン共鳴プラ
ズマ（ＥＣＲ）エッチング装置、誘導コイル型プラズマ
（ＩＣＰ）エッチング装置、ヘリコン波利用プラズマエ
ッチング装置、トランス結合プラズマ（ＴＣＰ）エッチ
ング装置などを例示することができる。
【００２７】まず、たとえばＥＣＲエッチング装置を用
い、下記の条件で、緩衝層３７、タングステンシリサイ
ド膜３６およびポリシリコン膜３４を連続エッチングす
る。エッチングガスとしては、Ｃｌ2 とＯ2 との混合ガ
スを用い、Ｃｌ2 ／Ｏ2 の流量比を７０／１０SCCMとす
る。雰囲気圧力は、０．４Ｐａである。また、マイクロ
波パワーは、８５０Ｗであり、高周波（ＲＦ）パワーは
４０Ｗであり、基板温度は、１０°Ｃである。
い、下記の条件で、緩衝層３７、タングステンシリサイ
ド膜３６およびポリシリコン膜３４を連続エッチングす
る。エッチングガスとしては、Ｃｌ2 とＯ2 との混合ガ
スを用い、Ｃｌ2 ／Ｏ2 の流量比を７０／１０SCCMとす
る。雰囲気圧力は、０．４Ｐａである。また、マイクロ
波パワーは、８５０Ｗであり、高周波（ＲＦ）パワーは
４０Ｗであり、基板温度は、１０°Ｃである。
【００２８】続いて、図１（Ｂ）に示すように、たとえ
ば以下に示す条件で絶縁層３２をエッチング加工する。
エッチングガスとしては、ＣＨＦ3 とＣＨ2 Ｆ2 との混
合ガスを用い、ＣＨＦ 3 ／ＣＨ2 Ｆ2 の流量比を５０／
１０SCCMとする。雰囲気圧力は、０．３Ｐａである。ま
た、マイクロ波パワーは、８５０Ｗであり、高周波（Ｒ
Ｆ）パワーは３００Ｗ（８００ｋＨｚ）であり、基板温
度は、−５０°Ｃである。
ば以下に示す条件で絶縁層３２をエッチング加工する。
エッチングガスとしては、ＣＨＦ3 とＣＨ2 Ｆ2 との混
合ガスを用い、ＣＨＦ 3 ／ＣＨ2 Ｆ2 の流量比を５０／
１０SCCMとする。雰囲気圧力は、０．３Ｐａである。ま
た、マイクロ波パワーは、８５０Ｗであり、高周波（Ｒ
Ｆ）パワーは３００Ｗ（８００ｋＨｚ）であり、基板温
度は、−５０°Ｃである。
【００２９】この多層膜の連続エッチングにおいて、高
エネルギー条件の過剰なるオーバーエッチングにより、
レジスト膜３８が後退し、その開口部４０の側壁も削ら
れ、その下層に位置する緩衝層３７も一部エッチングさ
れて、テーパ形状が形成される。これは、上部導電層３
５および絶縁層３２を同一のレジスト膜３８でエッチン
グ加工するために、レジスト膜３８がプラズマエッチン
グに曝される時間が、従来のコンタクトホール形成用エ
ッチング技術に比較して長くなったためと考えられる。
しかしながら、本実施例では、緩衝層３７があるため、
上部導電層３５の開口部側壁までもオーバエッチングさ
れることはない。
エネルギー条件の過剰なるオーバーエッチングにより、
レジスト膜３８が後退し、その開口部４０の側壁も削ら
れ、その下層に位置する緩衝層３７も一部エッチングさ
れて、テーパ形状が形成される。これは、上部導電層３
５および絶縁層３２を同一のレジスト膜３８でエッチン
グ加工するために、レジスト膜３８がプラズマエッチン
グに曝される時間が、従来のコンタクトホール形成用エ
ッチング技術に比較して長くなったためと考えられる。
しかしながら、本実施例では、緩衝層３７があるため、
上部導電層３５の開口部側壁までもオーバエッチングさ
れることはない。
【００３０】次に、図１（Ｃ）に示すように、レジスト
膜３８をレジストアッシングにより除去し、続いて、図
１（Ｄ）に示すように、緩衝層３７を除去する。レジス
トアッシングは、５００SCCMのＯ2 を用い、雰囲気圧力
３．０Ｐａ、基板温度２００°Ｃ、高周波（ＲＦ）パワ
ー３００Ｗの条件で行う。ポリシリコン膜で構成される
緩衝層３７の除去は、１２０SCCMのＨＢｒを用い、雰囲
気圧力０．４Ｐａ、基板温度−１０°Ｃ、高周波（Ｒ
Ｆ）パワー３００Ｗの条件で行う。この条件では、ポリ
シリコン膜である緩衝層３７のみが選択的にエッチング
除去され、その下の上部導電層３５のタングステンシリ
サイド膜３６は除去されない。なぜなら、タングステン
シリサイドＷＳｉは、Ｗの臭化物の蒸気圧が低いため削
れない。したがって、この時点で、テーパもしくは肩落
ちのない上部導電層３５が得られる。結果として、良好
な垂直異方性のエッチングが可能となる。
膜３８をレジストアッシングにより除去し、続いて、図
１（Ｄ）に示すように、緩衝層３７を除去する。レジス
トアッシングは、５００SCCMのＯ2 を用い、雰囲気圧力
３．０Ｐａ、基板温度２００°Ｃ、高周波（ＲＦ）パワ
ー３００Ｗの条件で行う。ポリシリコン膜で構成される
緩衝層３７の除去は、１２０SCCMのＨＢｒを用い、雰囲
気圧力０．４Ｐａ、基板温度−１０°Ｃ、高周波（Ｒ
Ｆ）パワー３００Ｗの条件で行う。この条件では、ポリ
シリコン膜である緩衝層３７のみが選択的にエッチング
除去され、その下の上部導電層３５のタングステンシリ
サイド膜３６は除去されない。なぜなら、タングステン
シリサイドＷＳｉは、Ｗの臭化物の蒸気圧が低いため削
れない。したがって、この時点で、テーパもしくは肩落
ちのない上部導電層３５が得られる。結果として、良好
な垂直異方性のエッチングが可能となる。
【００３１】次に、図１（Ｅ）に示すように、電子ビー
ム蒸着法などを用いて、タングステンシリサイド膜３６
の上に、剥離層４６を形成する。剥離層４６は、たとえ
ばアルミニウム金属層などで構成される。その剥離層４
６の層厚は、特に限定されないが、たとえば５０ｎｍ程
度である。電子ビーム蒸着時の基板角度は、約２０度程
度が好ましい。雰囲気圧力は、たとえば１．０Ｐａであ
る。
ム蒸着法などを用いて、タングステンシリサイド膜３６
の上に、剥離層４６を形成する。剥離層４６は、たとえ
ばアルミニウム金属層などで構成される。その剥離層４
６の層厚は、特に限定されないが、たとえば５０ｎｍ程
度である。電子ビーム蒸着時の基板角度は、約２０度程
度が好ましい。雰囲気圧力は、たとえば１．０Ｐａであ
る。
【００３２】次に、図１（Ｆ）に示すように、たとえば
電子ビーム蒸着法を用いて、剥離層４６の上にカソード
形成層４８を堆積させる。カソード形成層４８として
は、好適にはモリブデン（Ｍｏ）を用いるが、その他の
高融点金属、あるいはその他の金属、化合物などを使用
することもできる。電子ビーム蒸着時の基板の角度は、
約９０度が好ましい。カソード形成層４８を約１．０μ
m の層厚で形成することで、カソード孔４４の底部に位
置する基板３０の表面には、鋭角円錐状のカソード５０
が均一な形状および高さで形成される。各カソード５０
の形状、特に高さは、カソード形成層４８の各開口部４
８ａが閉じるまでの時間などに依存する。本実施例で
は、タングステンシリサイド膜３６の開口部４０の側壁
に、テーパや肩落ちがないことから、その各開口部４８
ａが閉じるまでの時間も一定であり、各カソード５０の
形状、特に高さを均一にすることができる。
電子ビーム蒸着法を用いて、剥離層４６の上にカソード
形成層４８を堆積させる。カソード形成層４８として
は、好適にはモリブデン（Ｍｏ）を用いるが、その他の
高融点金属、あるいはその他の金属、化合物などを使用
することもできる。電子ビーム蒸着時の基板の角度は、
約９０度が好ましい。カソード形成層４８を約１．０μ
m の層厚で形成することで、カソード孔４４の底部に位
置する基板３０の表面には、鋭角円錐状のカソード５０
が均一な形状および高さで形成される。各カソード５０
の形状、特に高さは、カソード形成層４８の各開口部４
８ａが閉じるまでの時間などに依存する。本実施例で
は、タングステンシリサイド膜３６の開口部４０の側壁
に、テーパや肩落ちがないことから、その各開口部４８
ａが閉じるまでの時間も一定であり、各カソード５０の
形状、特に高さを均一にすることができる。
【００３３】次に、図１（Ｇ）に示すように、水：フッ
酸が約５：１の割合のフッ酸でウエットエッチング（約
３０秒）を行い、アルミニウムなどで構成される剥離層
４６をエッチング除去し、その上に位置するカソード形
成層４８をリフトオフ除去する。カソード孔４４内に
は、均一形状および高さのマイクロカソード２０が残
る。
酸が約５：１の割合のフッ酸でウエットエッチング（約
３０秒）を行い、アルミニウムなどで構成される剥離層
４６をエッチング除去し、その上に位置するカソード形
成層４８をリフトオフ除去する。カソード孔４４内に
は、均一形状および高さのマイクロカソード２０が残
る。
【００３４】その後は、基板３０の上に、蛍光体膜が形
成された透明基板または透明導電膜が形成された透明基
板などを真空状態で張り合せて、ＦＥＤまたは撮像素子
が形成される。第２実施例 本実施例では、緩衝膜として酸化シリコン膜を用いる。
成された透明基板または透明導電膜が形成された透明基
板などを真空状態で張り合せて、ＦＥＤまたは撮像素子
が形成される。第２実施例 本実施例では、緩衝膜として酸化シリコン膜を用いる。
【００３５】以下、詳細に説明する。まず、図２（Ａ）
に示すように、半導体基板３０の上に、下部導電層３
１、絶縁層３２および上部導電層３５を順次成膜する。
半導体基板３０としては、たとえば単結晶シリコン基板
が用いられる。下部導電層３１としては、たとえばタン
グステンシリサイド膜が用いられるが、これに限らず、
その他の高融点金属シリサイド、ポリシリコン膜、非晶
質シリコン膜、あるいは半導体基板３０上に形成した不
純物拡散層であっても良い。タングステンシリサイド膜
で構成される下部電極３１は、たとえば以下の条件でＣ
ＶＤにより成膜される。ＣＶＤ原料ガスとして、ＷＦ6
とＳｉＨ4 とＨｅとを用い、ＷＦ6 ／ＳｉＨ4 ／Ｈｅの
流量比が、３／３００／５００SCCM、雰囲気圧力が７０
Ｐａ、基板温度が３６０°Ｃの条件である。
に示すように、半導体基板３０の上に、下部導電層３
１、絶縁層３２および上部導電層３５を順次成膜する。
半導体基板３０としては、たとえば単結晶シリコン基板
が用いられる。下部導電層３１としては、たとえばタン
グステンシリサイド膜が用いられるが、これに限らず、
その他の高融点金属シリサイド、ポリシリコン膜、非晶
質シリコン膜、あるいは半導体基板３０上に形成した不
純物拡散層であっても良い。タングステンシリサイド膜
で構成される下部電極３１は、たとえば以下の条件でＣ
ＶＤにより成膜される。ＣＶＤ原料ガスとして、ＷＦ6
とＳｉＨ4 とＨｅとを用い、ＷＦ6 ／ＳｉＨ4 ／Ｈｅの
流量比が、３／３００／５００SCCM、雰囲気圧力が７０
Ｐａ、基板温度が３６０°Ｃの条件である。
【００３６】絶縁層３２としては、ＣＶＤあるいは熱酸
化法により成膜される酸化シリコンが用いられる。酸化
シリコン膜で構成される絶縁層３２は、たとえば以下の
条件でＣＶＤにより成膜される。ＣＶＤ原料ガスとし
て、ＴＥＯＳとＯ2 とを用い、ＴＥＯＳ／Ｏ2 の流量比
が、５００／１０００SCCM、雰囲気圧力が５Ｐａ、基板
温度が４００°Ｃの条件である。絶縁層３２の層厚は、
たとえば１．０μm である。
化法により成膜される酸化シリコンが用いられる。酸化
シリコン膜で構成される絶縁層３２は、たとえば以下の
条件でＣＶＤにより成膜される。ＣＶＤ原料ガスとし
て、ＴＥＯＳとＯ2 とを用い、ＴＥＯＳ／Ｏ2 の流量比
が、５００／１０００SCCM、雰囲気圧力が５Ｐａ、基板
温度が４００°Ｃの条件である。絶縁層３２の層厚は、
たとえば１．０μm である。
【００３７】上部導電層３５は、特に限定されないが、
本実施例では、ｎ+ の導電型のポリシリコン膜３４とタ
ングステンシリサイド膜３６との積層膜であるポリサイ
ド膜が用いられる。この上部導電層３５は、たとえばマ
イクロカソードのグリッドとして機能する。
本実施例では、ｎ+ の導電型のポリシリコン膜３４とタ
ングステンシリサイド膜３６との積層膜であるポリサイ
ド膜が用いられる。この上部導電層３５は、たとえばマ
イクロカソードのグリッドとして機能する。
【００３８】ポリシリコン膜３４の膜厚は、たとえば５
０ｎｍである。タングステンシリサイド膜３６の膜厚
は、たとえば１５０ｎｍである。ポリシリコン膜３４お
よびタングステンシリサイド膜３６は、たとえばＣＶＤ
により成膜される。ポリシリコン膜３４は、たとえば以
下の条件で成膜される。ＣＶＤ原料ガスとして、ＳｉＨ
4 とＰＨ3 とを用い、ＳｉＨ4 ／ＰＨ3 の流量比が、５
００／０．３SCCM、雰囲気圧力が１００Ｐａ、基板温度
が５００°Ｃの条件である。タングステンシリサイド膜
３６は、たとえば以下の条件で成膜される。ＣＶＤ原料
ガスとして、ＷＦ 6 とＳｉＨ4 とＨｅとを用い、ＷＦ6
／ＳｉＨ4 ／Ｈｅの流量比が、３／３００／５００SCC
M、雰囲気圧力が７０Ｐａ、基板温度が３６０°Ｃの条
件である。
０ｎｍである。タングステンシリサイド膜３６の膜厚
は、たとえば１５０ｎｍである。ポリシリコン膜３４お
よびタングステンシリサイド膜３６は、たとえばＣＶＤ
により成膜される。ポリシリコン膜３４は、たとえば以
下の条件で成膜される。ＣＶＤ原料ガスとして、ＳｉＨ
4 とＰＨ3 とを用い、ＳｉＨ4 ／ＰＨ3 の流量比が、５
００／０．３SCCM、雰囲気圧力が１００Ｐａ、基板温度
が５００°Ｃの条件である。タングステンシリサイド膜
３６は、たとえば以下の条件で成膜される。ＣＶＤ原料
ガスとして、ＷＦ 6 とＳｉＨ4 とＨｅとを用い、ＷＦ6
／ＳｉＨ4 ／Ｈｅの流量比が、３／３００／５００SCC
M、雰囲気圧力が７０Ｐａ、基板温度が３６０°Ｃの条
件である。
【００３９】本実施例では、この上部導電層３５の上
に、緩衝層３７ａを成膜する。この緩衝層３７ａは、従
来例に係る製造プロセスにはない層であり、本実施例で
は、酸化シリコン膜（ＳｉＯ2 ）で構成される。酸化シ
リコン膜で構成される緩衝層３７ａは、たとえば以下の
条件でＣＶＤにより成膜される。ＣＶＤ原料ガスとし
て、ＴＥＯＳとＯ2 とを用い、ＴＥＯＳ／Ｏ2 の流量比
が、５００／１０００SCCM、雰囲気圧力が５Ｐａ、基板
温度が４００°Ｃの条件である。
に、緩衝層３７ａを成膜する。この緩衝層３７ａは、従
来例に係る製造プロセスにはない層であり、本実施例で
は、酸化シリコン膜（ＳｉＯ2 ）で構成される。酸化シ
リコン膜で構成される緩衝層３７ａは、たとえば以下の
条件でＣＶＤにより成膜される。ＣＶＤ原料ガスとし
て、ＴＥＯＳとＯ2 とを用い、ＴＥＯＳ／Ｏ2 の流量比
が、５００／１０００SCCM、雰囲気圧力が５Ｐａ、基板
温度が４００°Ｃの条件である。
【００４０】次に、この緩衝層３７ａの上にレジスト膜
３８を成膜し、このレジスト膜３８に、フォトリソグラ
フィー法により、カソード孔に対応する所定のパターン
で、開口部４０を形成する。この開口部４０の内径は、
カソード孔の内径に相当し、たとえば０．８μm 程度で
ある。
３８を成膜し、このレジスト膜３８に、フォトリソグラ
フィー法により、カソード孔に対応する所定のパターン
で、開口部４０を形成する。この開口部４０の内径は、
カソード孔の内径に相当し、たとえば０．８μm 程度で
ある。
【００４１】次に、このレジスト膜３８が形成された半
導体基板３０を、プラズマエッチング装置内に設置し、
レジスト膜３８をマスクとして、エッチング加工を行
う。プラズマエッチング装置としては、特に限定されな
いが、たとえばマイクロ波電子サイクロトロン共鳴プラ
ズマ（ＥＣＲ）エッチング装置、誘導コイル型プラズマ
（ＩＣＰ）エッチング装置、ヘリコン波利用プラズマエ
ッチング装置、トランス結合プラズマ（ＴＣＰ）エッチ
ング装置などを例示することができる。
導体基板３０を、プラズマエッチング装置内に設置し、
レジスト膜３８をマスクとして、エッチング加工を行
う。プラズマエッチング装置としては、特に限定されな
いが、たとえばマイクロ波電子サイクロトロン共鳴プラ
ズマ（ＥＣＲ）エッチング装置、誘導コイル型プラズマ
（ＩＣＰ）エッチング装置、ヘリコン波利用プラズマエ
ッチング装置、トランス結合プラズマ（ＴＣＰ）エッチ
ング装置などを例示することができる。
【００４２】まず、たとえばＥＣＲエッチング装置を用
い、下記の条件で、酸化シリコンで構成される緩衝層３
７ａをエッチング加工する。エッチングガスとしては、
ＣＨＦ3 とＣＨ2 Ｆ2 との混合ガスを用い、ＣＨＦ 3 ／
ＣＨ2 Ｆ2 の流量比を５０／１０SCCMとする。雰囲気圧
力は、０．３Ｐａである。また、マイクロ波パワーは、
８５０Ｗであり、高周波（ＲＦ）パワーは２００Ｗであ
り、基板温度は、−５０°Ｃである。
い、下記の条件で、酸化シリコンで構成される緩衝層３
７ａをエッチング加工する。エッチングガスとしては、
ＣＨＦ3 とＣＨ2 Ｆ2 との混合ガスを用い、ＣＨＦ 3 ／
ＣＨ2 Ｆ2 の流量比を５０／１０SCCMとする。雰囲気圧
力は、０．３Ｐａである。また、マイクロ波パワーは、
８５０Ｗであり、高周波（ＲＦ）パワーは２００Ｗであ
り、基板温度は、−５０°Ｃである。
【００４３】続いて、タングステンシリサイド膜３６お
よびポリシリコン膜３４を連続エッチングする。エッチ
ングガスとしては、Ｃｌ2 とＯ2 との混合ガスを用い、
Ｃｌ 2 ／Ｏ2 の流量比を７０／１０SCCMとする。雰囲気
圧力は、０．４Ｐａである。また、マイクロ波パワー
は、８５０Ｗであり、高周波（ＲＦ）パワーは４０Ｗで
あり、基板温度は、１０°Ｃである。
よびポリシリコン膜３４を連続エッチングする。エッチ
ングガスとしては、Ｃｌ2 とＯ2 との混合ガスを用い、
Ｃｌ 2 ／Ｏ2 の流量比を７０／１０SCCMとする。雰囲気
圧力は、０．４Ｐａである。また、マイクロ波パワー
は、８５０Ｗであり、高周波（ＲＦ）パワーは４０Ｗで
あり、基板温度は、１０°Ｃである。
【００４４】続いて、図２（Ｂ）に示すように、たとえ
ば以下に示す条件で絶縁層３２をエッチング加工する。
エッチングガスとしては、ＣＨＦ3 とＣＨ2 Ｆ2 との混
合ガスを用い、ＣＨＦ 3 ／ＣＨ2 Ｆ2 の流量比を５０／
１０SCCMとする。雰囲気圧力は、０．３Ｐａである。ま
た、マイクロ波パワーは、８５０Ｗであり、高周波（Ｒ
Ｆ）パワーは３００Ｗ（８００ｋＨｚ）であり、基板温
度は、−５０°Ｃである。
ば以下に示す条件で絶縁層３２をエッチング加工する。
エッチングガスとしては、ＣＨＦ3 とＣＨ2 Ｆ2 との混
合ガスを用い、ＣＨＦ 3 ／ＣＨ2 Ｆ2 の流量比を５０／
１０SCCMとする。雰囲気圧力は、０．３Ｐａである。ま
た、マイクロ波パワーは、８５０Ｗであり、高周波（Ｒ
Ｆ）パワーは３００Ｗ（８００ｋＨｚ）であり、基板温
度は、−５０°Ｃである。
【００４５】この多層膜の連続エッチングにおいて、高
エネルギー条件の過剰なるオーバーエッチングにより、
レジスト膜３８が後退し、その開口部４０の側壁も削ら
れ、その下層に位置する緩衝層３７ａも一部エッチング
されて、テーパ形状が形成される。これは、上部導電層
３５および絶縁層３２を同一のレジスト膜３８でエッチ
ング加工するために、レジスト膜３８がプラズマエッチ
ングに曝される時間が、従来のコンタクトホール形成用
エッチング技術に比較して長くなったためと考えられ
る。しかしながら、本実施例では、緩衝層３７ａがある
ため、上部導電層３５の開口部側壁までもオーバエッチ
ングされることはない。
エネルギー条件の過剰なるオーバーエッチングにより、
レジスト膜３８が後退し、その開口部４０の側壁も削ら
れ、その下層に位置する緩衝層３７ａも一部エッチング
されて、テーパ形状が形成される。これは、上部導電層
３５および絶縁層３２を同一のレジスト膜３８でエッチ
ング加工するために、レジスト膜３８がプラズマエッチ
ングに曝される時間が、従来のコンタクトホール形成用
エッチング技術に比較して長くなったためと考えられ
る。しかしながら、本実施例では、緩衝層３７ａがある
ため、上部導電層３５の開口部側壁までもオーバエッチ
ングされることはない。
【００４６】次に、図２（Ｃ）に示すように、レジスト
膜３８をレジストアッシングにより除去し、続いて、図
２（Ｄ）に示すように、緩衝層３７ａを除去する。レジ
ストアッシングは、５００SCCMのＯ2 を用い、雰囲気圧
力３．０Ｐａ、基板温度２００°Ｃ、高周波（ＲＦ）パ
ワー３００Ｗの条件で行う。酸化シリコン膜で構成され
る緩衝層３７ａの除去は、水：フッ酸が約５：１の割合
のフッ酸によるウエットエッチングで行う。このウエッ
トエッチングおよび水洗により、酸化シリコン膜で構成
される緩衝層３７ａが除去される。同時に、酸化シリコ
ンなどで構成される絶縁層３２のカソード孔４４の側壁
にもサイドエッチングが作用し、図２（Ｄ）に示すよう
に、孔４４の内径が大きくなるが、これは後工程でのカ
バレッジには影響がない。むしろ、上部電極と下部電極
との短絡防止に寄与する。
膜３８をレジストアッシングにより除去し、続いて、図
２（Ｄ）に示すように、緩衝層３７ａを除去する。レジ
ストアッシングは、５００SCCMのＯ2 を用い、雰囲気圧
力３．０Ｐａ、基板温度２００°Ｃ、高周波（ＲＦ）パ
ワー３００Ｗの条件で行う。酸化シリコン膜で構成され
る緩衝層３７ａの除去は、水：フッ酸が約５：１の割合
のフッ酸によるウエットエッチングで行う。このウエッ
トエッチングおよび水洗により、酸化シリコン膜で構成
される緩衝層３７ａが除去される。同時に、酸化シリコ
ンなどで構成される絶縁層３２のカソード孔４４の側壁
にもサイドエッチングが作用し、図２（Ｄ）に示すよう
に、孔４４の内径が大きくなるが、これは後工程でのカ
バレッジには影響がない。むしろ、上部電極と下部電極
との短絡防止に寄与する。
【００４７】その結果、この時点で、テーパもしくは肩
落ちのない上部導電層３５が得られる。結果として、良
好な垂直異方性のエッチングが可能となる。次に、図２
（Ｅ）に示すように、電子ビーム蒸着法などを用いて、
タングステンシリサイド膜３６の上に、剥離層４６を形
成する。剥離層４６は、たとえばアルミニウム金属層な
どで構成される。その剥離層４６の層厚は、特に限定さ
れないが、たとえば５０ｎｍ程度である。電子ビーム蒸
着時の基板角度は、約２０度程度が好ましい。雰囲気圧
力は、たとえば１．０Ｐａである。
落ちのない上部導電層３５が得られる。結果として、良
好な垂直異方性のエッチングが可能となる。次に、図２
（Ｅ）に示すように、電子ビーム蒸着法などを用いて、
タングステンシリサイド膜３６の上に、剥離層４６を形
成する。剥離層４６は、たとえばアルミニウム金属層な
どで構成される。その剥離層４６の層厚は、特に限定さ
れないが、たとえば５０ｎｍ程度である。電子ビーム蒸
着時の基板角度は、約２０度程度が好ましい。雰囲気圧
力は、たとえば１．０Ｐａである。
【００４８】次に、図２（Ｆ）に示すように、たとえば
電子ビーム蒸着法を用いて、剥離層４６の上にカソード
形成層４８を堆積させる。カソード形成層４８として
は、好適にはモリブデン（Ｍｏ）を用いるが、その他の
高融点金属、あるいはその他の金属、化合物などを使用
することもできる。電子ビーム蒸着時の基板の角度は、
約９０度が好ましい。カソード形成層４８を約１．０μ
m の層厚で形成することで、カソード孔４４の底部に位
置する基板３０の表面には、鋭角円錐状のカソード５０
が均一な形状および高さで形成される。各カソード５０
の形状、特に高さは、カソード形成層４８の各開口部４
８ａが閉じるまでの時間などに依存する。本実施例で
は、タングステンシリサイド膜３６の開口部４０の側壁
に、テーパや肩落ちがないことから、その各開口部４８
ａが閉じるまでの時間も一定であり、各カソード５０の
形状、特に高さを均一にすることができる。
電子ビーム蒸着法を用いて、剥離層４６の上にカソード
形成層４８を堆積させる。カソード形成層４８として
は、好適にはモリブデン（Ｍｏ）を用いるが、その他の
高融点金属、あるいはその他の金属、化合物などを使用
することもできる。電子ビーム蒸着時の基板の角度は、
約９０度が好ましい。カソード形成層４８を約１．０μ
m の層厚で形成することで、カソード孔４４の底部に位
置する基板３０の表面には、鋭角円錐状のカソード５０
が均一な形状および高さで形成される。各カソード５０
の形状、特に高さは、カソード形成層４８の各開口部４
８ａが閉じるまでの時間などに依存する。本実施例で
は、タングステンシリサイド膜３６の開口部４０の側壁
に、テーパや肩落ちがないことから、その各開口部４８
ａが閉じるまでの時間も一定であり、各カソード５０の
形状、特に高さを均一にすることができる。
【００４９】次に、図２（Ｇ）に示すように、水：フッ
酸が約５：１の割合のフッ酸でウエットエッチング（約
３０秒）を行い、アルミニウムなどで構成される剥離層
４６をエッチング除去し、その上に位置するカソード形
成層４８をリフトオフ除去する。カソード孔４４内に
は、均一形状および高さのマイクロカソード２０が残
る。
酸が約５：１の割合のフッ酸でウエットエッチング（約
３０秒）を行い、アルミニウムなどで構成される剥離層
４６をエッチング除去し、その上に位置するカソード形
成層４８をリフトオフ除去する。カソード孔４４内に
は、均一形状および高さのマイクロカソード２０が残
る。
【００５０】その後は、基板３０の上に、蛍光体膜が形
成された透明基板または透明導電膜が形成された透明基
板などを真空状態で張り合せて、ＦＥＤまたは撮像素子
が形成される。なお、本発明は、上述した実施例に限定
されるものではなく、本発明の範囲内で種々に改変する
ことができる。
成された透明基板または透明導電膜が形成された透明基
板などを真空状態で張り合せて、ＦＥＤまたは撮像素子
が形成される。なお、本発明は、上述した実施例に限定
されるものではなく、本発明の範囲内で種々に改変する
ことができる。
【００５１】
【発明の効果】以上説明してきたように、本発明によれ
ば、タングステンシリサイド膜などで構成される導電層
の形状異常に起因する不良を発生することなく、均一な
形状および高さのマイクロカソードを安定して形成する
ことができる。このマイクロカソードを用いたデバイス
は、フラットディスプレイなどに使用するＦＥＤ、ある
いは撮像素子などとして好適に利用される。
ば、タングステンシリサイド膜などで構成される導電層
の形状異常に起因する不良を発生することなく、均一な
形状および高さのマイクロカソードを安定して形成する
ことができる。このマイクロカソードを用いたデバイス
は、フラットディスプレイなどに使用するＦＥＤ、ある
いは撮像素子などとして好適に利用される。
【図１】図１（Ａ）〜（Ｇ）は本発明の第１実施例に係
るマイクロカソードの製造方法を示す要部断面図であ
る。
るマイクロカソードの製造方法を示す要部断面図であ
る。
【図２】図２（Ａ）〜（Ｇ）は本発明の第２実施例に係
るマイクロカソードの製造方法を示す要部断面図であ
る。
るマイクロカソードの製造方法を示す要部断面図であ
る。
【図３】図３（Ａ）〜（Ｇ）は従来例に係るマイクロカ
ソードの製造方法を示す要部断面図である。
ソードの製造方法を示す要部断面図である。
３０… 半導体基板 ３２… 絶縁層 ３４… ポリシリコン膜 ３５… 導電層 ３６… タングステンシリサイド膜 ３７，３７ａ… 緩衝層 ３８… レジスト膜 ４０… 開口部 ４４… カソード孔 ４６… 剥離層 ４８… カソード形成層 ５０… マイクロカソード
Claims (5)
- 【請求項１】 基板の表面に、絶縁層、次いで導電層を
少なくとも成膜する工程と、 上記導電層の上に、緩衝層を形成する工程と、 この緩衝層の上にレジスト膜を形成する工程と、 カソード孔が形成される予定の所定パターンで上記レジ
スト膜をパターン加工する工程と、 上記レジスト膜をマスクとしてパターン加工を行い、上
記緩衝層、導電層および絶縁層にカソード孔を形成する
工程と、 上記緩衝層を除去する工程と、 上記絶縁層に形成されたカソード孔内に、マイクロカソ
ードを形成する工程とを有する電界放出型マイクロカソ
ードの製造方法。 - 【請求項２】 上記緩衝層の層厚が、５０〜３００ｎｍ
である請求項１に記載の電界放出型マイクロカソードの
製造方法。 - 【請求項３】 上記緩衝層が、ポリシリコン層、非晶質
シリコン層およびアルミニウム層のうちのいずれかであ
る請求項１または２に記載のマイクロカソードの製造方
法。 - 【請求項４】 上記緩衝層が、酸化シリコン層、窒化シ
リコン層および酸窒化シリコン層のうちのいずれかであ
る請求項１または２に記載のマイクロカソードの製造方
法。 - 【請求項５】 上記緩衝層をエッチングにより除去する
際に、カソード孔の内壁に相当する上記絶縁層を同時に
後退させる請求項４に記載のマイクロカソードの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11658894A JPH07326286A (ja) | 1994-05-30 | 1994-05-30 | 電界放出型マイクロカソードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11658894A JPH07326286A (ja) | 1994-05-30 | 1994-05-30 | 電界放出型マイクロカソードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07326286A true JPH07326286A (ja) | 1995-12-12 |
Family
ID=14690860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11658894A Pending JPH07326286A (ja) | 1994-05-30 | 1994-05-30 | 電界放出型マイクロカソードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07326286A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077042A (ja) * | 2009-09-30 | 2011-04-14 | Qinghua Univ | 電界放出陰極素子及び電界放出表示装置 |
-
1994
- 1994-05-30 JP JP11658894A patent/JPH07326286A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077042A (ja) * | 2009-09-30 | 2011-04-14 | Qinghua Univ | 電界放出陰極素子及び電界放出表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151061A (en) | Method to form self-aligned tips for flat panel displays | |
| JP2001527288A (ja) | 改良式の酸化層エッチング方法 | |
| US6020111A (en) | Method of manufacturing semiconductor device with patterned lamination of Si film and metal film | |
| JP2793171B2 (ja) | フィールドエミッタアレイ（ｆｅａ）の製造方法 | |
| US6495955B1 (en) | Structure and method for improved field emitter arrays | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| US5496200A (en) | Sealed vacuum electronic devices | |
| US6291359B1 (en) | Methods of forming openings and methods of controlling the degree of taper of openings | |
| US5225376A (en) | Polysilicon taper process using spin-on glass | |
| US6689282B2 (en) | Method for forming uniform sharp tips for use in a field emission array | |
| JPH10261713A (ja) | 半導体装置の製造方法 | |
| US6333593B1 (en) | Field emission arrays and method of fabricating emitter tips and corresponding resistors thereof with a single mask | |
| JPH07326286A (ja) | 電界放出型マイクロカソードの製造方法 | |
| US6074264A (en) | Manufacture of field emission element with short circuit preventing function | |
| US6875626B2 (en) | Field emission arrays and method of fabricating same to optimize the size of grid openings and to minimize the occurrence of electrical shorts | |
| US6824698B2 (en) | Uniform emitter array for display devices, etch mask for the same, and methods for making the same | |
| JPH07335119A (ja) | 電界放出型マイクロカソードの製造方法 | |
| JPH06111713A (ja) | 電子放出素子 | |
| US5893787A (en) | Application of fast etching glass for FED manufacturing | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| KR20000061225A (ko) | 반도체소자의 트렌치 형성방법 | |
| JPH08306327A (ja) | 平面表示装置 | |
| JPH07335120A (ja) | 電界放出型マイクロカソードの製造方法 | |
| JPH08162008A (ja) | 電界放出型マイクロカソードの製造方法 | |
| US5864200A (en) | Method for formation of a self-aligned emission grid for field emission devices and device using same |