JPH07283542A

JPH07283542A - 積層セラミック部品

Info

Publication number: JPH07283542A
Application number: JP6077400A
Authority: JP
Inventors: Akiyoshi Moriyasu; 明義守安; Yasuyuki Morishima; 靖之森島
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1994-04-15
Filing date: 1994-04-15
Publication date: 1995-10-27

Abstract

(57)【要約】【目的】誘電率が高いセラミックシートを用いて誘電
体基板を形成した場合にも、発生する浮遊容量の値が低
い積層セラミック部品を提供する。【構成】回路素子を内蔵した誘電体基板２を備え、上
面３ａに外部配線４を形成してなる積層セラミック部品
１において、浮遊容量低減手段として絶縁体から構成さ
れる絶縁体層３を用い、絶縁体層３を外部配線４と誘電
体基板２の間に配置したことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、通信機やコンピュータ
等の電子機器に用いられる積層セラミック部品に関す
る。

【０００２】

【従来の技術】従来の積層セラミック部品の構成を図４
（ａ）を用いて説明する。図４（ａ）において、３１は
積層セラミック部品であり、誘電体基板３２を備えるも
のである。ここで、誘電体基板３２は、例えばチタン酸
バリウムから構成される複数枚のセラミックシート（図
示せず）の表面に、例えば銀−パラジウムから構成され
る電極を印刷し、これらを積層することにより、コンデ
ンサから構成される回路素子（図示せず）を内蔵してな
る。また、誘電体基板３２の上面３２ａには、例えば銀
−パラジウムから構成される外部配線３３が印刷され、
外部配線３３は誘電体基板３２の内部に形成された回路
素子に接続される。

【０００３】

【発明が解決しようとする課題】ところが、従来の積層
セラミック部品３１においては、誘電率が高いセラミッ
クシートを積層して誘電体基板３２を形成すると、外部
配線３３間、すなわち誘電体基板３２の外部配線３３の
下方にあたる部分に浮遊容量Ｃ６が発生してしまう。浮
遊容量Ｃ６は、誘電体基板３２を形成するセラミックシ
ートの誘電率に比例して高くなる。したがって、誘電体
基板３２の内部のコンデンサの容量を大きくするため
に、誘電率が高いセラミックシートを用いると、発生す
る浮遊容量も高い値となってしまい、積層セラミック部
品３１の特性に大きな影響を及ぼすこととなった。そこ
で、本発明においては、誘電率が高いセラミックシート
を用いて誘電体基板を形成した場合にも、発生する浮遊
容量が微小である積層セラミック部品を提供することを
目的とする。

【０００４】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明においては、回路素子を内蔵した誘電体基
板を備え、上面に外部配線を形成してなる積層セラミッ
ク部品において、前記誘電体基板に浮遊容量低減手段を
設けたことを特徴とする。また、前記浮遊容量低減手段
として、絶縁体から構成される絶縁体層を用い、該絶縁
体層を前記外部配線と前記誘電体基板の間に配置したこ
とを特徴とする。さらに、前記絶縁体層と前記誘電体基
板の間にグランド電極層を配置したことを特徴とする。
加えて、前記誘電体基板の中間部にグランド電極層を配
置したことを特徴とする。

【０００５】

【作用】本発明の積層セラミック部品によれば、外部配
線の下方に、絶縁体層およびグランド電極層を配置する
ことにより、外部配線間に発生する浮遊容量は微小とな
る。

【０００６】

【実施例】本発明の実施例にかかる積層セラミック部品
の構成を図１乃至図３を用いて説明する。

【０００７】第一の実施例を図１（ａ），（ｂ）を用い
て説明する。図１（ａ）において、１は積層セラミック
部品であり、例えば底面の短辺が１．０mm，長辺が１
０．０mm，高さが１．０５mmの寸法を有し、誘電体基板
２の上面に絶縁体層３を配置してなるものである。そし
て、誘電体基板２は、例えばチタン酸バリウムから構成
される複数枚のセラミックシート（図示せず）の表面
に、例えば銀−パラジウムから構成される電極（図示せ
ず）を印刷し、これらを積層することにより、コンデン
サから構成される回路素子（図示せず）を内蔵してな
り、１．０mmの高さ寸法を有するものである。また、絶
縁体層３は絶縁体、例えばアルミナ−シリカ酸化バリウ
ムから構成されるセラミックシートを単一、もしくは複
数枚積層したものからなり、０．０５mmの高さ寸法を有
するものである。さらに、絶縁体層３は、誘電体基板２
と比較して微小な誘電率を有するものであり、その値
は、例えば１０εr未満である。そして、絶縁体層３の
上面３ａには、例えば銀−パラジウムから構成され、幅
が０．２mm，奥行きが１０．０mmの寸法を有する外部配
線４が印刷され、外部配線４は誘電体基板２に内蔵され
た回路素子に接続される。

【０００８】このような構成を備える積層セラミック部
品１においては、外部配線４間に浮遊容量Ｃ１が発生す
る。ところが、積層セラミック部品１を上記の寸法に設
定した場合、図１（ｂ）に示すように、浮遊容量Ｃ１の
値は、誘電体基板２を構成するセラミックシートの誘電
率が比較的低い領域にあるときは、セラミックシートの
誘電率の増加に伴い上昇するが、セラミックシートの誘
電率が比較的高い領域にあるときは、発生する浮遊容量
は抑えられ、図４（ｂ）に示す浮遊容量Ｃ６と比較して
微小な値となる。したがって、積層セラミック部品１に
おいては、内蔵するコンデンサの容量を大きくするため
に、誘電率が高いセラミックシートを用いて誘電体基板
２を形成した場合にも、発生する浮遊容量Ｃ１は、浮遊
容量Ｃ６と比較して極めて低い。すなわち、積層セラミ
ック部品１の特性が浮遊容量Ｃ１の影響を受けることは
少ない。

【０００９】なお、本実施例においては、誘電体基板２
がコンデンサから構成される回路素子を内蔵する場合に
ついて説明したが、誘電体基板２がコンデンサ以外の回
路素子を内蔵する場合にも、同様の効果が得られるもの
である。また、本実施例においては、セラミックシート
を積層して絶縁体層３を形成する場合について説明した
が、セラミックシート以外に例えば低誘電率ガラスペー
ストを印刷したものや樹脂等を用いて絶縁体層３を形成
しても、同様の効果が得られるものである。

【００１０】次に、第二の実施例を図２（ａ），（ｂ）
を用いて説明する。なお、各部の成分および寸法は第一
の実施例と同一とし、その説明は省略する。図２（ａ）
において、１１は積層セラミック部品であり、誘電体基
板１２と絶縁体層１３の間にグランド電極層１４を配置
してなるものである。ここで、誘電体基板１２は、複数
枚のセラミックシート（図示せず）の表面に電極を印刷
し、これらを積層することにより、コンデンサから構成
される回路素子（図示せず）を内蔵してなる。また、絶
縁体層１３は絶縁体、例えば誘電体基板１２と比較して
微小な誘電率を有するセラミックシートを単一、もしく
は複数枚積層したものからなり、その誘電率の値は、例
えば１０εr未満である。さらに、グランド電極層１４
は、誘電体基板１２の最上層を構成するセラミックシー
トの表面の全面に電極が印刷され、グランドに接続され
てなるものである。そして、絶縁体層１３の上面の１３
ａには、外部配線１５が印刷され、外部配線１５は誘電
体基板１２に内蔵された回路素子に接続される。

【００１１】このような構成を備える積層セラミック部
品１１においては、絶縁体層１３の外部配線１５間に浮
遊容量Ｃ２が発生する。また、外部配線１５とグランド
電極層１４の間に浮遊容量Ｃ３が発生する。ところが、
積層セラミック部品１１を第一の実施例と同一の寸法に
設定した場合、図２（ｂ）に示すように浮遊容量Ｃ２，
Ｃ３の値は、誘電体基板１２を構成するセラミックシー
トの誘電率の値に関わらず一定で、図４（ｂ）に示す浮
遊容量Ｃ６と比較して微小であり、浮遊容量Ｃ２は図１
（ｂ）に示す浮遊容量Ｃ１に比較してさらに微小であ
る。したがって、積層セラミック部品１１においては、
内蔵するコンデンサの容量を大きくするために、誘電率
が高いセラミックシートを用いて誘電体基板１２を形成
した場合にも、発生する浮遊容量Ｃ２，Ｃ３は極めて低
く、ほぼ一定の値となる。すなわち、積層セラミック部
品１１の特性が浮遊容量Ｃ２，Ｃ３の影響を受けること
は少ない。

【００１２】なお、本実施例においては、誘電体基板１
２がコンデンサから構成される回路素子を内蔵する場合
について説明したが、誘電体基板１２がコンデンサ以外
の回路素子を内蔵する場合にも、同様の効果が得られる
ものである。また、本実施例においては、セラミックシ
ートを積層して絶縁体層１３を形成する場合について説
明したが、セラミックシート以外に例えば低誘電率ガラ
スペーストを印刷したものや樹脂等を用いて絶縁体層１
３を形成しても、同様の効果が得られるものである。ま
た、本実施例においては、誘電体基板１２を構成するセ
ラミックシートの表面の全面に電極を印刷してグランド
電極層１４を形成する場合について説明したが、誘電体
基板１２を構成するセラミックシートの表面の一部に電
極を印刷してグランド電極層１４を形成しても、同様の
効果が得られるものである。さらに、本実施例において
は、誘電体基板１２を構成する一枚のセラミックシート
に電極を印刷してグランド電極層１４を形成する場合に
ついて説明したが、誘電体基板１２を構成する複数枚の
セラミックシートに電極を印刷し、これらを積層してグ
ランド電極層１４を形成しても、同様の効果が得られる
ものである。次に、第三の実施例を図３（ａ），（ｂ）
を用いて説明する。なお、各部の成分および寸法は第一
の実施例と同一とし、その説明は省略する。図３（ａ）
において、２１は積層セラミック部品であり、誘電体基
板２２の上面に、絶縁体層２３を配置してなるものであ
る。ここで、誘電体基板２２は、複数枚のセラミックシ
ート（図示せず）の表面に電極を印刷し、これらを積層
することにより、コンデンサから構成される回路素子
（図示せず）を内蔵してなるものである。また、誘電体
基板２２の上面から比較的近い位置、例えば０．１mmの
厚みを置いた中間部には、一枚のセラミックシートの表
面に電極を印刷してなるグランド電極層２４が配置され
る。一方、絶縁体層２３は絶縁体、例えば誘電体基板２
２と比較して微小な誘電率を有するセラミックシートを
単一、もしくは複数枚積層したものからなり、その誘電
率の値は、例えば１０εr未満である。また、絶縁体層
２３の上面２３ａには、外部配線２５が印刷され、外部
配線２５は誘電体基板２２に内蔵された回路素子に接続
される。

【００１３】このような構成を備える積層セラミック部
品２１においては、絶縁体層２３の外部配線２５間に浮
遊容量Ｃ４が発生する。また、外部配線２５とグランド
電極層２４の間に浮遊容量Ｃ５が発生する。ところが、
積層セラミック部品２１を第一の実施例と同一の寸法に
設定した場合、図３（ｂ）に示すように浮遊容量Ｃ４の
値は、誘電体基板２２を形成するセラミックシートの誘
電率が高くなるのに伴って低くなり、図２（ｂ）に示す
浮遊容量Ｃ２の値に近似する。また、浮遊容量Ｃ５の値
は、誘電体基板２２を形成するセラミックシートの誘電
率が比較的低い領域にあるときは、セラミックシートの
誘電率の増加に伴い上昇するが、セラミックシートの誘
電率が比較的高い領域にあるときは、発生する浮遊容量
の値の増加は抑えられ、図２（ｂ）に示す浮遊容量Ｃ３
の値に近似する。したがって、積層セラミック部品２１
においては、内蔵するコンデンサの容量を大きくするた
めに、誘電率が高いセラミックシートを用いて誘電体基
板２２を形成した場合にも、発生する浮遊容量Ｃ４，Ｃ
５は、図４（ｂ）に示す浮遊容量Ｃ６と比較して極めて
低い値となる。すなわち、積層セラミック部品２１の特
性が浮遊容量Ｃ４，Ｃ５の影響を受けることは少ない。
このように、積層セラミック部品２１においては、誘電
体基板２２と絶縁体層２３の間に、グランド電極層２４
を配置しなくとも、第二の実施例の積層セラミック部品
１１と同程度に浮遊容量の発生を抑えることができる。
しかも、誘電体基板２２の内部のコンデンサを構成する
電極をグランドに接続し、グランド電極層を形成すれ
ば、さらに構成が簡略化されるうえに、第二の実施例の
積層セラミック部品１１と同様の効果が得られるもので
ある。

【００１４】なお、本実施例においては、誘電体基板２
２がコンデンサから構成される回路素子を内蔵する場合
について説明したが、誘電体層２２がコンデンサ以外の
回路素子を内蔵する場合にも、同様の効果が得られるも
のである。また、本実施例においては、セラミックシー
トを積層して絶縁体層２３を形成する場合について説明
したが、セラミックシート以外に例えば低誘電率ガラス
ペーストを印刷したものや樹脂等を用いて絶縁体層２３
を形成しても、同様の効果が得られるものである。さら
に、本実施例においては、誘電体基板２２を構成するセ
ラミックシートの表面の全面に電極を印刷してグランド
電極層２４を形成する場合について説明したが、誘電体
基板２２を構成するセラミックシートの表面の一部に電
極を印刷してグランド電極層２４を形成しても、同様の
効果が得られるものである。加えて、本実施例において
は、誘電体基板２２を構成する一枚のセラミックシート
に電極を印刷してグランド電極層２４を形成する場合に
ついて説明したが、誘電体基板２２を構成する複数枚の
セラミックシートに電極を印刷し、これらを積層してグ
ランド電極層２４を形成しても、同様の効果が得られる
ものである。

【００１５】

【発明の効果】本発明にかかる積層セラミック部品によ
れば、外部配線間、および外部配線とグランド電極層の
間に発生する浮遊容量は微小である。しかも、内蔵する
コンデンサの容量を大きくするために、誘電率が高いセ
ラミックシートを用いて誘電体基板を形成しても、発生
する浮遊容量が著しく増大することはない。したがっ
て、積層セラミック部品の特性が浮遊容量の影響を受け
て劣化することは少ない。

【図面の簡単な説明】

【図１】本発明の第一の実施例にかかる積層セラミック
部品に関し、（ａ）は側面断面図であり、（ｂ）は誘電
体基板を構成するセラミックシートの誘電率と浮遊容量
の関係を示すグラフである。

【図２】本発明の第二の実施例にかかる積層セラミック
部品に関し、（ａ）は側面断面図であり、（ｂ）は誘電
体基板を構成するセラミックシートの誘電率と浮遊容量
の関係を示すグラフである。

【図３】本発明の第三の実施例にかかる積層セラミック
部品に関し、（ａ）は側面断面図であり、（ｂ）は誘電
体基板を構成するセラミックシートの誘電率と浮遊容量
の関係を示すグラフである。

【図４】従来の積層セラミック部品の側面断面図であ
る。

【符号の説明】

１，１１，２１積層セラミック部品２，１２，２２誘電体基板３，１３，２３絶縁体層３ａ，１３ａ，２３ａ上面１４，２４グランド電極層４，１５，２５外部配線

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成６年６月１０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００３

【補正方法】変更

【補正内容】

【０００３】

【発明が解決しようとする課題】ところが、従来の積層
セラミック部品３１においては、誘電率が高いセラミッ
クシートを積層して誘電体基板３２を形成すると、外部
配線３３間、すなわち誘電体基板３２の外部配線３３の
下方にあたる部分に浮遊容量Ｃ６が発生してしまう。浮
遊容量Ｃ６は、図４（ｂ）に示すように、誘電体基板３
２を形成するセラミックシートの誘電率に比例して高く
なる。したがって、誘電体基板３２の内部のコンデンサ
の容量を大きくするために、誘電率が高いセラミックシ
ートを用いると、発生する浮遊容量も高い値となってし
まい、積層セラミック部品３１の特性に大きな影響を及
ぼすこととなった。そこで、本発明においては、誘電率
が高いセラミックシートを用いて誘電体基板を形成した
場合にも、発生する浮遊容量が微小である積層セラミッ
ク部品を提供することを目的とする。

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

Claims

【特許請求の範囲】

【請求項１】回路素子を内蔵した誘電体基板を備え、
上面に外部配線を形成してなる積層セラミック部品にお
いて、前記誘電体基板に浮遊容量低減手段を設けたこと
を特徴とする積層セラミック部品。
【請求項２】前記浮遊容量低減手段として、絶縁体か
ら構成される絶縁体層を用い、該絶縁体層を前記外部配
線と前記誘電体基板の間に配置したことを特徴とする請
求項１に記載の積層セラミック部品。
【請求項３】前記絶縁体層と前記誘電体基板の間にグ
ランド電極層を配置したことを特徴とする請求項２に記
載の積層セラミック部品。
【請求項４】前記誘電体基板の中間部にグランド電極
層を配置したことを特徴とする請求項２に記載の積層セ
ラミック部品。