JPH07235940A - 供給信号補償方法、供給信号補償装置及び供給信号処理システム - Google Patents

Abstract

(57)【要約】 【目的】 信号を共通ラインから複数のモジュールに与
えるような装置構成やシステム構成において、内部のモ
ジュールの増減があっても共通ラインから与えられる信
号に影響を与えないようにする。 【構成】 インタフェースモジュールＩＮＦ１〜ＩＮＦ
ｎのコネクタｋ１〜ｋｎへの実装による実装情報Ｊ１〜
Ｊｎを実装枚数判定部１１は取り込む。ここでモジュー
ルの実装枚数を計数し、カウンタ値を抵抗値制御情報と
して抵抗値制御部１０に与える。ここでカウンタ値から
電力供給制御回路ＰＣＲの可変抵抗回路ｒｃ２の抵抗値
を設定する抵抗値制御信号を生成しＰＣＲに与える。こ
れによってＰＣＲはモジュールの実装枚数に応じたｒｃ
２の設定を行い、インサートデータライン／インサート
クロックラインにデータ又はクロックを乱さない最適な
電圧を印加する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は供給信号補償方法、供
給信号補償装置及び供給信号処理システムに関し、ある
信号発生部の出力信号を共通伝送路（例えば、電気的な
バスラインや、光ファイバなど）を通じて挿抜可能な複
数の信号受信手段（例えば、信号受信モジュールなど）
に分配供給する場合に適用し得るものである。

【０００２】

【従来の技術】近年、電子装置の回路は、複雑な処理を
小型で行い得るように集積化され、処理モジュールなど
が複数（例えば、１０個以上）備えられているものが多
くなっている。

【０００３】また、電子装置は信頼性を向上させるため
に、自己点検やシステム試験を行うための試験回路など
を組み込み、何時でも装置の機能が正常か否かを試験す
ることができるようにされている。

【０００４】そこで、例えば、伝送装置におけるインサ
ート試験について次に説明する。図２はインサート試験
を説明するためのシステム構成図である。更に、図３は
このインサート試験に使用されている伝送装置１の具体
的な構成図である。

【０００５】先ず図２のインサート試験システムにおい
て、送信側の伝送装置１と受信側の伝送装置２との内部
の処理モジュールＰ１〜Ｐｎと、ＰＲ１〜ＰＲｎとをイ
ンサート試験する訳である。これらの処理モジュールに
試験用信号としてインサート試験データＩＮＳＤを与
え、そして、伝送回線ＣＬを通じて受信側に与えて、受
信側の処理モジュールの電気的な機能性能を試験するも
のである。

【０００６】このため、送信側の伝送装置１には、信号
発生器であるインサートデータ発生器３からインサート
データＩＮＳＤ（例えば、擬似ランダムデータ）を発生
し、伝送装置１の試験制御回路１ａに与える。すると、
試験制御回路１ａは、与えられたインサートデータＩＮ
ＳＤをドライバＤＶ１で駆動してインサートデータライ
ンを通じて各処理モジュールＰ１〜Ｐｎに与える。同時
に試験制御回路１ａは、インサートデータＩＮＳＤに同
期したクロックを生成し、インサートクロックＩＮＣＫ
ラインを通じて各処理モジュールＰ１〜Ｐｎに与える。

【０００７】そして、各処理モジュールＰ１〜Ｐｎは、
図３に示すようにレシーバＲ１〜Ｒｎで受信し、その
後、処理モジュールＰ１〜Ｐｎはそれぞれ所定の処理を
行い、伝送回線ＣＬへ処理信号とインサートクロックＩ
ＮＣＫとを出力し、受信側の伝送装置２へ伝送する。そ
して、受信側の伝送装置２の内部の処理モジュールＰＲ
１〜ＰＲｎはそれぞれ処理信号とインサートクロックＩ
ＮＣＫとから復調処理を行って、インサート受信データ
をそれぞれ出力し、試験制御回路２ａに与える。

【０００８】そして、試験制御回路２ａは、処理モジュ
ールＰＲ１〜ＰＲｎから与えられたインサート受信デー
タを外部に接続されているインサート受信データ測定器
４に与える。このインサート受信データ測定器４は、信
号の波形を観測するものであって、例えば、オシロスコ
ープなどであってもよい。そして、このインサート受信
データ測定器４によって、送信したインサートデータＩ
ＮＳＤと、インサート受信データとの波形比較などを行
って、伝送装置１から伝送装置２までの伝送系の機能性
能などを試験するものであった。

【０００９】

【発明が解決しようとする課題】上述の図２、図３に示
したように、伝送装置１は、内部のインサートデータＩ
ＮＳＤラインとインサートクロックＩＮＣＫラインとに
それぞれ複数の処理モジュールＰ１〜Ｐｎが接続されて
いる。従って、試験制御回路１ａのドライバＤＶ１に要
求されるの駆動容量（駆動電力）は高い容量が必要とさ
れる。

【００１０】つまり、例えば、インサートデータＩＮＳ
Ｄラインに処理モジュールが最大１０個接続されるのあ
れば、試験制御回路１ａのドライバＤＶ１には最大１０
個の処理モジュールＰ１〜Ｐ１０の各レシーバＲ１〜Ｒ
１０に対して波形が歪むことなく伝送し得る駆動能力が
要求されることは当然のことである。このようにドライ
バＤＶ１の駆動能力を設計しておくことで、インサート
データＩＮＳＤラインに接続される処理モジュールが少
なくなってもインサートデータＩＮＳＤの波形が歪むこ
とは特別なことがない限り起こり得ない。

【００１１】しかしながら、回線使用需要の増大などに
よって、インサートデータＩＮＳＤラインに接続される
処理モジュールの数を増加させたい場合には、簡単に増
設することはできない。これはインサートデータＩＮＳ
Ｄラインに接続される処理モジュールの数を増加させる
ことで、試験制御回路１ａのドライバＤＶ１の駆動にか
かる負担が大きくなる。これによって、当初のドライバ
ＤＶ１の駆動能力を上回る負荷の数の処理モジュールを
インサートデータＩＮＳＤラインに接続すると、各処理
モジュールのレシーバに与えられる波形が歪んだり、鈍
ったりすることとなる。このような現象は、インサート
クロックＩＮＣＫについても同様に起こる。

【００１２】また、接続される処理モジュールの数の増
減によって、ドライバＤＶ１から負荷側をみたときのイ
ンピーダンスの変化が起き、この変化によって負荷側の
処理モジュールからの反射波がドライバＤＶ１に戻って
くることが起こり、各処理モジュールに与えられるイン
サートクロックＩＮＣＫやインサートデータＩＮＳＤの
波形が乱れるという問題が起きていた。このような現象
は、低速の場合には顕著に現れず、例えば、一般に専用
線の伝送装置に使用されている速度の６Ｍｂｉｔ／ｓ程
度になると上述のような現象が顕著に起きていた。

【００１３】このようなインサートデータＩＮＳＤ、イ
ンサートクロックＩＮＣＫの波形の乱れ（歪みや鈍りな
ど）によって、各レシーバＲ１〜Ｒｎの出力波形は、正
常なときに比べて、パルス幅が変化したり、パルス周期
が変化することとなる。このような現象によって、各処
理モジュールＰ１〜Ｐｎにおける処理が正常に行われな
くなるという問題があった。

【００１４】従って、このような異常な状態が起こらな
いように、上述の図２、図３に示したような伝送装置に
おいて、複数の処理モジュールが共有しているインサー
トデータＩＮＳＤラインやインサートクロックＩＮＣＫ
に処理モジュールが増設される場合には、従来は、増設
する数に応じて、ドライバＤＶ１の駆動能力も増すよう
に改修する必要があったので、手間がかかった。また、
ドライバＤＶ１は、具体的には汎用のＬＳＩ（例えば、
ＬＳ２４０）などを使用するため、新たに要求される駆
動能力によっては、最初は１個で駆動できていても、改
修後に２個以上で構成しなければならない場合もあり、
ＰＷＢ（Ｐｒｉｎｔｅｄ ＷｉｒｉｎｇＢｏａｒｄ）回
路の配置を大きく改修する必要もあった。

【００１５】以上のようなことから、信号を共通ライン
から複数のモジュールに与えるような装置構成や、シス
テム構成において、内部のモジュールの増減があっても
共通ラインから与えられる信号に影響を与えないような
仕組みの提供が要請されていた。

【００１６】

【課題を解決するための手段】そこで、この発明の供給
信号補償方法は、以上の要請を達成するために、以下の
特徴的な構成で実現した。

【００１７】つまり、信号受信手段（例えば、信号受信
モジュールやカプラや、光／電気変換モジュールなど）
で使用するための信号（例えば、電気信号、光信号な
ど）を信号伝送路（例えば、電気的なバスライン、光フ
ァイバケーブルなど）へ出力する信号出力手段（例え
ば、試験信号出力モジュールなど）と、信号出力手段か
らの信号を接続コネクタによって挿抜可能な少なくとも
２以上の信号受信手段に分配するための信号伝送路とを
備える。

【００１８】更に信号伝送路からの信号を接続コネクタ
を通じて受ける挿抜可能な信号受信手段を少なくとも２
以上備える。そして、各信号受信手段は接続コネクタに
接続されているときに接続されていることを表す接続状
態信号（例えば、オン、オフ信号、アナログ信号、又は
数ビットデータなど）を出力する。更にまた、接続状態
信号から、信号受信手段の接続コネクタへの接続数に応
じて、信号伝送路への信号分配調整を行う。そして、各
信号受信手段の接続コネクタとの挿抜に応じて各信号受
信手段への供給信号を補償することを特徴とするもので
ある。

【００１９】尚、ここで、信号分配調整は、信号受信手
段の接続コネクタへの接続数に応じて、（１）信号伝送
路への印加電圧を調整する、（２）信号伝送路の信号の
電流を調整する、（３）信号伝送路と各信号受信手段と
の間のインピーダンス整合状態を調整する、（４）又は
信号伝送路の信号の増幅を調整する、などのいずれかの
信号分配調整を行うことが好ましい。

【００２０】また、上述の発明を実現する供給信号補償
装置は、以下の特徴的な構成で実現することができる。

【００２１】つまり、この発明の供給信号補償装置は、
信号受信手段（例えば、信号受信モジュールやカプラ
や、光／電気変換モジュールなど）で使用するための信
号（例えば、電気信号、光信号など）を信号伝送路（例
えば、電気的なバスライン、光ファイバケーブルなど）
へ出力する信号出力手段（例えば、試験信号出力モジュ
ールなど）と、上記信号出力手段からの信号を接続コネ
クタによって挿抜可能な少なくとも２以上の信号受信手
段に分配するための信号伝送路とを備える。

【００２２】更に、信号伝送路からの信号を接続コネク
タを通じて受ける挿抜可能な信号受信手段を少なくとも
２以上備え、しかも、各信号受信手段は接続コネクタに
接続されているときに接続されていることを表す接続状
態信号を出力し得る接続状態信号出力手段を備える。

【００２３】更にまた、接続状態信号を受けて、信号受
信手段の接続コネクタへの接続数に応じて、信号伝送路
への信号分配調整を行う信号分配調整手段を備えて、各
信号受信手段の接続コネクタとの挿抜に応じて各信号受
信手段への供給信号を補償する構成としたことを特徴と
するものである。

【００２４】尚、上記信号分配調整手段としては、信号
受信手段の接続コネクタへの接続数に応じて、例えば、
（ａ）信号伝送路への印加電圧を調整する手段、（ｂ）
信号伝送路の電流を調整する手段、（ｃ）信号伝送路と
各信号受信手段との間のインピーダンス整合状態を調整
する手段、（ｄ）又は信号伝送路の信号の増幅を調整す
る手段、などのいずれかの手段を備えてなることが好ま
しい。

【００２５】更に、この発明の供給信号処理システム
は、上述の供給信号補償装置の構成を備えるものであっ
て、２以上の各信号受信手段（例えば、信号受信モジュ
ールやカプラや、光／電気変換モジュールなど）にイン
タフェース対応して、２以上の信号処理手段（例えば、
信号処理モジュールなど）が備えられていて、各信号受
信手段は信号伝送路（例えば、電気的なバスライン、光
ファイバケーブルなど）から受信した信号を、インタフ
ェース対応する上記２以上の信号処理手段に与え、各信
号処理手段は与えられた信号を処理することを特徴とす
るものである。

【００２６】

【作用】一般に信号出力手段からの信号が信号伝送路に
出力され、この信号が挿抜可能な信号受信手段に与えら
れる場合に、信号伝送路に接続される信号受信手段の数
が増加することは、信号出力手段にとっては、負荷が重
くなることであるので、この負荷が重くなりすぎると、
信号の電力が不足し、各信号受信手段に与えられる信号
の品質が劣化する。

【００２７】そこで、この発明では、信号伝送路に接続
される信号受信手段の数を接続状態信号から求める。そ
して、接続数に応じて信号伝送路の信号に対して信号分
配調整（例えば、電気的又は光信号での調整）を行うこ
とで、信号受信手段に与えられる信号の品質を劣化させ
ないように調整することができる。

【００２８】また、上述のような構成の供給信号補償装
置を備えた供給信号処理システムにおいては、各信号受
信手段にインタフェース対応する信号処理手段を備える
ことで、信号品質を補償された信号が信号受信手段に供
給されることによって、インタフェース対応している信
号処理手段においても確実な動作を保証することができ
るようになる。

【００２９】

【実施例】次にこの発明を伝送装置に適用した場合の好
適な実施例を図面を用いて説明する。そこで、上述の従
来の課題を解決するために、この実施例では、試験制御
回路とインサートデータＩＮＳＤラインやインサートク
ロックＩＮＣＫラインに接続されるインタフェースモジ
ュールＩＮＦの接続枚数の変化によるインサートデータ
ＩＮＳＤやインサートクロックＩＮＣＫの波形の乱れを
極力少なくさせるように構成するものである。

【００３０】『概 要』： このようにするために、そ
こで、試験制御回路の駆動能力を向上させると共に、イ
ンサートデータＩＮＳＤやインサートクロックＩＮＣＫ
のラインに接続されるインタフェースモジュールＩＮＦ
の接続（実装）枚数の変化に応じて、インサートデータ
ＩＮＳＤやインサートクロックＩＮＣＫのラインに供給
する電力の供給制御を行うことによって、インサートデ
ータＩＮＳＤやインサートクロックＩＮＣＫの波形の乱
れを極力少なくさせようとするものである。この電力供
給の制御ために、インサートデータＩＮＳＤやインサー
トクロックＩＮＣＫのラインに挿入する終端抵抗の値を
制御することで実現しようとするものである。

【００３１】また、上述のように試験制御回路の駆動能
力を上げることで、負荷が重くなっても波形を乱すこと
のないように駆動するものである。更に、この伝送装置
のインサートデータＩＮＳＤやインサートクロックＩＮ
ＣＫのラインに接続されるインタフェースモジュールＩ
ＮＦの実装状態を監視する手段を備える。そして、監視
手段によって、収集された実装枚数情報をもとにして上
述のインサートデータＩＮＳＤやインサートクロックＩ
ＮＣＫのラインに電力供給の制御を行うものである。つ
まり、終端抵抗の値を制御することで、ラインへの電力
供給を制御し、これによって、反射などによる波形の乱
れなどを極力抑えようとするものである。

【００３２】図１は一実施例の伝送装置の構成図であ
る。この図１において伝送装置は、主に、試験制御回路
１ｂと、インタフェースモジュールＩＮＦ１〜ＩＮＦｎ
と、特徴的な抵抗値制御部１０と、特徴的な実装枚数判
定部１１とから構成されている。更に、試験制御回路１
ｂには、特徴的にはドライバＤ１〜Ｄｎと、電力供給制
御回路ＰＣＲとが備えられている。そして、ドライバＤ
１〜Ｄｎの出力はインサートデータＩＮＳＤライン又は
インサートクロックＩＮＣＫラインに与えられ、このラ
インにはインタフェースモジュールＩＮＦ１〜ＩＮＦｎ
が負荷として接続されている。そして、このラインに対
する電力供給の制御はこのラインに接続されている電力
供給調整回路ＰＣＲによって調整されるように構成され
ている。

【００３３】更に、各インタフェースモジュールＩＮＦ
１〜ＩＮＦｎは、インサートデータＩＮＳＤライン又は
インサートクロックＩＮＣＫラインからインサートデー
タＩＮＳＤ又はインサートクロックＩＮＣＫをレシーバ
Ｒｘ１〜Ｒｘｎで受けて、内部処理に使用し得るように
構成されている。更にまた、特徴的には各インタフェー
スモジュールＩＮＦ１〜ＩＮＦｎは、対応するコネクタ
ｋ１〜ｋｎに接続されている場合には、接続されている
ことを表すインタフェースモジュール実装情報を出力
し、そして、実装枚数判定部１１に与え得るように構成
するものである。また、試験制御回路１ｂの電力供給調
整回路ＰＣＲは、固定電力源Ｖｃｃからの電力を固定抵
抗器ｒｃ１と、可変抵抗回路ｒｃ２との直列抵抗で受
け、そして、この固定抵抗器ｒｃ１と可変抵抗回路ｒｃ
２との分圧出力をインサートデータＩＮＳＤライン又は
インサートクロックＩＮＣＫラインへ与えるように構成
されている。そして、この可変抵抗回路ｒｃ２は、抵抗
値制御部１０からの抵抗値制御信号によって抵抗値が設
定されるように構成されている。

【００３４】更に、インタフェースモジュールＩＮＦ１
〜ＩＮＦｎがコネクタｋ１〜ｋｎに実装されているかを
表す実装情報が実装枚数判定部１１に与えられると、実
装枚数判定部１１は実装枚数に応じた抵抗値制御情報を
出力し、抵抗値制御部１０に与える。

【００３５】このように構成することで、インタフェー
スモジュールＩＮＦ１〜ＩＮＦｎのコネクタｋ１〜ｋｎ
への実装枚数に応じて電力供給調整回路ＰＣＲの終端抵
抗値を調整させて、この調整によってインサートデータ
ＩＮＳＤライン又はインサートクロックＩＮＣＫライン
への電力供給が実装枚数に応じて調整される。これによ
って、実装枚数の変化が起きた場合であっても、必要な
電力供給制御がなされ、インタフェースモジュールＩＮ
Ｆ１〜ＩＮＦｎに供給されるインサートデータＩＮＳＤ
及びインサートクロックＩＮＣＫの波形が乱れること極
力抑えることができる。

【００３６】そこで、次に図１の第１実施例の伝送装置
におけるインサートデータＩＮＳＤライン又はインサー
トクロックＩＮＣＫラインへの電力供給の仕組みを詳細
に説明する。

【００３７】即ち、図１においては試験制御回路１ｂに
おいて、インサートデータＩＮＳＤライン又はインサー
トクロックＩＮＣＫラインとして省略して記述している
が、実際の伝送装置ではインサートデータＩＮＳＤライ
ンとインサートクロックＩＮＣＫラインとが併設されて
いるものである。従って、ドライバＤ１〜Ｄｎもインサ
ートデータＩＮＳＤラインとインサートクロックＩＮＣ
Ｋラインとに対応して２系統備えられるものである。但
し、図１の説明ではインサートデータＩＮＳＤライン又
はインサートクロックＩＮＣＫラインとして１系統につ
いて集中して説明する。

【００３８】そこで、図１のドライバＤ１〜Ｄｎはイン
サートデータＩＮＳＤ又はインサートクロックＩＮＣＫ
を受ける。尚、ドライバＤ１〜Ｄｎは基本的にはそれぞ
れ同じ特性のものとする。このようなドライバＤ１〜Ｄ
ｎは、例えば、いろいろなメーカから市販されているＬ
Ｓ２４０などをドライバとして使用することができる。
そして、このドライバの数は、実装されるインタフェー
スモジュールＩＮＦ１〜ＩＮＦｎの数に対応して備える
ものとする。

【００３９】そして、例えば、１つのドライバＤ１によ
って流せる電流をＩ１とし、更にドライバＤ２によって
流せる電流をＩ２とすると、ｎ個のドライバＤ１〜Ｄｎ
に流せる電流の合計値Ｉは、次式（１）となる。 Ｉ＝Ｉ１＋Ｉ２＋Ｉ３＋・・・・・＋Ｉｎ ……（１）式 この式（１）から、ドライバを複数個接続することによ
って、駆動能力を高めることが可能となり、負荷の増大
に対しても駆動することが可能となる。尚、ドライバと
して、ＨＤ７４ＬＳ２４０（日立製作所製）を使用した
場合、ドライバの流入電流はおよそ２４ｍＡ程度であ
る。

【００４０】（ラインに対する終端抵抗値の決定、設
定）： 更に、試験制御回路１ｂの電力供給調整回路
ＰＣＲの抵抗値ｒｃ１、ｒｃ２の決定若しくは設定は以
下のようになる。つまり、インサートデータＩＮＳＤラ
イン又はインサートクロックＩＮＣＫラインからみた、
電力供給調整回路ＰＣＲの交流特性等価回路は図４に示
すように表される。

【００４１】そして、この図４において、この交流特性
等価回路の特性は、次式（２）によって表される。 １／Ｚｏ＝１／ｒｃ１＋１／ｒｃ２＋ｎ／Ｒ ……（２）式 この１／ＺｏはインタフェースモジュールＩＮＦ１〜Ｉ
ＮＦｎが実装されるバックボードのインピーダンスＺ_Ｌ
である。尚、Ｒはラインに対する保護抵抗である。以上
のことから可変抵抗回路ｒｃ２の抵抗値は次の式（３）
で表される。 １／ｒｃ２＝１／Ｚ_Ｌ−１／ｒｃ１−ｎ／Ｒ ……（３）式 また、図１の電力供給調整回路ＰＣＲの直流特性等価回
路は図５に示すように表される。この図５において、抵
抗ｒｃ１とＲ／ｎの並列抵抗をｒとしている。そして、
上記並列抵抗ｒに流れる電流をｉとすると、次式（４）
の関係がある。 Ｖｃｃ−ｉ・ｒ ＞ ０ ……（４）式 更に、次式（５）に変形することができる。 ｉ ＜ Ｖｃｃ／ｒ ≦ Ｉ_{ＯＬｍａｘ} ……（５）式 尚、このＩ_{ＯＬｍａｘ}は、ドライバに流れ込む最大出力
電流を表している。そして、上述の（５）式から、ｒｃ
１とｎの関係は次式（６）によって表される。 Ｖｃｃ≦Ｉ_{ＯＬｍａｘ}・Ｒ・ｒｃ１／（Ｒ＋ｎ・ｒｃ１） ……（６）式 更に、展開して次式（７）のように表される。 ｒｃ１≦−Ｒ・Ｖｃｃ／（Ｖｃｃ・ｎ−Ｒ／Ｉ_{ＯＬｍａｘ}） ……（７）式 尚、ｒｃ１の値は正であるから、次式（８）の関係があ
る。 Ｖｃｃ・ｎ−Ｒ・Ｉ_{ＯＬｍａｘ}＜０ ……（８）式 更に、上述の（８）式を変形して、次式（９）を得る。 ｎ＜Ｒ・Ｉ_{ＯＬｍａｘ}／Ｖｃｃ ……（９）式 以上のことからインタフェースモジュールＩＮＦの実装
枚数はドライバに流れ込む電流の最大値に依存する。そ
して、例えば、Ｒ＝１０ｋΩ、Ｚ_Ｌ＝５０Ω、Ｖｃｃ＝
５Ｖとした場合に、インタフェースモジュールＩＮＦの
実装枚数ｎが１〜２０のときに、Ｉ_{ＯＬｍａｘ}に対する
終端抵抗器ｒｃ１の値は図６のようなグラフで表すこと
ができる。尚、このＺ_Ｌ＝５０Ωは、マイクロストリッ
プ線又は同軸線などの標準的なインピーダンス値であ
る。

【００４２】この図６において、特性として４つの例を
表している。第１にＩ_{ＯＬｍａｘ}＝２４ｍＡの場合の特
性曲線、第２にＩ_{ＯＬｍａｘ}＝４８ｍＡの場合の特性曲
線、第３にＩ_{ＯＬｍａｘ}＝７２ｍＡの場合の特性曲線、
第４にＩ_{ＯＬｍａｘ}＝９６ｍＡの場合の特性曲線を表し
ている。

【００４３】更に、上述の（３）式からｒｃ２と実装枚
数ｎとの関係は、次式（１０）のよに表される。 ｒｃ２＝ Ｒ・Ｚ_Ｌ・ｒｃ１／（Ｒ・ｒｃ１−Ｒ・Ｚ_Ｌ）・（１−Ｚ_Ｌ・ｒｃ１・ｎ／ （Ｒ・ｒｃ１・Ｒ・Ｚ_Ｌ））^−１ ……（１０）式 そして、この（１０）式の値は、ほぼ次式（１１）と同
等で表現することができる。 Ｒ・Ｚ_Ｌ・ｒｃ１／（Ｒ・ｒｃ１−Ｒ・Ｚ_Ｌ）・（１＋Ｚ_Ｌ・ｒｃ１・ｎ／ （Ｒ・ｒｃ１−Ｒ・Ｚ_Ｌ）） ……（１１）式 そして、上述のＲ・Ｚ_Ｌ・ｒｃ１／（Ｒ・ｒｃ１−Ｒ・
Ｚ_Ｌ）・ｎが非常に小さいため上記（１１）式と近似で
きる。そして、電力供給調整回路ＰＣＲの終端抵抗ｒｃ
２は、図７のグラフで表すことができる。この図７にお
いて、実線は上記（１０）式による理論値の特性曲線で
あって、点線は上記（１１）式による近似値である。

【００４４】そして、上述の図６によるｒｃ１の値は、
Ｉ_{ＯＬｍａｘ}＝４８ｍＡのとき、ｒｃ１＝１００Ωとな
る。また、ｒｃ２の値は上述の（１１）式から次式（１
２）によって表される。 ｒｃ２＝１００＋ｎ ……（１２）式 （電力供給調整回路ＰＣＲの構成）： この（１２）
式から、電力供給調整回路ＰＣＲの可変抵抗回路ｒｃ２
の構成を図８のようにして構成することができる。即
ち、この図８において、線路インピーダンスＺｏのイン
サートデータＩＮＳＤライン又はインサートクロックＩ
ＮＣＫラインには固定電力Ｖｃｃ（例えば、＋５Ｖ）に
固定抵抗器ｒｃ１として１００Ωが接続されている。更
に、ラインからインタフェースモジュールＩＮＦ１〜Ｉ
ＮＦｎの保護のための保護抵抗器Ｒとして、１０ｋΩ／
ｎ枚がラインとＶｃｃとの間に接続されている。

【００４５】そして、上述の（１２）式から、可変抵抗
回路ｒｃ２は、上記ラインとアース端子Ｅとの間に、直
列抵抗器ｒｅ２１〜ｒｅ２ｎが直列に接続されている。
そして、ｒｅ２１は１００Ωで、残りのｒｅ２２〜ｒｅ
２ｎは、それぞれ１Ωとしている。更に、実装枚数に応
じてラインに対する電力供給（電流供給）を調整するた
めに、１Ωの直列抵抗器ｒｅ２２〜ｒｅ２ｎを必要に応
じてリレースイッチｒｅ１〜ｒｅｎを用いてバイパスさ
せて、合成直列抵抗値を小さくしたり、バイパスさせず
に合成直列抵抗値を大きくさせたりしている。このよう
にすることで、可変抵抗回路ｒｃ２の合成直列抵抗値
を、インタフェースモジュールＩＮＦの実装枚数に応じ
て、最小１００Ωから最大１００Ω＋１Ω×ｎまで可変
させることができる。

【００４６】そして、図８のリレースイッチｒｅ１〜ｒ
ｅｎのオン、オフは抵抗値制御部１０（図１）からの抵
抗値制御信号によって制御される。そして、インタフェ
ースモジュールＩＮＦの実装枚数が増加する（コネクタ
に挿入される）場合には、インサートデータＩＮＳＤラ
イン又はインサートクロックＩＮＣＫラインへの印加電
圧を大きくさせるために、可変抵抗回路ｒｃ２の合成直
列抵抗値が大きくなるようにリレースイッチｒｅ１〜ｒ
ｅｎをオン、オフ制御する。

【００４７】また、インタフェースモジュールＩＮＦの
実装枚数が減少する（コネクタから抜去される）場合に
は、インサートデータＩＮＳＤライン又はインサートク
ロックＩＮＣＫラインへの印加電圧を小さくさせるため
に、可変抵抗回路ｒｃ２の合成直列抵抗値が小さくなる
ようにリレースイッチｒｅ１〜ｒｅｎをオン、オフ制御
するものである。

【００４８】（インタフェースモジュールＩＮＦの挿入
・抜去）： 次にインタフェースモジュールＩＮＦ１
〜ＩＮＦｎのバックボードのコネクタｋ１〜ｋｎへ挿入
（装着）の場合と、抜去の場合の動作を図９を用いて説
明する。この図９において、インタフェースモジュール
ＩＮＦ１〜ＩＮＦｎをバックボードのコネクタｋ１〜ｋ
ｎへ挿入（装着）すると、コネクタｋ１〜ｋｎを通じて
インタフェースモジュールＩＮＦ１〜ＩＮＦｎと実装枚
数判定部１１との間の接続ラインＩＦＭＮＴ−ＬＩＮＥ
（１）〜（ｎ）が電気的に閉ループを形成する。

【００４９】つまり、各接続ラインＩＦＭＮＴ−ＬＩＮ
Ｅ（１）〜（ｎ）は、インタフェースモジュールＩＮＦ
１〜ＩＮＦｎの内部でアース端子Ｅに接続されているた
め、レベル的にはロウレベルにされる。そして、各ライ
ンのロウレベル信号は実装枚数判定部１１に与えられ
る。

【００５０】一方、インタフェースモジュールＩＮＦ１
〜ＩＮＦｎをバックボードのコネクタｋ１〜ｋｎから抜
去すると、インタフェースモジュールＩＮＦ１〜ＩＮＦ
ｎと実装枚数判定部１１との間の接続ラインＩＦＭＮＴ
−ＬＩＮＥ（１）〜（ｎ）が電気的に開ループを形成す
る。即ち、接続ラインＩＦＭＮＴ−ＬＩＮＥ（１）〜
（ｎ）がオープンになる。この状態は実装枚数判定部１
１に与えられる。

【００５１】（実装枚数判定部）： 図９は実装枚数
判定部１１の一例の機能構成図である。この図９におい
て、実装枚数判定部１１は、主にパラレル／シリアル変
換回路１１ａと、カウンタ１１ｂと、インバータ回路１
１ｃ１〜１１ｃｎと、抵抗器回路ｒ３１〜ｒ３ｎとから
構成されている。

【００５２】そして、この実装枚数判定部１１は、イン
タフェースモジュールＩＮＦ１〜ＩＮＦｎとの接続ライ
ンＩＦＭＮＴ−ＬＩＮＥ（１）〜（ｎ）を取り込んでい
る。そして、この取り込まれている接続ラインは入力側
で固定電力Ｖｃｃ（例えば、＋５Ｖ）に抵抗器ｒ３１〜
ｒ３ｎを介して接続されている。これと同時に更に、接
続ラインＩＦＭＮＴ−ＬＩＮＥ（１）〜（ｎ）はインバ
ータ回路１１ｃ１〜１１ｃｎに接続されている。

【００５３】（（インタフェースモジュールと接続され
ている場合））： 従って、インタフェースモジュー
ルＩＮＦ１〜ＩＮＦｎとの接続がなされている場合に
は、インバータ回路１１ｃ１〜１１ｃｎの入力には、ロ
ウレベル信号が与えられる。そして、インバータ回路１
１ｃ１〜１１ｃｎの出力は、ハイレベル信号を出力して
パラレル／シリアル変換回路１１ａに与える。そして、
パラレル／シリアル変換回路１１ａには、フレームパル
スと、クロックとが与えられていて、インバータ回路１
１ｃ１〜１１ｃｎの出力信号をシリアルデータに変換し
てカウンタストップスタートラインでカウンタ１１ｂに
与える。

【００５４】このときの、クロックは動作タイミングチ
ャート図１１（その１）（ａ）のようなタイミングで与
えられる。更に、フレームパルスは図１１（ｂ）に示す
ようなタイミングで与えられる。更にまた、パラレル／
シリアル変換回路１１ａの出力は図１１（ｃ）に示すよ
うなタイミングで出力する。即ち、一つのインタフェー
スモジュールＩＮＦの実装状態を１クロックパルスの周
期で表している。そして、１フレームパルスの周期の間
に、インタフェースモジュールＩＮＦ１〜ＩＮＦｎまで
の実装状態をシリアルデータに編集して出力している。

【００５５】そして、図９のカウンタ１１ｂはパラレル
／シリアル変換回路１１ａからのシリアルデータ（図１
１（ｃ））からインタフェースモジュールＩＮＦ１〜Ｉ
ＮＦｎの実装枚数を計数する。そして、カウンタ値とし
て図１１（ｄ）に示すようなタイミングで出力し、終端
抵抗値制御部１０に与える。

【００５６】（（インタフェースモジュールＩＮＦが接
続されていない場合））： また、インタフェースモ
ジュールＩＮＦが接続されていない場合には、図９の接
続ラインＩＦＭＮＴ−ＬＩＮＥ（１）〜（ｎ）はオ−プ
ンとなり、インバータ回路１１ｃ１〜１１ｃｎにはハイ
レベル信号が与えられ、そして、インバータ回路１１ｃ
１〜１１ｃｎはロウレベル信号をパラレル／シリアル変
換回路１１ａを与える。そして、パラレル／シリアル変
換回路１１ａはインバータ回路１１ｃ１〜１１ｃｎから
のロウレベル信号をシリアル信号に編集（多重化）し、
シリアルデータをカウンタ１１ｂに与える。そして、こ
のカウンタ１１ｂは、与えられたシリアル信号から実装
枚数の計数を行う訳であるが、ロウレベル信号が多重化
されているわけであるから、実装されていないと判断
し、これに対応するカウンタ値を出力する。

【００５７】（（インタフェースモジュールＩＮＦ１、
３、４、７が接続されている場合））： インタフェ
ースモジュールＩＮＦ１、３、４、７が実装されている
場合の実装枚数判定部１１の動作タイミングを図１２
（その２）に示している。この場合には、実装枚数判定
部１１のインバータ回路１１ｃ１〜１１ｃｎの入力に
は、図１２（ｃ）〜（ｌ）に示すようなレベルの信号が
与えられる。つまり、接続ラインＩＦＭＮＴ−ＬＩＮＥ
（１）、（３）、（４）、（７）はロウレベルで与えら
れ、その他の接続ラインはハイレベルで与えられる。

【００５８】そして、インバータ回路１１ｃ１〜１１ｃ
ｎの入力に与えられたこれらの信号は、反転されパラレ
ル／シリアル変換回路１１ａに与えられる。そして、シ
リアルデータに編集（多重化）され、図１２（ｍ）に示
すようなタイミングでカウンタ１１ｂに与えられる。

【００５９】この図１２（ｍ）のｍ１のタイミングはイ
ンタフェースモジュールＩＮＦ１の実装状態を表す信号
部分である。また、図１２（ｍ）のｍ３のタイミングは
インタフェースモジュールＩＮＦ３の実装状態を表す信
号部分である。更に、図１２（ｍ）のｍ４のタイミング
はインタフェースモジュールＩＮＦ４の実装状態を表す
信号部分である。更にまた、図１２（ｍ）のｍ７のタイ
ミングはインタフェースモジュールＩＮＦ７の実装状態
を表す信号部分である。

【００６０】そして、カウンタ１１ｂはシリアルデータ
から実装枚数を計数し、カウンタ値を図１２（ｎ）に示
すようなタイミングで出力する。即ち、図１２（ｎ）に
示すようにカウンタ値、０〜４を出力する。

【００６１】（抵抗値制御部１０の構成）： 図１０
は抵抗値制御部１０の一例の構成図である。この図１０
において、抵抗値制御部１０は、主にデコーダ１０ａ
と、ラッチ１０ｂ１〜１０ｂｎ、１０ｃ１〜１０ｃｎ
と、排他的論理和回路１０ｄ１〜１０ｄｎ、１０ｅ１〜
１０ｅｎと、論理和回路１０ｆ１〜１０ｆ２とから構成
されている。

【００６２】そして、デコーダ１０ａには、実装枚数判
定部１１から実装枚数を表すカウンタ値を解読し、カウ
ンタ値に応じたデコード出力ＤＥＣ−ＬＩＮＥ（１）〜
（ｎ）をラッチ回路１０ｂ１〜１０ｂｎに与える。そし
て、このラッチ回路１０ｂ１〜１０ｂｎにはフレームパ
ルスが与えられていて、デコード出力ＤＥＣ−ＬＩＮＥ
（１）〜（ｎ）をラッチし、ラッチ出力を次のラッチ回
路１０ｃ１〜１０ｃｎと、排他的論理和回路１０ｄ１〜
１０ｄｎとに与えている。このラッチ回路１０ｂ１〜１
０ｂｎは、カウンタ値の変化による後段回路（論理和回
路１０ｆ１〜１０ｆ２など）に与える影響を防ぐ機能を
果たしている。

【００６３】そして、このラッチ回路１０ｃ１〜１０ｃ
ｎはラッチ回路１０ｂ１〜１０ｂｎから与えられるラッ
チ出力を更に与えられているフレームパルスによってラ
ッチし、ラッチ出力を排他的論理和回路１０ｄ１〜１０
ｄｎと、排他的論理和回路１０ｅ１〜１０ｅｎとに与え
ている。

【００６４】そして、排他的論理和回路１０ｄ１〜１０
ｄｎは、ラッチ回路１０ｂ１〜１０ｂｎのラッチ出力
と、ラッチ回路１０ｃ１〜１０ｃｎのラッチ出力との排
他的論理和を行い、この排他的論理和出力を次の排他的
論理和回路１０ｅ１〜１０ｅｎに与えている。つまり、
この排他的論理和回路１０ｄ１〜１０ｄｎは、ラッチ回
路１０ｂ１〜１０ｂｎのラッチ出力とラッチ回路１０ｃ
１〜１０ｃｎのラッチ出力とから、実装枚数の変化、カ
ウンタ値の変化を検出し、次の排他的論理和回路１０ｅ
１〜１０ｅｎの出力を反転させる役目を果たしている。

【００６５】そして、この排他的論理和回路１０ｅ１〜
１０ｅｎは、ラッチ回路１０ｃ１〜１０ｃｎのラッチ出
力と、排他的論理和回路１０ｄ１〜１０ｄｎとの一致検
出を行い、出力を論理和回路１０ｆ１、１０ｆ２に与え
ている。この論理和回路１０ｆ１、１０ｆ２は、排他的
論理和回路１０ｅ１〜１０ｅｎからの出力信号の論理和
を行い、この論理和出力で、電力供給調整回路ＰＣＲの
リレーｒｅ１〜ｒｅｎのスイッチのオン、オフ制御を行
うように構成している。このリレーｒｅ１〜ｒｅｎのス
イッチのオン、オフ制御がなされることで、インタフェ
ースモジュールＩＮＦの実装枚数に応じて、終端用の抵
抗器ｒｅ２２〜ｒｅ２ｎが選択され、終端抵抗値ｒｃ２
が決定される。

【００６６】つまり、インタフェースモジュールＩＮＦ
１〜ＩＮＦｎが接続コネクタに全て実装されている場合
は、リレーｒｅ１〜ｒｅｎはオフにされ、終端抵抗値ｒ
ｃ２は１００Ω＋１Ω×ｎ個となる。

【００６７】（一実施例の効果）： 以上の一実施例
の伝送装置の構成によれば、インタフェースモジュール
ＩＮＦの実装枚数が変化した場合であっても、各インタ
フェースモジュールＩＮＦから実装情報が実装枚数判定
部１１に与えられ、ここで実装枚数の数に応じた抵抗値
制御情報として、カウンタ値（実装枚数）が抵抗値制御
部１０に与えられ、ここで上記カウンタ値に応じて、電
力供給調整回路ＰＣＲのリレーｒｅ１〜ｒｅｎをオン、
オフ制御して可変抵抗回路ｒｃ２の終端用の抵抗値を調
整しているので、インサートデータＩＮＳＤライン又は
インサートクロックＩＮＣＫラインへの印加電圧を調整
することができる。

【００６８】このように構成することで、インタフェー
スモジュールＩＮＦの実装枚数の変化が起きても、自動
的に調整対応して、ドライバＤ１〜Ｄｎからラインを通
して各インタフェースモジュールＩＮＦへ与えるインサ
ートデータＩＮＳＤ又はインサートクロックＩＮＣＫを
乱すことなく与えることができる。

【００６９】従って、従来に比べ伝送装置に実装される
インタフェースモジュールＩＮＦの数が頻繁に変更され
てもインタフェースモジュールへの内部へは何等影響を
与えないと考えられる。これによって、伝送装置の信頼
性を大きく向上させることができる。

【００７０】上述の伝送装置は、回線を収容し、多重化
や回線編集機能などを実現している専用回線ノード装置
（ＣＮＥ）などに適用した場合に今後非常に信頼性を改
善するものと考えられる。

【００７１】（他の実施例）： （１）図１３は、試
験制御回路１ｂにおける電力供給調整回路の別の構成例
（ＰＣＲ１）の図である。上述の実施例では、図１に示
したように電力供給調整回路ＰＣＲは、固定電力Ｖｃｃ
（例えば、＋５Ｖ）から固定の抵抗器ｒｃ１と可変抵抗
回路ｒｃ２との分圧出力をインサートデータＩＮＳＤラ
イン又はインサートクロックＩＮＣＫラインへ印加する
構成であったが、図１３の構成では、固定電力Ｖｃｃか
ら可変抵抗回路ｒｃ３（例えば、１００Ω＋１Ω×ｎ）
と固定の抵抗器ｒｃ４（例えば、１００Ω）との分圧出
力をインサートデータＩＮＳＤライン又はインサートク
ロックＩＮＣＫラインへ印加するものである。そして、
上記可変抵抗回路ｒｃ３は、上述の図８において説明し
たような構成で実現する。そして、上述の図１の抵抗値
制御信号によって、リレーｒｅ１〜ｒｅｎのオン、オフ
制御を行い、可変抵抗回路ｒｃ３の終端の抵抗値を調整
するものである。

【００７２】このような構成によって、インタフェース
モジュールＩＮＦ１〜ＩＮＦｎを、実装している場合
は、例えば、可変抵抗回路ｒｃ３の抵抗値を最小値１０
０Ωとし、インタフェースモジュールが抜去されるごと
に抵抗値を１００Ωから大きくしていくことで、インサ
ートデータＩＮＳＤライン又はインサートクロックＩＮ
ＣＫラインへ印加する電圧を調整して、インサートデー
タＩＮＳＤ又はインサートクロックＩＮＣＫの乱れを極
力最小に抑えることができる。

【００７３】（他の実施例）： （２）図１４は、他の
実施例の抵抗値制御部１０Ａの構成図である。上述の一
実施例の図１０の抵抗値制御部１０では、デコーダ１０
ａの出力である、ＤＥＣ−ＬＩＮＥ（１）〜（ｎ）に対
して、それぞれ２段のラッチ回路１０ｂ１〜１０ｂｎ、
１０ｃ１〜１０ｃｎと、２段の排他的論理和回路１０ｄ
１〜１０ｄｎ、１０ｅ１〜１０ｅｎとの構成によって、
実装枚数判定部１１からのカウンタ値（実装枚数）がデ
コーダ１０ａに受け入れられているときの、変化の影響
を保護する構成としているが、このような保護機能を少
し簡素な構成にしてもよい。このような構成を図１４で
示している。即ち、図１４においては、デコーダ１０ａ
の出力である、ＤＥＣ−ＬＩＮＥ（１）〜（ｎ）に対し
て、１段のラッチ回路１０ｂ１〜１０ｂｎで信号を受
け、フレームパルスでラッチ出力する。このラッチ出力
を使用して論理和回路１０ｆ１、１０ｆ２で論理和出力
を生成し、この論理和出力によって、電力供給調整回路
ＰＣＲのリレーをオン、オフ制御することもできる。

【００７４】以上の構成によって、上述の一実施例の図
１０の抵抗値制御部１０の構成に比べて簡単な構成とす
ることができる。

【００７５】（その他の実施例）： （３）図１５
は、その他の実施例の実装枚数判定部１１Ａの構成図で
ある。この図１５の構成は、上述の一実施例の図９の構
成において、パラレル／シリアル変換回路１１ａと、カ
ウンタ１１ｂとを備えていない構成である。即ち、図１
５の実装枚数判定部１１Ａは、インタフェースモジュー
ルＩＮＦ１〜ＩＮＦｎまでの接続ラインＩＦＭＮＴ−Ｌ
ＩＮＥ（１）〜（ｎ）をインバータ回路１１ｃ１〜１１
ｃｎで受ける。尚、上述の図９と同様にこの接続ライン
ＩＦＭＮＴ−ＬＩＮＥ（１）〜（ｎ）は、入力で抵抗ｒ
３１〜ｒ３ｎ（例えば、１０ｋΩ程度）を介して固定電
力源Ｖｃｃ（例えば、＋５Ｖ）に接続されている。

【００７６】そして、インバータ回路１１ｃ１〜１１ｃ
ｎは、反転出力信号を図１６の抵抗値制御部１０Ｂへ与
えるものである。このような構成とすることで、上述の
実施例に比べ実装枚数判定部１１Ａの構成を非常に簡単
にさせることができる。

【００７７】（その他の実施例）： （４）図１６
は、その他の実施例の抵抗値制御部１０Ｂの構成図であ
る。この抵抗値制御部１０Ｂは、上述の図１５の実装枚
数判定部１１Ａのインバータ回路１１ｃ１〜１１ｃｎの
反転出力信号を受け、この反転出力信号を使用して、電
力供給調整回路ＰＣＲのリレーｒｅ１〜ｒｅｎのオン、
オフ制御を行うものである。このような構成であること
から、上述の実施例に比べ更に簡単な構成で、実装枚数
に応じた終端用の抵抗値ｒｃ２に調整することができ
る。

【００７８】（その他の実施例）： （５）上述の実
施例においては、この発明を伝送装置への適用を例にし
て説明したが、他の装置やシステムへの適用についても
可能である。つまり、装置内のある信号源から、バスラ
インなどを通じて、バスラインに接続され得る処理ボー
ドなどが挿抜可能に複数搭載され、信号が分配して供給
されるような環境であれば、基本的にはこの発明を適用
して効果的であると考えられる。例えば、交換装置や情
報処理装置などである。

【００７９】また、信号を供給する信号出力装置からバ
スラインを通じて、複数の処理装置に信号を与えるシス
テムでの、バスラインによる信号供給の補償にも適用す
ることができる。

【００８０】（６）また、上述の実施例では、実装枚数
に応じて、電力供給調整回路ＰＣＲによって、インサー
トデータＩＮＳＤライン又はインサートクロックＩＮＣ
Ｋラインへの印加電圧を調整する例を示したが、この他
にラインの電流を積極的に調整するような構成を採る構
成であってもよい。その他、ラインのインピーダンスを
積極的に調整する構成で供給信号の波形が乱れないよう
に調整することであってもよい。

【００８１】（７）更に、分配供給する信号は、デジタ
ル信号に限らず、アナログ信号の分配供給の補償のため
にも、この発明を適用し得る。

【００８２】（８）更にまた、実装枚数判定部１１や、
抵抗値制御部１０の具体的な構成について、図９、図１
０などに示すように論理回路のハードウエア構成で示し
たが、この他にプログラム演算による実装枚数の判定
や、抵抗値制御を行う構成であってもよい。

【００８３】（９）また、上述の実施例の電力供給調整
回路ＰＣＲの抵抗器ｒｅ１〜ｒｅｎの選択においては、
リレーｒｅ１〜ｒｅｎをオン、オフ制御する例を示した
が、リレーを使用せずに、半導体スイッチなどで選択す
ることであってもよい。

【００８４】（１０）更に、上述の実施例では、試験信
号の伝送路を電気信号伝送路であるインサートデータＩ
ＮＳＤライン又はインサートクロックＩＮＣＫラインと
して説明したが、他に光導波路、光ファイバケーブルな
どとしてもよい。このような場合には、信号は光信号と
して、光導波路を伝送され、光カプラなどで光分岐して
光受信モジュールへ取り込まれる。光受信モジュールの
挿抜がある場合に、実装される光受信モジュールが増加
する場合には、光受信モジュールへの光パワーが不足し
て、光信号の品質が悪くなることがあるので、このよう
な場合に光導波路への光受信モジュールの接続数に応じ
て、光信号の増幅を調整することが好ましい。このよう
に光信号の分配調整を行うことで、光受信モジュールへ
の光信号の品質を劣化させないようにすることができ
る。

【００８５】更に、上記光受信モジュールで受信した光
信号を電気信号に変換して、インタフェース対応した信
号処理モジュールへ与えることで、良好な信号処理を実
現することができる。

【００８６】

【発明の効果】以上述べた様にこの発明によれば、信号
受信手段で使用するための信号を信号伝送路へ出力する
信号出力手段と、信号出力手段からの信号を接続コネク
タによって挿抜可能な少なくとも２以上の信号受信手段
に分配するための信号伝送路とを備え、更に信号伝送路
からの信号を接続コネクタを通じて受ける挿抜可能な信
号受信手段を少なくとも２以上備え、各信号受信手段は
接続コネクタに接続されているときに接続されているこ
とを表す接続状態信号を出力し、接続状態信号から、信
号受信手段の接続コネクタへの接続数に応じて、信号伝
送路への信号分配調整を行って、各信号受信手段の接続
コネクタとの挿抜に応じて各信号受信手段への供給信号
を補償することで、各信号受信手段の接続数が変化して
も良好な信号を各信号受信手段に与えることができる。

【図面の簡単な説明】

【図１】この発明の一実施例の伝送装置の構成図であ
る。

【図２】従来例におけるインサート試験システムにおけ
る構成図である。

【図３】従来例の伝送装置の構成図である。

【図４】一実施例の交流特性等価回路図である。

【図５】一実施例の直流特性等価回路図である。

【図６】一実施例の終端抵抗値ｒｃ１と実装枚数との関
係図である。

【図７】一実施例の終端抵抗値ｒｃ２と実装枚数との関
係図である。

【図８】一実施例の電力供給調整回路の構成図である。

【図９】一実施例の実装枚数判定部の構成図である。

【図１０】一実施例の抵抗値制御部の構成図である。

【図１１】一実施例の動作タイミングチャート（その
１）である。

【図１２】一実施例の動作タイミングチャート（その
２）である。

【図１３】他の実施例の電力供給調整回路の構成図であ
る。

【図１４】他の実施例の抵抗値制御部の構成図である。

【図１５】その他の実施例の実装枚数判定部の構成図で
ある。

【図１６】その他の実施例の抵抗値制御部の構成図であ
る。

【符号の説明】

１ｂ…試験制御回路、１０…抵抗値制御部、１１…実装
枚数判定部、Ｄ１、Ｄｎ…ドライバ、ＩＮＦ１〜ＩＮＦ
ｎ…インタフェースモジュール、Ｊ１〜Ｊｎ…インタフ
ェースモジュール実装情報、ｋ１〜ｋｎ…バックボード
の接続コネクタ、ＰＣＲ…電力供給調整回路、ｒｃ１…
固定抵抗器、ｒｃ２…可変抵抗回路、Ｒｘ１〜Ｒｘｎ…
レシーバ、Ｖｃｃ…固定電力源。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 信号受信手段で使用するための信号を信
   号伝送路へ出力する信号出力手段と、 上記信号出力手段からの信号を接続コネクタによって挿
   抜可能な少なくとも２以上の信号受信手段に分配するた
   めの信号伝送路とを備え、 更に上記信号伝送路からの信号を接続コネクタを通じて
   受ける挿抜可能な信号受信手段を少なくとも２以上備
   え、 各信号受信手段は接続コネクタに接続されているときに
   接続されていることを表す接続状態信号を出力し、 上記接続状態信号から、信号受信手段の接続コネクタへ
   の接続数に応じて、上記信号伝送路への信号分配調整を
   行って、 上記各信号受信手段の接続コネクタとの挿抜に応じて各
   信号受信手段への供給信号を補償することを特徴とする
   供給信号補償方法。
2. 【請求項２】 上記信号分配調整は、信号受信手段の接
   続コネクタへの接続数に応じて、上記信号伝送路への印
   加電圧を調整する、上記信号伝送路の信号の電流を調整
   する、上記信号伝送路と各信号受信手段との間のインピ
   ーダンス整合状態を調整する、又は上記信号伝送路の信
   号の増幅を調整する、のいずれかの信号分配調整を行う
   ことを特徴とする請求項１に記載の供給信号補償方法。
3. 【請求項３】 信号受信手段で使用するための信号を信
   号伝送路へ出力する信号出力手段と、 上記信号出力手段からの信号を接続コネクタによって挿
   抜可能な少なくとも２以上の信号受信手段に分配するた
   めの信号伝送路とを備え、 上記信号伝送路からの信号を接続コネクタを通じて受け
   る挿抜可能な信号受信手段を少なくとも２以上備え、し
   かも、各信号受信手段は接続コネクタに接続されている
   ときに接続されていることを表す接続状態信号を出力し
   得る接続状態信号出力手段を備え、 上記接続状態信号を受けて、信号受信手段の接続コネク
   タへの接続数に応じて、上記信号伝送路への信号分配調
   整を行う信号分配調整手段を備えて、上記各信号受信手
   段の接続コネクタとの挿抜に応じて各信号受信手段への
   供給信号を補償する構成としたことを特徴とする供給信
   号補償装置。
4. 【請求項４】 上記信号分配調整手段は、信号受信手段
   の接続コネクタへの接続数に応じて、上記信号伝送路へ
   の印加電圧を調整する手段、上記信号伝送路の電流を調
   整する手段、上記信号伝送路と各信号受信手段との間の
   インピーダンス整合状態を調整する手段、又は上記信号
   伝送路の信号の増幅を調整する手段、のいずれかの手段
   を備えてなることを特徴とした請求項３に記載の供給信
   号補償装置。
5. 【請求項５】 上記請求項３又は４に記載の上記供給信
   号補償装置が備えられる供給信号処理システムであっ
   て、 上記２以上の各信号受信手段にインタフェース対応し
   て、２以上の信号処理手段が備えられていて、 各信号受信手段は信号伝送路から受信した信号を、イン
   タフェース対応する上記２以上の信号処理手段に与え、 各信号処理手段は与えられた信号を処理することを特徴
   とした供給信号処理システム。