JPH0722866A - Differential amplifier circuit - Google Patents
Differential amplifier circuitInfo
- Publication number
- JPH0722866A JPH0722866A JP5100450A JP10045093A JPH0722866A JP H0722866 A JPH0722866 A JP H0722866A JP 5100450 A JP5100450 A JP 5100450A JP 10045093 A JP10045093 A JP 10045093A JP H0722866 A JPH0722866 A JP H0722866A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- differential amplifier
- voltage difference
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 10
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、ＣＤドライバー等、
各種駆動回路に用いられる差動増幅回路に関する。This invention relates to a CD driver, etc.
The present invention relates to a differential amplifier circuit used in various drive circuits.
【０００２】[0002]
【従来の技術】従来、ＣＤドライバー等、各種駆動回路
には、例えば図９に示すように、簡易な演算増幅器が用
いられている。この演算増幅器には前段部に差動増幅器
２が設置されており、この場合、差動増幅器２には一対
のトランジスタ２１、２２のエミッタ間を抵抗２３によ
って結合した一つの差動対２４が設置され、各トランジ
スタ２１、２２のエミッタ側には個別に定電流源２５、
２６が接続されている。即ち、この差動増幅器２では定
電流源２５、２６に定電流Ｉを引き込むことで、各トラ
ンジスタ２１、２２に動作電流が供給される。そして、
トランジスタ２１、２２のコレクタ側には差動対２４の
能動負荷としてカレントミラー回路２７が設置されてい
る。即ち、トランジスタ２１のコレクタ側と電源との間
にはベース・コレクタを共通、即ち、ダイオード化され
たトランジスタ２８が接続されているとともに、トラン
ジスタ２２のコレクタ側と電源との間にはトランジスタ
２９が接続されている。2. Description of the Related Art Conventionally, a simple operational amplifier is used in various drive circuits such as a CD driver as shown in FIG. This operational amplifier is provided with a differential amplifier 2 in the front stage, and in this case, the differential amplifier 2 is provided with one differential pair 24 in which the emitters of a pair of transistors 21 and 22 are coupled by a resistor 23. The constant current source 25 is individually provided on the emitter side of each of the transistors 21 and 22.
26 is connected. That is, in the differential amplifier 2, the operating current is supplied to the transistors 21 and 22 by drawing the constant current I into the constant current sources 25 and 26. And
A current mirror circuit 27 is installed as an active load of the differential pair 24 on the collector side of the transistors 21 and 22. That is, a base / collector common, that is, a diode-shaped transistor 28 is connected between the collector side of the transistor 21 and the power source, and a transistor 29 is connected between the collector side of the transistor 22 and the power source. It is connected.
【０００３】この差動増幅器２では、差動対２４の出力
がトランジスタ２９のコレクタ側から取り出され、その
出力取出し手段とともにその出力をトランジスタ２２の
ベースに帰還する帰還ループ４を構成するトランジスタ
６が設置されている。トランジスタ６は電源とトランジ
スタ２２のベースとの間に接続され、トランジスタ６の
ベースがトランジスタ２２のコレクタに接続されてい
る。そして、トランジスタ２２のベースと基準電位点
（接地点）との間には定電流源８が接続され、トランジ
スタ６から定電流が定電流源８に引き込まれる。In this differential amplifier 2, the output of the differential pair 24 is taken out from the collector side of the transistor 29, and the transistor 6 which constitutes the feedback loop 4 for returning the output to the base of the transistor 22 together with the output taking-out means. is set up. The transistor 6 is connected between the power supply and the base of the transistor 22, and the base of the transistor 6 is connected to the collector of the transistor 22. The constant current source 8 is connected between the base of the transistor 22 and the reference potential point (ground point), and a constant current is drawn from the transistor 6 to the constant current source 8.
【０００４】そこで、このような演算増幅器では、入力
端子１０を通して入力信号が加えられると、その入力信
号が差動増幅器２で増幅され、その出力がカレントミラ
ー回路２７のトランジスタ２９を通してトランジスタ６
のベースに加えられ、定電流源８に引き込まれる定電流
との関係によりトランジスタ６を介して出力端子１２か
ら取り出されるとともに、その出力電流の一部がトラン
ジスタ２２のベースに帰還されるのである。このように
エミッタ間を抵抗２３で結合した差動対２４を用いた差
動増幅器２は、定電流値を上げてスルーレートを上昇さ
せながら増幅利得を取る必要がない場合等に多用されて
いる。Therefore, in such an operational amplifier, when an input signal is applied through the input terminal 10, the input signal is amplified by the differential amplifier 2 and its output is passed through the transistor 29 of the current mirror circuit 27 and the transistor 6.
The output current is taken out from the output terminal 12 via the transistor 6 due to the relation with the constant current that is added to the base of the output of the constant current source 8 and a part of the output current is fed back to the base of the transistor 22. In this way, the differential amplifier 2 using the differential pair 24 in which the emitters are coupled by the resistor 23 is often used when it is not necessary to obtain an amplification gain while increasing the constant current value and increasing the slew rate. .
【０００５】[0005]
【発明が解決しようとする課題】ところで、このような
差動増幅器２では、ＩＣの製造上、定電流源２５、２６
を構成するトランジスタの不揃いによって定電流Ｉにば
らつきが生じたとき、そのばらつきによるオフセットが
発生することが知られている。このオフセットが発生す
るメカニズムを説明する。説明を簡略化するため、図１
０の（Ａ）に示すように、帰還ループ４を簡略化すると
ともに、各トランジスタ２１、２２、２８、２９を理想
的なトランジスタとする。トランジスタ２８は、図面上
ダイオードとして表記しているが、ベース・コレクタを
共通化したトランジスタであり、図９に示した差動増幅
器２と同様のカレントミラー回路２７を構成するもので
ある。そこで、この差動増幅器２において、トランジス
タ２１のコレクタ電流はカレントミラー回路２７で反転
されてトランジスタ２２のコレクタ側に流れるものとす
れば、その電流バランスを取るため、各トランジスタ２
１、２２、２８、２９に流れる電流は等しくなければな
らない。トランジスタ２１、２２のコレクタ電流をＩｃ
1 、Ｉｃ2 とすれば、Ｉｃ1 ＝Ｉｃ2 となる。例えば、
定電流源２５側の定電流ＩがΔＩだけ増加したとする。
トランジスタ２１、２２のエミッタ電流をＩｅ1 、Ｉｅ
2 とすれば、Ｉｃ1 ＝Ｉｃ2 からＩｅ1 ＝Ｉｅ2 とな
る。このため、トランジスタ２１、２２の各エミッタ電
流Ｉｅ1 、Ｉｅ2 は、Ｉｅ1 ＝Ｉｅ2 ＝Ｉ＋ΔＩ／２と
なる。したがって、抵抗２３に流れる電流は、ΔＩ／２
となり、抵抗２３の抵抗値をＲとすると、抵抗２３には
抵抗値と流れる電流との積による電圧降下により、抵抗
２３の端子間、即ち、エミッタ間には電圧（Ｒ×ΔＩ／
２）が発生する。そして、Ｉｃ1 ＝Ｉｃ2 、Ｉｅ1 ＝Ｉ
ｅ2 を満足するため、トランジスタ２１、２２のエミッ
タ間に発生した電圧（Ｒ×ΔＩ／２）と同じ電圧値がト
ランジスタ２２のベースとトランジスタ２１のベースと
の間にオフセット電圧ΔＶ（＝Ｒ×ΔＩ／２）として発
生することになる。By the way, in the differential amplifier 2 as described above, the constant current sources 25 and 26 are produced in the manufacture of the IC.
It is known that when the constant current I fluctuates due to the non-uniformity of the transistors configuring the above, an offset occurs due to the fluctuation. The mechanism by which this offset occurs will be described. To simplify the description, FIG.
As shown in (A) of 0, the feedback loop 4 is simplified and each of the transistors 21, 22, 28 and 29 is an ideal transistor. Although shown as a diode in the drawing, the transistor 28 is a transistor having a common base / collector, and constitutes the same current mirror circuit 27 as the differential amplifier 2 shown in FIG. Therefore, in the differential amplifier 2, if the collector current of the transistor 21 is inverted by the current mirror circuit 27 and flows to the collector side of the transistor 22, the current is balanced so that each transistor 2
The currents flowing through 1, 22, 28, 29 must be equal. The collector current of the transistors 21 and 22 is Ic
If 1 and Ic 2 , then Ic 1 = Ic 2 . For example,
It is assumed that the constant current I on the constant current source 25 side increases by ΔI.
The emitter currents of the transistors 21 and 22 are Ie 1 and Ie
If 2 , then Ic 1 = Ic 2 to Ie 1 = Ie 2 . Therefore, the emitter currents Ie 1 and Ie 2 of the transistors 21 and 22 are Ie 1 = Ie 2 = I + ΔI / 2. Therefore, the current flowing through the resistor 23 is ΔI / 2.
When the resistance value of the resistor 23 is R, a voltage drop (R × ΔI /) occurs between the terminals of the resistor 23, that is, between the emitters due to a voltage drop due to the product of the resistance value and the flowing current.
2) occurs. Then, Ic 1 = Ic 2 and Ie 1 = I
In order to satisfy e 2 , the same voltage value as the voltage (R × ΔI / 2) generated between the emitters of the transistors 21 and 22 has an offset voltage ΔV (= R ×) between the base of the transistor 22 and the base of the transistor 21. It will occur as ΔI / 2).
【０００６】ところで、この差動増幅器２において、図
１０の（Ｂ）に示すように、帰還ループ４を切断すると
ともに、各トランジスタ２１、２２のベースを接地して
回路を見ると、トランジスタ２１、２２に流れる電流は
それぞれエミッタ測定電流値であり、抵抗２３に流れる
電流は、トランジスタ２１、２２で指数圧縮されてダイ
オード電圧差で流れる電流であるから、定電流Ｉにおけ
るばらつき電流ΔＩが小さければ無視できる程度のもの
である。In the differential amplifier 2, as shown in FIG. 10B, the feedback loop 4 is cut off, and the bases of the transistors 21 and 22 are grounded. The current flowing through 22 is the emitter measured current value, and the current flowing through the resistor 23 is the current that is exponentially compressed by the transistors 21 and 22 and flows due to the diode voltage difference. Therefore, it is ignored if the variation current ΔI in the constant current I is small. It is possible.
【０００７】ところが、図１０の（Ａ）に示すように、
帰還ループ４を以てトランジスタ２２のベース側にトラ
ンジスタ２９からばらつき電流ΔＩによる電流が帰還さ
れるため、ΔＩ＝０の帰還動作によって、Ｉｃ1 ＝Ｉｃ
2 が成立し、定電流Ｉ＋ΔＩ、Ｉが各トランジスタ２
１、２２に電流Ｉ＋ΔＩ／２に均等に配分される結果、
オフセットが発生することになる。However, as shown in FIG.
Since the current due to the variation current ΔI is fed back from the transistor 29 to the base side of the transistor 22 through the feedback loop 4, Ic 1 = Ic by the feedback operation of ΔI = 0.
2 is established, and the constant current I + ΔI, I is each transistor 2
As a result of being evenly distributed to the currents I and ΔI / 2,
Offset will occur.
【０００８】そこで、この発明は、このような差動対に
流すべき定電流のばらつきによる差動増幅器の入力間に
発生するオフセットの低減を図った差動増幅回路を提供
することを目的とする。Therefore, an object of the present invention is to provide a differential amplifier circuit in which the offset generated between the inputs of the differential amplifier due to the variation of the constant current to be passed through the differential pair is reduced. .
【０００９】[0009]
【課題を解決するための手段】即ち、この発明の差動増
幅回路は、トランジスタ差動対（差動対２４）を備えた
差動増幅器（２）と、この差動増幅器の前記トランジス
タ差動対の入力部間に生じた電圧差を検出し、その電圧
差に応じた電流を前記差動対の動作電流に対して加算又
は減算することにより、前記電圧差を生じさせた電流を
相殺する電流相殺回路（１４）とを備えたことを特徴と
する。That is, the differential amplifier circuit of the present invention comprises a differential amplifier (2) having a transistor differential pair (differential pair 24), and the transistor differential of the differential amplifier. The voltage difference generated between the pair of input parts is detected, and the current corresponding to the voltage difference is added or subtracted from the operating current of the differential pair to cancel the current causing the voltage difference. And a current canceling circuit (14).
【００１０】[0010]
【作用】トランジスタ差動対を構成する各トランジスタ
に個別に接続された各定電流源の定電流にばらつきがあ
ると、トランジスタのエミッタ間を結合する抵抗の端子
間にそのばらつき電流に応じた電圧差が生じ、これがオ
フセットとしてトランジスタ差動対のベース間に現れ
る。When the constant currents of the constant current sources individually connected to the transistors forming the transistor differential pair have variations, a voltage corresponding to the variation current is generated between the terminals of the resistor coupling the emitters of the transistors. A difference occurs, which appears as an offset between the bases of the transistor differential pair.
【００１１】そこで、電流相殺回路では、トランジスタ
差動対を構成するトランジスタの電極間、即ち、ベース
間に発生する電圧差を検出し、その電圧差に応じた電流
を差動対に供給することにより、電圧差を生じさせてい
る電流を相殺し、差動増幅器に発生するオフセットを低
減させている。Therefore, in the current cancellation circuit, the voltage difference generated between the electrodes of the transistors forming the transistor differential pair, that is, between the bases is detected, and a current corresponding to the voltage difference is supplied to the differential pair. This cancels out the current that causes the voltage difference, and reduces the offset generated in the differential amplifier.
【００１２】[0012]
【実施例】図１は、この発明の差動増幅回路の第１実施
例を示す。この差動増幅回路に設置された差動増幅器２
には、トランジスタ差動対を成す第１及び第２のトラン
ジスタ２１、２２が設置されている。各トランジスタ２
１、２２は、エミッタ間が抵抗２３で結合されて１つの
差動対２４を構成している。抵抗２３は差動増幅器２の
増幅利得を設定する手段であって、その抵抗値によって
所望の増幅利得が設定される。1 shows a first embodiment of the differential amplifier circuit according to the present invention. Differential amplifier 2 installed in this differential amplifier circuit
Is provided with first and second transistors 21 and 22 that form a transistor differential pair. Each transistor 2
The first and the second emitters 22 are coupled between the emitters by a resistor 23 to form one differential pair 24. The resistor 23 is means for setting the amplification gain of the differential amplifier 2, and a desired amplification gain is set by the resistance value thereof.
【００１３】各トランジスタ２１、２２のエミッタ側と
基準電位点（接地点）との間には個別に定電流源２５、
２６が接続されており、各トランジスタ２１、２２の動
作電流がその定電流によって与えられるようになってい
る。また、トランジスタ２１、２２のコレクタ側には、
差動対２４の能動負荷としてカレントミラー回路２７が
接続されている。このカレントミラー回路２７は、ベー
ス・コレクタを共通にしてダイオードを構成するトラン
ジスタ２８と、このトランジスタ２８のベース・コレク
タとベースが共通に接続されたトランジスタ２９とから
構成されている。したがって、この差動増幅器２は、ト
ランジスタ２１、２２のベース側の入力端子１０、１１
に対する入力信号を増幅し、その出力をトランジスタ２
９のコレクタ側から取り出すことができるものである。A constant current source 25 is individually provided between the emitter side of each of the transistors 21 and 22 and the reference potential point (ground point).
26 is connected so that the operating current of each of the transistors 21 and 22 is given by its constant current. Also, on the collector side of the transistors 21 and 22,
A current mirror circuit 27 is connected as an active load of the differential pair 24. The current mirror circuit 27 includes a transistor 28 having a base / collector in common to form a diode, and a transistor 29 having the base / collector and the base of the transistor 28 connected in common. Therefore, the differential amplifier 2 includes the input terminals 10, 11 on the base side of the transistors 21, 22.
Amplifies the input signal to and outputs its output to transistor 2
9 can be taken out from the collector side.
【００１４】そして、この差動増幅器２には、定電流源
２５、２６の定電流のばらつきによって抵抗２３に発生
する電圧差で生じるオフセットを低減する手段として、
オフセットの原因となる電流を帰還して相殺させる電流
相殺回路１４が設置されている。この電流相殺回路１４
には制御増幅器１４０が用いられており、その正相入力
端子にトランジスタ２１のベース、その逆相入力端子に
トランジスタ２２のベースが接続され、ベース間に発生
する電圧差が制御増幅器１４０に検出される。この制御
増幅器１４０では、その検出した電圧差に応じた制御電
流を発生し、電圧差の検出とは逆相関係を以て、その正
相出力をトランジスタ２２のコレクタ側、その逆相出力
をトランジスタ２１のコレクタ側に供給し、電圧差の原
因となる電流を相殺するようにしている。The differential amplifier 2 is provided with means for reducing an offset caused by a voltage difference generated in the resistor 23 due to a variation in the constant currents of the constant current sources 25 and 26.
A current canceling circuit 14 is provided for feeding back and canceling the current causing the offset. This current cancellation circuit 14
A control amplifier 140 is used in the control amplifier 140, the base of the transistor 21 is connected to the positive phase input terminal of the control amplifier 140, and the base of the transistor 22 is connected to the negative phase input terminal thereof. It The control amplifier 140 generates a control current according to the detected voltage difference, and has a positive phase output on the collector side of the transistor 22 and a negative phase output on the transistor 21 in a phase opposite to the detection of the voltage difference. The current is supplied to the collector side to cancel the current that causes the voltage difference.
【００１５】このように電流相殺回路１４を備えた差動
増幅回路の動作を説明する。図２に示す差動増幅器２で
は、トランジスタ２１のベースを接地し、また、トラン
ジスタ２２のベース・コレクタ間に帰還ループ４を形成
するとともに、トランジスタ２２のベースに出力端子１
２を形成する。制御増幅器１４０には差動入力、差動電
流出力型の増幅器を使用し、その正相入力、逆相入力を
Ｖｉ（＋）、Ｖｉ（−）とすると、その出力電流である
正相出力電流Ｉｏ（＋）、逆相出力電流Ｉｏ（−）は、 Ｉｏ（＋）＝ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝ ・・・（１） Ｉｏ（−）＝−ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝ ・・・（２） となる。ただし、ｋは、制御増幅器１４０の差動入力電
圧差を出力電流に変換する変換利得係数である。The operation of the differential amplifier circuit having the current cancellation circuit 14 will be described. In the differential amplifier 2 shown in FIG. 2, the base of the transistor 21 is grounded, the feedback loop 4 is formed between the base and collector of the transistor 22, and the output terminal 1 is provided at the base of the transistor 22.
Form 2. When a differential input / differential current output type amplifier is used as the control amplifier 140 and the positive phase input and the negative phase input are Vi (+) and Vi (−), the positive phase output current which is the output current. Io (+) and the negative-phase output current Io (-) are: Io (+) = k {Vi (+)-Vi (-)} (1) Io (-) =-k {Vi (+) −Vi (−)} (2) Here, k is a conversion gain coefficient for converting the differential input voltage difference of the control amplifier 140 into an output current.
【００１６】ここで、定電流源２５、２６の定電流をＩ
＋ΔＩ、Ｉとすれば、制御増幅器１４０を付加する前の
差動増幅器２において、抵抗２３に発生する電圧は、Ｒ
・ΔＩ／２となる。したがって、制御増幅器１４０を接
続し、この制御増幅器１４０には、 Ｉｏ（＋）＝ｋ（−Ｒ・ΔＩ／２）＝−ｋ・Ｒ・ΔＩ／２ ・・・（３） Ｉｏ（−）＝−ｋ（−Ｒ・ΔＩ／２）＝ｋ・Ｒ・ΔＩ／２ ・・・（４） が出力されることになり、正相出力電流Ｉｏ（＋）に逆
相電流−ｋ・Ｒ・ΔＩ／２、逆相出力電流Ｉｏ（−）に
正相電流ｋ・Ｒ・ΔＩ／２が出力される。これらの出力
電流を差動対２４に帰還させると、 トランジスタ２９からの流出電流・・・Ｉ＋ΔＩ／２−
ｋ・Ｒ・ΔＩ／２ トランジスタ２２からの流出電流・・・Ｉ＋ΔＩ／２＋
ｋ・Ｒ・ΔＩ／２ となり、この電流が帰還ループ４を以て帰還されるた
め、差動増幅器２における電流の入出力は相殺されるた
め、 トランジスタ２９からの流出電流・・・Ｉ＋ΔＩ／２ トランジスタ２２からの流出電流・・・Ｉ＋ΔＩ／２ に平衡する。Here, the constant current of the constant current sources 25 and 26 is I
If + ΔI, I, the voltage generated in the resistor 23 in the differential amplifier 2 before the control amplifier 140 is added is R
・ It becomes ΔI / 2. Therefore, the control amplifier 140 is connected to the control amplifier 140, and Io (+) = k (−R · ΔI / 2) = − k · R · ΔI / 2 (3) Io (−) = −k (−R · ΔI / 2) = k · R · ΔI / 2 (4) is output, and the negative phase current −k · R · ΔI is added to the positive phase output current Io (+). / 2, the positive phase current k · R · ΔI / 2 is output as the negative phase output current Io (−). When these output currents are fed back to the differential pair 24, the outflow current from the transistor 29 ... I + ΔI / 2−
k · R · ΔI / 2 Outflow current from transistor 22 ... I + ΔI / 2 +
k · R · ΔI / 2, and this current is fed back through the feedback loop 4, so that the input / output of the current in the differential amplifier 2 is canceled out, so the outflow current from the transistor 29 ... I + ΔI / 2 transistor 22 Outflow current from ... Equilibrate to I + ΔI / 2.
【００１７】このとき、トランジスタ２１、２２の各コ
レクタ電流をＩｃ1 、Ｉｃ2 とすると、 Ｉｃ1 ＝Ｉ＋ΔＩ／２＋ｋ・Ｒ・ΔＩ／２ ・・・（５） Ｉｃ2 ＝Ｉ＋ΔＩ／２−ｋ・Ｒ・ΔＩ／２ ・・・（６） となる。ここで、トランジスタ２１、２２を理想的なト
ランジスタとすれば、各トランジスタ２１、２２の各エ
ミッタ電流をＩｅ1 、Ｉｅ2 とすると、Ｉｃ1 ＝Ｉ
ｅ1 、Ｉｃ2 ＝Ｉｅ2 となる。各トランジスタ２１、２
２のエミッタ側の各定電流Ｉ＋ΔＩ、Ｉがエミッタ電流
Ｉｅ1 、Ｉｅ2 に配分されることを考え、トランジスタ
２１、２２のエミッタ間電流をΔＩｒとすると、 ΔＩｒ＝ΔＩ／２−ｋ・Ｒ・ΔＩ／２＝ΔＩ／２（１−ｋ・Ｒ） ・・・（７） となる。したがって、抵抗２３の端子間に発生する電圧
ΔＶｒは、 ΔＶｒ＝Ｒ・ΔＩｒ＝Ｒ・ΔＩ／２（１−ｋ・Ｒ） ・・・（８） となり、制御増幅器１４０の接続前より明らかに減少す
ることが分かる。特に、式（８）において、１−ｋ・Ｒ
＝０、即ち、１＝ｋ・Ｒ、ｋ＝１／Ｒとなるように定数
を設定したときには、電圧ΔＶｒ＝０となり、オフセッ
トを皆無にすることができる。At this time, assuming that the collector currents of the transistors 21 and 22 are Ic 1 and Ic 2 , Ic 1 = I + ΔI / 2 + k · R · ΔI / 2 (5) Ic 2 = I + ΔI / 2−k · R · ΔI / 2 (6) Here, assuming that the transistors 21 and 22 are ideal transistors, Ic 1 = Ie where Ie 1 and Ie 2 are the emitter currents of the transistors 21 and 22, respectively.
e 1 and Ic 2 = Ie 2 . Each transistor 21, 2
Considering that the constant currents I + ΔI, I on the emitter side of 2 are distributed to the emitter currents Ie 1 and Ie 2 , and the current between the emitters of the transistors 21 and 22 is ΔIr, ΔIr = ΔI / 2−k · R · ΔI / 2 = ΔI / 2 (1-k · R) (7) Therefore, the voltage ΔVr generated between the terminals of the resistor 23 becomes ΔVr = R · ΔIr = R · ΔI / 2 (1-k · R) (8), which is clearly smaller than that before the control amplifier 140 is connected. I know what to do. Particularly, in the formula (8), 1-k · R
When the constants are set such that = 0, that is, 1 = k · R and k = 1 / R, the voltage ΔVr = 0 and the offset can be eliminated.
【００１８】このような動作は制御増幅器１４０を単純
な差動増幅器とした場合にも得られ、その場合には、制
御増幅器１４０の動作を示す式（１）、（２）は、 Ｉｏ（＋）＝ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝＋Ｉｑ ・・・（９） Ｉｏ（−）＝−ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝＋Ｉｑ ・・・（１０） に変形されるのみで、同様の電圧差を相殺する動作が行
われる。Such an operation can be obtained even when the control amplifier 140 is a simple differential amplifier. In that case, the equations (1) and (2) showing the operation of the control amplifier 140 are expressed by Io (+ ) = K {Vi (+)-Vi (-)} + Iq ... (9) Io (-) =-k {Vi (+)-Vi (-)} + Iq ... (10) Only by this, the same operation for canceling the voltage difference is performed.
【００１９】次に、図３は、この発明の差動増幅回路の
第２実施例を示す。第１実施例の差動増幅回路では、抵
抗２３に発生する電圧差をトランジスタ２１、２２のベ
ース間で検出したが、図３に示すように、トランジスタ
２１、２２のエミッタ間から直接検出するようにしても
よい。即ち、電流相殺回路１４の制御増幅器１４０の正
相入力側をトランジスタ２１のエミッタ、その逆相入力
側をトランジスタ２２のエミッタに接続して電圧差を検
出し、その電圧差に応じた電流、即ち、正相出力電流を
トランジスタ２２のコレクタ側、逆相出力電流をトラン
ジスタ２１のコレクタ側に供給することにより、前記実
施例と同様に電圧差を生じさせる電流を相殺してオフセ
ットを低減させることができる。Next, FIG. 3 shows a second embodiment of the differential amplifier circuit of the present invention. In the differential amplifier circuit of the first embodiment, the voltage difference generated in the resistor 23 is detected between the bases of the transistors 21 and 22, but as shown in FIG. 3, it is detected directly between the emitters of the transistors 21 and 22. You may That is, the positive phase input side of the control amplifier 140 of the current canceling circuit 14 is connected to the emitter of the transistor 21 and the negative phase input side thereof is connected to the emitter of the transistor 22 to detect a voltage difference, and a current corresponding to the voltage difference, that is, By supplying the positive-phase output current to the collector side of the transistor 22 and the negative-phase output current to the collector side of the transistor 21, it is possible to cancel the current that causes the voltage difference and reduce the offset, as in the above embodiment. it can.
【００２０】次に、図４は、図１に示した差動増幅回路
の具体的な回路構成例を示す。制御増幅器１４０はエミ
ッタを共通にしたトランジスタ１４１、１４２からなる
差動対に定電流源１４３を接続した差動増幅器で構成さ
れている。即ち、トランジスタ１４１のベースはトラン
ジスタ２１のベース、トランジスタ１４２のベースはト
ランジスタ２２のベースに接続することにより、トラン
ジスタ１４１、１４２でトランジスタ２１、２２のベー
ス間に発生する電圧差を検出し、その電圧差に応じた電
流をトランジスタ２１、２２のコレクタ側からトランジ
スタ１４１、１４２を通して定電流源１４３に引き込
み、抵抗２３に生じる電圧差の原因である定電流源２
５、２６における定電流のばらつき電流を相殺してオフ
セットの低減を図っている。Next, FIG. 4 shows a specific circuit configuration example of the differential amplifier circuit shown in FIG. The control amplifier 140 is composed of a differential amplifier in which a constant current source 143 is connected to a differential pair composed of transistors 141 and 142 having a common emitter. That is, the base of the transistor 141 is connected to the base of the transistor 21, and the base of the transistor 142 is connected to the base of the transistor 22, so that the voltage difference generated between the bases of the transistors 21 and 22 is detected by the transistors 141 and 142, and the voltage difference is detected. A current corresponding to the difference is drawn from the collector side of the transistors 21 and 22 to the constant current source 143 through the transistors 141 and 142, and the constant current source 2 that causes the voltage difference generated in the resistor 23.
The offset current is reduced by offsetting the constant current variation currents in Nos. 5 and 26.
【００２１】次に、図５は、図１に示した差動増幅回路
の具体的な回路構成例を示す。制御増幅器１４０はエミ
ッタを共通にしたＰＮＰ型のトランジスタ１４４、１４
５からなる差動対と電源との間に定電流源１４６を接続
した差動増幅器で構成されている。即ち、トランジスタ
１４４のベースはトランジスタ２１のベース、トランジ
スタ１４５のベースはトランジスタ２２のベースに接続
することにより、トランジスタ１４４、１４５でトラン
ジスタ２１、２２のベース間に発生する電圧差を検出
し、その電圧差に応じた電流を電源側の定電流源１４６
からトランジスタ１４４、１４５を通してトランジスタ
２１、２２のエミッタ側に供給することにより、抵抗２
３に生じる電圧差の原因である定電流源２５、２６にお
ける定電流のばらつき電流を相殺してオフセットの低減
を図っている。Next, FIG. 5 shows a specific circuit configuration example of the differential amplifier circuit shown in FIG. The control amplifier 140 is a PNP type transistor 144, 14 having a common emitter.
It is composed of a differential amplifier in which a constant current source 146 is connected between a differential pair composed of 5 and a power source. That is, the base of the transistor 144 is connected to the base of the transistor 21, and the base of the transistor 145 is connected to the base of the transistor 22. Thus, the voltage difference generated between the bases of the transistors 21 and 22 is detected by the transistors 144 and 145, and the voltage difference is detected. A constant current source 146 on the power source side supplies a current according to the difference.
From the resistors 2 and 22 through the transistors 144 and 145 to the emitter side of the transistors 21 and 22,
The offset current is reduced by canceling out the variation current of the constant currents in the constant current sources 25 and 26, which is the cause of the voltage difference generated in No. 3.
【００２２】次に、図６は、図３に示した差動増幅回路
の具体的な回路構成例を示す。制御増幅器１４０はエミ
ッタを共通にしたトランジスタ１４７、１４８からなる
差動対に定電流源１４９を接続した差動増幅器で構成さ
れている。即ち、トランジスタ１４７のベースはトラン
ジスタ２１のエミッタ、トランジスタ１４８のベースは
トランジスタ２２のエミッタに接続することにより、ト
ランジスタ１４７、１４８でトランジスタ２１、２２の
エミッタ間に発生する電圧差を検出し、その電圧差に応
じた電流をトランジスタ２１、２２のコレクタ側からト
ランジスタ１４７、１４８を通して定電流源１４９に引
き込み、抵抗２３に生じる電圧差の原因である定電流源
２５、２６における定電流のばらつき電流を相殺してオ
フセットの低減を図っている。Next, FIG. 6 shows a specific circuit configuration example of the differential amplifier circuit shown in FIG. The control amplifier 140 is composed of a differential amplifier in which a constant current source 149 is connected to a differential pair made up of transistors 147 and 148 having a common emitter. That is, the base of the transistor 147 is connected to the emitter of the transistor 21 and the base of the transistor 148 is connected to the emitter of the transistor 22, so that the voltage difference generated between the emitters of the transistors 21 and 22 is detected by the transistors 147 and 148, and the voltage difference is detected. A current corresponding to the difference is drawn from the collector side of the transistors 21 and 22 to the constant current source 149 through the transistors 147 and 148, and the variation current of the constant current in the constant current sources 25 and 26 that causes the voltage difference generated in the resistor 23 is canceled. To reduce the offset.
【００２３】次に、図７は、図４に示した差動増幅回路
の具体的な回路構成例を示す。この実施例では、差動増
幅器２の出力がトランジスタ２９のコレクタ側から取り
出され、その出力を増幅して取り出す出力回路１６に加
えられている。即ち、トランジスタ２９のコレクタには
トランジスタ１６１のベースが接続され、トランジスタ
２２が導通状態にあるとき、ベース電流がトランジスタ
２２に引き込まれる。トランジスタ１６１のコレクタ側
にはダイオード１６２、１６３を通して定電流源１６４
が直列に接続され、トランジスタ１６１に流れる電流は
ダイオード１６２、１６３を通して定電流源１６４に引
き込まれる。トランジスタ１６１のコレクタには、出力
トランジスタ１６５のベースが接続され、ダイオード１
６３のカソードには出力トランジスタ１６７のベースが
接続されている。各出力トランジスタ１６５、１６７
は、電源と接地点との間に直列に接続されており、共通
に接続されたエミッタには出力端子１７が形成されてい
る。Next, FIG. 7 shows a specific circuit configuration example of the differential amplifier circuit shown in FIG. In this embodiment, the output of the differential amplifier 2 is taken out from the collector side of the transistor 29 and added to the output circuit 16 which amplifies and takes out the output. That is, the base of the transistor 161 is connected to the collector of the transistor 29, and the base current is drawn into the transistor 22 when the transistor 22 is conductive. A constant current source 164 is provided on the collector side of the transistor 161 through diodes 162 and 163.
Are connected in series, and the current flowing through the transistor 161 is drawn into the constant current source 164 through the diodes 162 and 163. The base of the output transistor 165 is connected to the collector of the transistor 161, and the diode 1
The base of the output transistor 167 is connected to the cathode of 63. Output transistors 165 and 167
Are connected in series between a power source and a ground point, and an output terminal 17 is formed on the commonly connected emitters.
【００２４】したがって、この演算増幅器では、トラン
ジスタ１６１を通して流れる電流によるダイオード１６
２、１６３に発生する電圧によって出力トランジスタ１
６５、１６７のバイアス電圧が設定されており、トラン
ジスタ１６１の出力電流によって出力トランジスタ１６
５、１６７が交互に導通し、その出力が出力端子１７か
ら取り出される。Therefore, in this operational amplifier, the diode 16 due to the current flowing through the transistor 161 is used.
The output transistor 1 depends on the voltage generated in
The bias voltages of 65 and 167 are set, and the output current of the transistor 161 causes the output transistor 16
5, 167 are alternately conducted, and the output is taken out from the output terminal 17.
【００２５】次に、図８は、この発明の差動増幅回路の
第３実施例を示す。この実施例の電流相殺回路１４は、
図４に示した電流相殺回路１４と同種の回路構成を成し
ており、トランジスタ２１、２２のベース間電圧を検出
するため、エミッタを共通にしたトランジスタ２４１、
２４２からなる差動対に定電流源２４３を接続したもの
である。差動対を構成する各トランジスタ２４１、２４
２は、２つのコレクタを持つマルチコレクタトランジス
タを用いて、電流相殺回路１４におけるオフセット電流
を低減するようにしたものである。即ち、トランジスタ
２４１の第１コレクタＣ1 とトランジスタ２４２の第２
コレクタＣ2 との間に第１のカレントミラー回路２４４
が設置され、また、トランジスタ２４２の第１コレクタ
Ｃ1 とトランジスタ２４１の第２コレクタＣ2 との間に
第２のカレントミラー回路２４５が設置され、カレント
ミラー回路２４４はダイオード２４６及びトランジスタ
２４７、カレントミラー回路２４５はダイオード２４８
及びトランジスタ２４９で構成されている。Next, FIG. 8 shows a third embodiment of the differential amplifier circuit of the present invention. The current cancellation circuit 14 of this embodiment is
A transistor 241, which has the same circuit configuration as the current canceling circuit 14 shown in FIG. 4 and has a common emitter for detecting the voltage between the bases of the transistors 21 and 22,
A constant current source 243 is connected to a differential pair composed of 242. Transistors 241, 24 forming a differential pair
In No. 2, a multi-collector transistor having two collectors is used to reduce the offset current in the current cancellation circuit 14. That is, the first collector C 1 of the transistor 241 and the second collector C 1 of the transistor 242.
A first current mirror circuit 244 is provided between the collector and C 2.
Is installed, and a second current mirror circuit 245 is installed between the first collector C 1 of the transistor 242 and the second collector C 2 of the transistor 241. The current mirror circuit 244 includes a diode 246, a transistor 247, and a current collector circuit 247. The mirror circuit 245 is a diode 248.
And a transistor 249.
【００２６】このような構成によれば、トランジスタ２
４１のコレクタ電流が第１コレクタＣ1 及びカレントミ
ラー回路２４４を通してトランジスタ２４２の第２コレ
クタＣ2 に供給され、トランジスタ２４２のコレクタ電
流が第１コレクタＣ1 及びカレントミラー回路２４５を
通してトランジスタ２４１の第２コレクタＣ2 に供給さ
れることにより、各トランジスタ２４１、２４２のベー
ス間に発生するオフセットが相殺される。したがって、
このような電流相殺回路１４を用いれば、差動増幅器２
のオフセットを高精度に相殺し、信頼性の高い増幅特性
を得て増幅利得の制御を実現することができる。According to such a configuration, the transistor 2
The collector current of 41 is supplied to the second collector C 2 of the transistor 242 through the first collector C 1 and the current mirror circuit 244, and the collector current of the transistor 242 is supplied to the second collector C 2 of the transistor 241 through the first collector C 1 and the current mirror circuit 245. By being supplied to the collector C 2 , the offset generated between the bases of the transistors 241 and 242 is canceled. Therefore,
If such a current cancellation circuit 14 is used, the differential amplifier 2
It is possible to cancel the offset of 1 with high accuracy, obtain highly reliable amplification characteristics, and realize control of amplification gain.
【００２７】[0027]
【発明の効果】以上説明したように、この発明によれ
ば、差動増幅器に定電流源による定電流のばらつきによ
って生じるオフセットをそのばらつきに応じて低減する
ことができ、入出力特性の信頼性を向上させ、差動増幅
器の増幅利得の制御性を高めることができる。As described above, according to the present invention, it is possible to reduce the offset caused by the variation of the constant current due to the constant current source in the differential amplifier, and to improve the reliability of the input / output characteristics. And the controllability of the amplification gain of the differential amplifier can be improved.
【図１】この発明の差動増幅回路の第１実施例を示す回
路図である。FIG. 1 is a circuit diagram showing a first embodiment of a differential amplifier circuit of the present invention.
【図２】図１に示した差動増幅回路の動作を説明するた
めの回路図である。FIG. 2 is a circuit diagram for explaining the operation of the differential amplifier circuit shown in FIG.
【図３】この発明の差動増幅回路の第２実施例の具体的
な回路構成例を示す回路図である。FIG. 3 is a circuit diagram showing a specific circuit configuration example of a second embodiment of the differential amplifier circuit of the present invention.
【図４】図１に示した差動増幅回路の具体的な回路構成
例を示す回路図である。4 is a circuit diagram showing a specific circuit configuration example of the differential amplifier circuit shown in FIG.
【図５】図１に示した差動増幅回路の具体的な回路構成
例を示す回路図である。5 is a circuit diagram showing a specific circuit configuration example of the differential amplifier circuit shown in FIG.
【図６】図３に示した差動増幅回路の具体的な回路構成
例を示す回路図である。6 is a circuit diagram showing a specific circuit configuration example of the differential amplifier circuit shown in FIG.
【図７】この発明の差動増幅回路の応用例である演算増
幅器の具体的な回路構成例を示す回路図である。FIG. 7 is a circuit diagram showing a specific circuit configuration example of an operational amplifier which is an application example of the differential amplifier circuit of the present invention.
【図８】この発明の差動増幅回路の第３実施例を示す回
路図である。FIG. 8 is a circuit diagram showing a third embodiment of the differential amplifier circuit of the present invention.
【図９】従来の差動増幅器を用いた演算増幅器を示す回
路図である。FIG. 9 is a circuit diagram showing an operational amplifier using a conventional differential amplifier.
【図１０】図９に示した差動増幅器に発生するオフセッ
トを説明するための回路図である。10 is a circuit diagram for explaining an offset generated in the differential amplifier shown in FIG.
２ 差動増幅器 １４ 電流相殺回路 ２３ 抵抗 ２４ 差動対（トランジスタ差動対） 2 differential amplifier 14 current cancellation circuit 23 resistance 24 differential pair (transistor differential pair)
Claims (1)
と、 この差動増幅器の前記トランジスタ差動対の入力部間に
生じた電圧差を検出し、その電圧差に応じた電流を前記
差動対の動作電流に対して加算又は減算することによ
り、前記電圧差を生じさせた電流を相殺する電流相殺回
路と、 を備えたことを特徴とする差動増幅回路。1. A differential amplifier including a transistor differential pair, and a voltage difference generated between the input parts of the transistor differential pair of the differential amplifier is detected, and a current corresponding to the voltage difference is detected as the difference. A differential amplifier circuit comprising: a current canceling circuit that cancels the current that has caused the voltage difference by adding or subtracting the operating current of the active pair.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5100450A JP3028504B2 (en) | 1993-04-02 | 1993-04-02 | Differential amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5100450A JP3028504B2 (en) | 1993-04-02 | 1993-04-02 | Differential amplifier circuit |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3055796A Division JP2615269B2 (en) | 1991-02-27 | 1991-02-27 | Offset reduction circuit of differential amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722866A true JPH0722866A (en) | 1995-01-24 |
| JP3028504B2 JP3028504B2 (en) | 2000-04-04 |
Family
ID=14274256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5100450A Expired - Fee Related JP3028504B2 (en) | 1993-04-02 | 1993-04-02 | Differential amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3028504B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01221905A (en) * | 1988-01-13 | 1989-09-05 | Tektronix Inc | Wide band differential amplifier |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2615269B2 (en) | 1991-02-27 | 1997-05-28 | ローム 株式会社 | Offset reduction circuit of differential amplifier |
| JP2737113B2 (en) | 1994-07-18 | 1998-04-08 | ローム 株式会社 | Offset reduction circuit of differential amplifier |
-
1993
- 1993-04-02 JP JP5100450A patent/JP3028504B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01221905A (en) * | 1988-01-13 | 1989-09-05 | Tektronix Inc | Wide band differential amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3028504B2 (en) | 2000-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929623A (en) | Regulated power supply circuit | |
| JPS6340366B2 (en) | ||
| JPS6136407B2 (en) | ||
| US5483196A (en) | Amplifier architecture and application thereof to a band-gap voltage generator | |
| US5365191A (en) | Offset reducing circuit for differential amplifier | |
| JPH0476524B2 (en) | ||
| KR890004672B1 (en) | Multiplication circuit | |
| US5115206A (en) | Merged differential amplifier and current source | |
| US4520282A (en) | Electronic impedance circuit including a compensation arrangement for d.c. offset | |
| US6194886B1 (en) | Early voltage and beta compensation circuit for a current mirror | |
| US5371476A (en) | Amplifying circuit | |
| JPH0722866A (en) | Differential amplifier circuit | |
| JPH0750530A (en) | Offset reduction circuit for differential amplifier | |
| KR100291237B1 (en) | Clamp circuit | |
| JPH07202592A (en) | Offset reduction circuit for differential amplifier | |
| US5654666A (en) | High input resistance circuit with base current compensation and method of compensating base current | |
| GB1537484A (en) | Transistor amplifier with over-current prevention circuitry | |
| JPH031844B2 (en) | ||
| US5311147A (en) | High impedance output driver stage and method therefor | |
| US20060091947A1 (en) | Amplifier circuit | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| US4763024A (en) | Gain control cell | |
| JP3318161B2 (en) | Low voltage operation type amplifier and optical pickup using the same | |
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| KR0144661B1 (en) | Offset Reduction Circuit of Differential Amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |