JPH0750530A - Offset reduction circuit for differential amplifier - Google Patents
Offset reduction circuit for differential amplifierInfo
- Publication number
- JPH0750530A JPH0750530A JP6188947A JP18894794A JPH0750530A JP H0750530 A JPH0750530 A JP H0750530A JP 6188947 A JP6188947 A JP 6188947A JP 18894794 A JP18894794 A JP 18894794A JP H0750530 A JPH0750530 A JP H0750530A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- differential amplifier
- voltage difference
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、ＣＤドライバー等、
各種駆動回路に用いられる差動増幅器のオフセット低減
回路に関する。This invention relates to a CD driver, etc.
The present invention relates to an offset reduction circuit for a differential amplifier used in various drive circuits.
【０００２】[0002]
【従来の技術】従来、ＣＤドライバー等、各種駆動回路
には、例えば図９に示すように、簡易な演算増幅器が用
いられる。この演算増幅器には前段部に差動増幅器２が
設置されており、この場合、差動増幅器２には一対のト
ランジスタ２１、２２のエミッタ間を抵抗２３によって
結合した一つの差動対２４が設置され、各トランジスタ
２１、２２のエミッタ側には個別に定電流源２５、２６
が接続されている。即ち、この差動増幅器２では定電流
源２５、２６に定電流Ｉを引き込むことで、各トランジ
スタ２１、２２に動作電流が供給される。そして、トラ
ンジスタ２１、２２のコレクタ側には差動対２４の能動
負荷としてカレントミラー回路２７が設置されている。
即ち、トランジスタ２１のコレクタ側と電源との間には
ベース・コレクタを共通、即ち、ダイオード化されたト
ランジスタ２８が接続されているとともに、トランジス
タ２２のコレクタ側と電源との間にはトランジスタ２９
が接続されている。2. Description of the Related Art Conventionally, a simple operational amplifier is used in various drive circuits such as a CD driver as shown in FIG. This operational amplifier is provided with a differential amplifier 2 in the front stage, and in this case, the differential amplifier 2 is provided with one differential pair 24 in which the emitters of a pair of transistors 21 and 22 are coupled by a resistor 23. The constant current sources 25 and 26 are individually provided on the emitter sides of the transistors 21 and 22, respectively.
Are connected. That is, in the differential amplifier 2, the operating current is supplied to the transistors 21 and 22 by drawing the constant current I into the constant current sources 25 and 26. A current mirror circuit 27 is installed as an active load of the differential pair 24 on the collector side of the transistors 21 and 22.
That is, a base / collector common, that is, a diode-shaped transistor 28 is connected between the collector side of the transistor 21 and the power source, and a transistor 29 is connected between the collector side of the transistor 22 and the power source.
Are connected.
【０００３】この差動増幅器２では、差動対２４の出力
がトランジスタ２９のコレクタ側から取り出され、その
出力取出し手段とともにその出力をトランジスタ２２の
ベースに帰還する帰還ループ４を構成するトランジスタ
６が設置されている。トランジスタ６は電源とトランジ
スタ２２のベースとの間に接続され、トランジスタ６の
ベースがトランジスタ２２のコレクタに接続されてい
る。そして、トランジスタ２２のベースと基準電位点
（接地点）との間には定電流源８が接続され、トランジ
スタ６から定電流が定電流源８に引き込まれる。In this differential amplifier 2, the output of the differential pair 24 is taken out from the collector side of the transistor 29, and the transistor 6 which constitutes the feedback loop 4 for returning the output to the base of the transistor 22 together with the output taking-out means. is set up. The transistor 6 is connected between the power supply and the base of the transistor 22, and the base of the transistor 6 is connected to the collector of the transistor 22. The constant current source 8 is connected between the base of the transistor 22 and the reference potential point (ground point), and a constant current is drawn from the transistor 6 to the constant current source 8.
【０００４】そこで、このような演算増幅器では、入力
端子１０を通して入力信号が加えられると、その入力信
号が差動増幅器２で増幅され、その出力がカレントミラ
ー回路２７のトランジスタ２９を通してトランジスタ６
のベースに加えられ、定電流源８に引き込まれる定電流
との関係によりトランジスタ６を介して出力端子１２か
ら取り出されるとともに、その出力電流の一部がトラン
ジスタ２２のベースに帰還されるのである。このように
エミッタ間を抵抗２３で結合した差動対２４を用いた差
動増幅器２は、定電流値を上げてスルーレートを上昇さ
せながら増幅利得を取る必要がない場合等に多用されて
いる。Therefore, in such an operational amplifier, when an input signal is applied through the input terminal 10, the input signal is amplified by the differential amplifier 2 and its output is passed through the transistor 29 of the current mirror circuit 27 and the transistor 6.
The output current is taken out from the output terminal 12 via the transistor 6 due to the relation with the constant current that is added to the base of the output of the constant current source 8 and a part of the output current is fed back to the base of the transistor 22. In this way, the differential amplifier 2 using the differential pair 24 in which the emitters are coupled by the resistor 23 is often used when it is not necessary to obtain an amplification gain while increasing the constant current value and increasing the slew rate. .
【０００５】[0005]
【発明が解決しようとする課題】ところで、このような
差動増幅器２では、ＩＣの製造上、定電流源２５、２６
を構成するトランジスタの不揃いによって定電流Ｉにば
らつきが生じたとき、そのばらつきによるオフセットが
発生することが知られている。このオフセットが発生す
るメカニズムを説明する。説明を簡略化するため、図１
０の（Ａ）に示すように、帰還ループ４を簡略化すると
ともに、各トランジスタ２１、２２、２８、２９を理想
的なトランジスタとする。トランジスタ２８は、図面上
ダイオードとして表記しているが、ベース・コレクタを
共通化したトランジスタであり、図９に示した差動増幅
器２と同様のカレントミラー回路２７を構成するもので
ある。そこで、この差動増幅器２において、トランジス
タ２１のコレクタ電流はカレントミラー回路２７で反転
されてトランジスタ２２のコレクタ側に流れるものとす
れば、その電流バランスを取るため、各トランジスタ２
１、２２、２８、２９に流れる電流は等しくなければな
らない。トランジスタ２１、２２のコレクタ電流をＩｃ
1 、Ｉｃ2 とすれば、Ｉｃ1 ＝Ｉｃ2 となる。例えば、
定電流源２５側の定電流ＩがΔＩだけ増加したとする。
トランジスタ２１、２２のエミッタ電流をＩｅ1 、Ｉｅ
2 とすれば、Ｉｃ1 ＝Ｉｃ2 からＩｅ1 ＝Ｉｅ2 とな
る。このため、トランジスタ２１、２２の各エミッタ電
流Ｉｅ1 、Ｉｅ2 は、Ｉｅ1 ＝Ｉｅ2 ＝Ｉ＋ΔＩ／２と
なる。したがって、抵抗２３に流れる電流は、ΔＩ／２
となり、抵抗２３の抵抗値をＲとすると、抵抗２３には
抵抗値と流れる電流との積による電圧降下により、抵抗
２３の端子間、即ち、エミッタ間には電圧（Ｒ×ΔＩ／
２）が発生する。そして、Ｉｃ1 ＝Ｉｃ2 、Ｉｅ1 ＝Ｉ
ｅ2 を満足するため、トランジスタ２１、２２のエミッ
タ間に発生した電圧（Ｒ×ΔＩ／２）と同じ電圧値がト
ランジスタ２２のベースとトランジスタ２１のベースと
の間にオフセット電圧ΔＶ（＝Ｒ×ΔＩ／２）として発
生することになる。By the way, in the differential amplifier 2 as described above, the constant current sources 25 and 26 are produced in the manufacture of the IC.
It is known that when the constant current I fluctuates due to the non-uniformity of the transistors configuring the above, an offset occurs due to the fluctuation. The mechanism by which this offset occurs will be described. To simplify the description, FIG.
As shown in (A) of 0, the feedback loop 4 is simplified and each of the transistors 21, 22, 28 and 29 is an ideal transistor. Although shown as a diode in the drawing, the transistor 28 is a transistor having a common base / collector, and constitutes the same current mirror circuit 27 as the differential amplifier 2 shown in FIG. Therefore, in the differential amplifier 2, if the collector current of the transistor 21 is inverted by the current mirror circuit 27 and flows to the collector side of the transistor 22, the current is balanced so that each transistor 2
The currents flowing through 1, 22, 28, 29 must be equal. The collector current of the transistors 21 and 22 is Ic
If 1 and Ic 2 , then Ic 1 = Ic 2 . For example,
It is assumed that the constant current I on the constant current source 25 side increases by ΔI.
The emitter currents of the transistors 21 and 22 are Ie 1 and Ie
If 2 , then Ic 1 = Ic 2 to Ie 1 = Ie 2 . Therefore, the emitter currents Ie 1 and Ie 2 of the transistors 21 and 22 are Ie 1 = Ie 2 = I + ΔI / 2. Therefore, the current flowing through the resistor 23 is ΔI / 2.
When the resistance value of the resistor 23 is R, a voltage drop (R × ΔI /) occurs between the terminals of the resistor 23, that is, between the emitters due to a voltage drop due to the product of the resistance value and the flowing current.
2) occurs. Then, Ic 1 = Ic 2 and Ie 1 = I
In order to satisfy e 2 , the same voltage value as the voltage (R × ΔI / 2) generated between the emitters of the transistors 21 and 22 has an offset voltage ΔV (= R ×) between the base of the transistor 22 and the base of the transistor 21. It will occur as ΔI / 2).
【０００６】ところで、この差動増幅器２において、図
１０の（Ｂ）に示すように、帰還ループ４を切断すると
ともに、各トランジスタ２１、２２のベースを接地して
回路を見ると、トランジスタ２１、２２に流れる電流は
それぞれエミッタ測定電流値であり、抵抗２３に流れる
電流は、トランジスタ２１、２２で指数圧縮されてダイ
オード電圧差で流れる電流であるから、定電流Ｉにおけ
るばらつき電流ΔＩが小さければ無視できる程度のもの
である。In the differential amplifier 2, as shown in FIG. 10B, the feedback loop 4 is cut off, and the bases of the transistors 21 and 22 are grounded. The current flowing through 22 is the emitter measured current value, and the current flowing through the resistor 23 is the current that is exponentially compressed by the transistors 21 and 22 and flows due to the diode voltage difference. Therefore, it is ignored if the variation current ΔI in the constant current I is small. It is possible.
【０００７】ところが、図１０の（Ａ）に示すように、
帰還ループ４を以てトランジスタ２２のベース側にトラ
ンジスタ２９からばらつき電流ΔＩによる電流が帰還さ
れるため、ΔＩ＝０の帰還動作によって、Ｉｃ1 ＝Ｉｃ
2 が成立し、定電流Ｉ＋ΔＩ、Ｉが各トランジスタ２
１、２２に電流Ｉ＋ΔＩ／２に均等に配分される結果、
オフセットが発生することになる。However, as shown in FIG.
Since the current due to the variation current ΔI is fed back from the transistor 29 to the base side of the transistor 22 through the feedback loop 4, Ic 1 = Ic by the feedback operation of ΔI = 0.
2 is established, and the constant current I + ΔI, I is each transistor 2
As a result of being evenly distributed to the currents I and ΔI / 2,
Offset will occur.
【０００８】そこで、この発明は、このような差動対に
流すべき定電流のばらつきによる差動増幅器の入力間に
発生するオフセットを低減した差動増幅器のオフセット
低減回路を提供することを目的とする。Therefore, an object of the present invention is to provide an offset reducing circuit for a differential amplifier, in which an offset generated between the inputs of the differential amplifier due to the variation of the constant current to be passed through the differential pair is reduced. To do.
【０００９】[0009]
【課題を解決するための手段】この発明の差動増幅器の
オフセット低減回路は、図１に例示するように、第１の
トランジスタ（２１）及び第２のトランジスタ（２２）
のエミッタ間を抵抗（２３）によって結合した差動対
（２４）を備える差動増幅器（２）と、前記第１のトラ
ンジスタのエミッタ側に接続され、前記差動対に定電流
を流す第１の定電流源（２５）と、前記第２のトランジ
スタのエミッタ側に接続され、前記差動対に定電流を流
す第２の定電流源（２６）と、前記差動増幅器の前記第
１のトランジスタのコレクタ側に第３のトランジスタ
（２８）を接続するとともに、この第３のトランジスタ
のベース・コレクタに第４のトランジスタ（２９）のベ
ースを接続して前記第１のトランジスタに流れる電流に
対応する電流を前記第２のトランジスタに流すカレント
ミラー回路（２７）と、前記差動増幅器の前記第１及び
第２のトランジスタの電極間に生じる電圧差を検出し、
その電圧差に応じた直流電流を前記差動対に供給するこ
とにより、前記電圧差を生じさせている電流を相殺する
電流相殺回路（１４）とを備えたことを特徴とする。An offset reduction circuit for a differential amplifier according to the present invention has a first transistor (21) and a second transistor (22) as illustrated in FIG.
A differential amplifier (2) having a differential pair (24) in which the emitters of the two are coupled by a resistor (23), and a first amplifier connected to the emitter side of the first transistor and supplying a constant current to the differential pair. Constant current source (25), a second constant current source (26) connected to the emitter side of the second transistor and flowing a constant current to the differential pair, and the first constant current source of the differential amplifier. The third transistor (28) is connected to the collector side of the transistor, and the base of the fourth transistor (29) is connected to the base / collector of the third transistor to cope with the current flowing through the first transistor. Detecting a voltage difference generated between a current mirror circuit (27) that causes a current to flow in the second transistor and the electrodes of the first and second transistors of the differential amplifier,
And a current canceling circuit (14) for canceling the current causing the voltage difference by supplying a direct current corresponding to the voltage difference to the differential pair.
【００１０】また、この発明の差動増幅器のオフセット
低減回路において、差動増幅器における第１及び第２の
トランジスタの電極間に生じる電圧差は、何れの電極間
で検出してもよく、請求項２ではベース間、請求項３で
はエミッタ間としたものである。In the offset reducing circuit for a differential amplifier according to the present invention, the voltage difference generated between the electrodes of the first and second transistors in the differential amplifier may be detected between any of the electrodes. 2 between the bases, and in claim 3 between the emitters.
【００１１】そして、この発明の差動増幅器のオフセッ
ト低減回路において、電流相殺回路は、一対のトランジ
スタからなる差動対を備え、この差動対を成す前記トラ
ンジスタの各ベースを前記差動増幅器のトランジスタの
ベース又はエミッタに接続するとともに、そのコレクタ
を前記差動増幅器のコレクタ側に接続して成ることを特
徴とする。In the offset reducing circuit for a differential amplifier of the present invention, the current canceling circuit includes a differential pair composed of a pair of transistors, and each base of the transistors forming the differential pair is connected to the differential amplifier. It is characterized in that it is connected to the base or emitter of the transistor and its collector is connected to the collector side of the differential amplifier.
【００１２】[0012]
【作用】差動対を構成する第１及び第２のトランジスタ
に個別に接続された各定電流源の定電流にばらつきがあ
ると、第１及び第２のトランジスタの電極間にそのばら
つき電流に応じた電圧差が生じ、これがオフセットとし
てベース間に現れる。When the constant currents of the constant current sources individually connected to the first and second transistors forming the differential pair have variations, the variation currents are generated between the electrodes of the first and second transistors. A corresponding voltage difference is generated, which appears as an offset between the bases.
【００１３】そこで、電流相殺回路では、差動対を構成
するトランジスタの電極間に発生する電圧差を検出し、
その電圧差に応じた電流を差動対に供給することによ
り、電圧差を生じさせている電流を相殺し、差動増幅器
に発生するオフセットを低減させている。Therefore, in the current cancellation circuit, the voltage difference generated between the electrodes of the transistors forming the differential pair is detected,
By supplying a current corresponding to the voltage difference to the differential pair, the current causing the voltage difference is canceled and the offset generated in the differential amplifier is reduced.
【００１４】第１及び第２のトランジスタの電極間に生
じる電圧差は、ベース間又はエミッタ間で検出すること
ができる。そこで、請求項２に記載の発明では、差動対
を構成するトランジスタのベース間に発生する電圧差を
検出し、その電圧差に応じた電流を差動対に供給するこ
とにより、電圧差を生じさせている電流を相殺し、差動
増幅器に発生するオフセットを低減させている。The voltage difference generated between the electrodes of the first and second transistors can be detected between the bases or between the emitters. Therefore, in the invention according to claim 2, the voltage difference generated between the bases of the transistors forming the differential pair is detected, and a current corresponding to the voltage difference is supplied to the differential pair, whereby the voltage difference is reduced. The generated currents are canceled and the offset generated in the differential amplifier is reduced.
【００１５】また、請求項３に記載の発明では、差動対
を構成するトランジスタのエミッタ間に発生する電圧差
を検出し、その電圧差に応じた電流を差動対に供給する
ことにより、電圧差を生じさせている電流を相殺し、差
動増幅器に発生するオフセットを低減させている。According to the third aspect of the present invention, the voltage difference generated between the emitters of the transistors forming the differential pair is detected, and a current corresponding to the voltage difference is supplied to the differential pair. The current that causes the voltage difference is canceled out, and the offset generated in the differential amplifier is reduced.
【００１６】そして、電流相殺回路は、一対のトランジ
スタからなる差動対を備え、この差動対を成すトランジ
スタの各ベースを差動増幅器の第１及び第２のトランジ
スタのベース又はエミッタに接続するとともに、そのコ
レクタを差動増幅器のコレクタ側に接続したことによ
り、第１及び第２のトランジスタのベース間又はエミッ
タ間に発生した電圧差に応じた電流を得ることができ、
その電流を差動対に供給し、差動増幅器に発生するオフ
セットが低減される。The current canceling circuit includes a differential pair composed of a pair of transistors, and the bases of the transistors forming the differential pair are connected to the bases or emitters of the first and second transistors of the differential amplifier. At the same time, by connecting the collector to the collector side of the differential amplifier, it is possible to obtain a current according to the voltage difference generated between the bases or the emitters of the first and second transistors,
The current is supplied to the differential pair, and the offset generated in the differential amplifier is reduced.
【００１７】[0017]
【実施例】図１は、この発明の差動増幅器のオフセット
低減回路の第１実施例を示す。この差動増幅器２には、
一対のトランジスタとして第１及び第２のトランジスタ
２１、２２が設置され、各トランジスタ２１、２２は、
エミッタ間が抵抗２３で結合されて１つの差動対２４を
構成している。抵抗２３は差動増幅器２の増幅利得を設
定する手段であり、その抵抗値によって所望の増幅利得
が得られる。1 shows a first embodiment of an offset reducing circuit for a differential amplifier according to the present invention. In this differential amplifier 2,
First and second transistors 21 and 22 are installed as a pair of transistors, and each of the transistors 21 and 22 is
The emitters are coupled by a resistor 23 to form one differential pair 24. The resistor 23 is means for setting the amplification gain of the differential amplifier 2, and a desired amplification gain can be obtained by the resistance value thereof.
【００１８】トランジスタ２１のエミッタ側と基準電位
点（接地点）との間には第１の定電流源２５が接続され
ており、トランジスタ２２のエミッタ側と基準電位点と
の間には第２の定電流源２６が接続されており、各トラ
ンジスタ２１、２２の動作電流が各定電流源２５、２６
の定電流によって与えられるようになっている。また、
トランジスタ２１、２２のコレクタ側には、差動対２４
の能動負荷としてカレントミラー回路２７が接続されて
いる。このカレントミラー回路２７は、ベース・コレク
タを共通にしてダイオードを構成する第３のトランジス
タ２８と、このトランジスタ２８のベース・コレクタに
ベースを共通に接続した第４のトランジスタ２９とから
構成されている。したがって、この差動増幅器２は、ト
ランジスタ２１、２２のベース側の入力端子１０、１１
に対する入力信号を増幅し、その出力をトランジスタ２
９のコレクタ側から取り出すことができるものである。A first constant current source 25 is connected between the emitter side of the transistor 21 and the reference potential point (ground point), and a second constant current source 25 is connected between the emitter side of the transistor 22 and the reference potential point. Of the constant current sources 25, 26 are connected to the constant current sources 25, 26 of the transistors 21, 22.
It is designed to be given by a constant current. Also,
A differential pair 24 is provided on the collector side of the transistors 21 and 22.
A current mirror circuit 27 is connected as an active load of the. The current mirror circuit 27 is composed of a third transistor 28 having a common base / collector to form a diode, and a fourth transistor 29 having the base commonly connected to the base / collector of the transistor 28. . Therefore, the differential amplifier 2 includes the input terminals 10, 11 on the base side of the transistors 21, 22.
Amplifies the input signal to and outputs its output to transistor 2
9 can be taken out from the collector side.
【００１９】そして、この差動増幅器２には、定電流源
２５、２６の定電流のばらつきによってトランジスタ２
１、２２の電極間に発生する電圧差、この第１実施例で
は、エミッタ間、即ち、抵抗２３に発生する電圧差で生
じるオフセットを低減する手段としてオフセットの原因
となる電流を帰還して相殺させる電流相殺回路１４が設
置されている。この電流相殺回路１４には制御増幅器１
４０が用いられており、その正相入力端子にトランジス
タ２１のベース、その逆相入力端子にトランジスタ２２
のベースが接続され、トランジスタ２１、２２のベース
間に発生する電圧差が制御増幅器１４０に検出される。
この制御増幅器１４０では、その検出した電圧差に応じ
た制御電流を発生し、電圧差の検出とは逆相関係を以
て、その正相出力をトランジスタ２２のコレクタ側、そ
の逆相出力をトランジスタ２１のコレクタ側に供給し、
電圧差の原因となる電流を相殺するようにしている。The differential amplifier 2 has a transistor 2 due to variations in the constant current of the constant current sources 25 and 26.
As a means for reducing the voltage difference generated between the electrodes 1 and 22, that is, the voltage difference generated between the emitters in the first embodiment, that is, the voltage difference generated in the resistor 23, the current causing the offset is fed back to be offset. A current canceling circuit 14 is installed. The current cancellation circuit 14 includes a control amplifier 1
40 is used, the positive phase input terminal of which is the base of the transistor 21 and the negative phase input terminal of which is the transistor 22.
Of the transistors 21 and 22 are connected to each other, and a voltage difference generated between the bases of the transistors 21 and 22 is detected by the control amplifier 140.
The control amplifier 140 generates a control current according to the detected voltage difference, and has a positive phase output on the collector side of the transistor 22 and a negative phase output on the transistor 21 in a phase opposite to the detection of the voltage difference. Supply to the collector side,
The current that causes the voltage difference is canceled.
【００２０】このように電流相殺回路１４が付加された
図１に示した差動増幅器２の動作を図２に示す差動増幅
器２を参照して説明すると、図２に示す差動増幅器２で
は、トランジスタ２１のベースを接地し、また、トラン
ジスタ２２のベース・コレクタ間に帰還ループ４を形成
するとともに、トランジスタ２２のベースに出力端子１
２を形成する。制御増幅器１４０には差動入力、差動電
流出力型の増幅器を使用し、その正相入力、逆相入力を
Ｖｉ（＋）、Ｖｉ（−）とすると、その出力電流である
正相出力電流Ｉｏ（＋）、逆相出力電流Ｉｏ（−）は、 Ｉｏ（＋）＝ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝ ・・・（１） Ｉｏ（−）＝−ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝ ・・・（２） となる。ただし、ｋは、制御増幅器１４０の差動入力電
圧差を出力電流に変換する変換利得係数である。The operation of the differential amplifier 2 shown in FIG. 1 to which the current canceling circuit 14 is added in this way will be described with reference to the differential amplifier 2 shown in FIG. 2. In the differential amplifier 2 shown in FIG. , The base of the transistor 21 is grounded, the feedback loop 4 is formed between the base and collector of the transistor 22, and the output terminal 1 is connected to the base of the transistor 22.
Form 2. When a differential input / differential current output type amplifier is used as the control amplifier 140 and the positive phase input and the negative phase input are Vi (+) and Vi (−), the positive phase output current which is the output current. Io (+) and the negative-phase output current Io (-) are: Io (+) = k {Vi (+)-Vi (-)} (1) Io (-) =-k {Vi (+) −Vi (−)} (2) Here, k is a conversion gain coefficient for converting the differential input voltage difference of the control amplifier 140 into an output current.
【００２１】ここで、定電流源２５、２６の定電流をＩ
＋ΔＩ、Ｉとすれば、制御増幅器１４０を付加する前の
差動増幅器２において、抵抗２３に発生する電圧は、Ｒ
・ΔＩ／２となる。したがって、制御増幅器１４０を接
続し、この制御増幅器１４０には、 Ｉｏ（＋）＝ｋ（−Ｒ・ΔＩ／２）＝−ｋ・Ｒ・ΔＩ／２ ・・・（３） Ｉｏ（−）＝−ｋ（−Ｒ・ΔＩ／２）＝ｋ・Ｒ・ΔＩ／２ ・・・（４） が出力されることになり、正相出力電流Ｉｏ（＋）に逆
相電流−ｋ・Ｒ・ΔＩ／２、逆相出力電流Ｉｏ（−）に
正相電流ｋ・Ｒ・ΔＩ／２が出力される。これらの出力
電流を差動対２４に帰還させると、 トランジスタ２９からの流出電流・・・Ｉ＋ΔＩ／２−ｋ・Ｒ・ΔＩ／２ トランジスタ２２からの流出電流・・・Ｉ＋ΔＩ／２＋ｋ・Ｒ・ΔＩ／２ となり、この電流が帰還ループ４によって帰還されて、
差動増幅器２における電流の入出力は相殺されるため、 トランジスタ２９からの流出電流・・・Ｉ＋ΔＩ／２ トランジスタ２２からの流出電流・・・Ｉ＋ΔＩ／２ に平衡する。Here, the constant current of the constant current sources 25 and 26 is I
If + ΔI, I, the voltage generated in the resistor 23 in the differential amplifier 2 before the control amplifier 140 is added is R
・ It becomes ΔI / 2. Therefore, the control amplifier 140 is connected to the control amplifier 140, and Io (+) = k (−R · ΔI / 2) = − k · R · ΔI / 2 (3) Io (−) = −k (−R · ΔI / 2) = k · R · ΔI / 2 (4) is output, and the negative phase current −k · R · ΔI is added to the positive phase output current Io (+). / 2, the positive phase current k · R · ΔI / 2 is output as the negative phase output current Io (−). When these output currents are fed back to the differential pair 24, the outflow current from the transistor 29 ... I + ΔI / 2−k · R · ΔI / 2 The outflow current from the transistor 22… I + ΔI / 2 + k · R · ΔI / 2, and this current is fed back by the feedback loop 4,
Since the input and output of the current in the differential amplifier 2 are canceled out, the outflow current from the transistor 29 ... I + ΔI / 2 is balanced with the outflow current from the transistor 22 ... I + ΔI / 2.
【００２２】このとき、トランジスタ２１、２２の各コ
レクタ電流をＩｃ1 、Ｉｃ2 とすると、 Ｉｃ1 ＝Ｉ＋ΔＩ／２＋ｋ・Ｒ・ΔＩ／２ ・・・（５） Ｉｃ2 ＝Ｉ＋ΔＩ／２−ｋ・Ｒ・ΔＩ／２ ・・・（６） となる。ここで、トランジスタ２１、２２を理想的なト
ランジスタとすれば、各トランジスタ２１、２２の各エ
ミッタ電流をＩｅ1 、Ｉｅ2 とすると、Ｉｃ1 ＝Ｉ
ｅ1 、Ｉｃ2 ＝Ｉｅ2 となる。各トランジスタ２１、２
２のエミッタ側の各定電流Ｉ＋ΔＩ、Ｉがエミッタ電流
Ｉｅ1 、Ｉｅ2 に配分されることを考え、トランジスタ
２１、２２のエミッタ間電流をΔＩｒとすると、 ΔＩｒ＝ΔＩ／２−ｋ・Ｒ・ΔＩ／２＝ΔＩ／２（１−ｋ・Ｒ） ・・・（７） となる。したがって、抵抗２３の端子間に発生する電圧
ΔＶｒは、 ΔＶｒ＝Ｒ・ΔＩｒ＝Ｒ・ΔＩ／２（１−ｋ・Ｒ） ・・・（８） となり、制御増幅器１４０の接続前より明らかに減少す
ることが分かる。特に、式（８）において、１−ｋ・Ｒ
＝０、即ち、１＝ｋ・Ｒ、ｋ＝１／Ｒとなるように定数
を設定したときには、電圧ΔＶｒ＝０となり、オフセッ
トを皆無にすることができる。At this time, assuming that the collector currents of the transistors 21 and 22 are Ic 1 and Ic 2 , Ic 1 = I + ΔI / 2 + k · R · ΔI / 2 (5) Ic 2 = I + ΔI / 2−k · R · ΔI / 2 (6) Here, assuming that the transistors 21 and 22 are ideal transistors, Ic 1 = Ie where Ie 1 and Ie 2 are the emitter currents of the transistors 21 and 22, respectively.
e 1 and Ic 2 = Ie 2 . Each transistor 21, 2
Considering that each constant current I + ΔI, I on the emitter side of 2 is distributed to the emitter currents Ie 1 and Ie 2 , and the current between the emitters of the transistors 21 and 22 is ΔIr, ΔIr = ΔI / 2−k · R · ΔI / 2 = ΔI / 2 (1-k · R) (7) Therefore, the voltage ΔVr generated between the terminals of the resistor 23 becomes ΔVr = R · ΔIr = R · ΔI / 2 (1-k · R) (8), which is clearly smaller than that before the control amplifier 140 is connected. I know what to do. Particularly, in the formula (8), 1-k · R
When the constants are set such that = 0, that is, 1 = k · R and k = 1 / R, the voltage ΔVr = 0 and the offset can be eliminated.
【００２３】以上の説明は制御増幅器１４０を単純な差
動増幅器とした場合にも成立し、その場合、制御増幅器
１４０の動作を示す式（１）、（２）は、 Ｉｏ（＋）＝ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝＋Ｉｑ ・・・（９） Ｉｏ（−）＝−ｋ｛Ｖｉ（＋）−Ｖｉ（−）｝＋Ｉｑ ・・・（１０） に変形されるのみで、同様の電圧差を相殺する動作が行
われる。The above description holds even when the control amplifier 140 is a simple differential amplifier, and in that case, the equations (1) and (2) showing the operation of the control amplifier 140 are expressed as Io (+) = k. {Vi (+)-Vi (-)} + Iq ... (9) Io (-) =-k {Vi (+)-Vi (-)} + Iq ... (10) A similar operation of canceling the voltage difference is performed.
【００２４】次に、図３は、この発明の差動増幅器のオ
フセット低減回路の第２実施例を示す。第１実施例で
は、抵抗２３に発生する電圧差をトランジスタ２１、２
２のベース間で検出したが、この第２実施例では、図３
に示すように、トランジスタ２１、２２の対応する電極
間、即ち、エミッタ間から直接検出するようにしてい
る。即ち、電流相殺回路１４の制御増幅器１４０の正相
入力側をトランジスタ２１のエミッタ、その逆相入力側
をトランジスタ２２のエミッタに接続して電圧差を検出
し、その電圧差に応じた電流、即ち、正相出力電流をト
ランジスタ２２のコレクタ側、逆相出力電流をトランジ
スタ２１のコレクタ側に供給することにより、前記実施
例と同様に電圧差を生じさせる電流を相殺してオフセッ
トを低減させることができる。Next, FIG. 3 shows a second embodiment of the offset reducing circuit of the differential amplifier according to the present invention. In the first embodiment, the voltage difference generated in the resistor 23 is set to the transistors 21, 2
2 bases, but in this second embodiment, as shown in FIG.
As shown in, the detection is performed directly between the corresponding electrodes of the transistors 21 and 22, that is, between the emitters. That is, the positive phase input side of the control amplifier 140 of the current canceling circuit 14 is connected to the emitter of the transistor 21 and the negative phase input side thereof is connected to the emitter of the transistor 22 to detect a voltage difference, and a current corresponding to the voltage difference, that is, By supplying the positive-phase output current to the collector side of the transistor 22 and the negative-phase output current to the collector side of the transistor 21, it is possible to cancel the current that causes the voltage difference and reduce the offset, as in the above embodiment. it can.
【００２５】次に、図４ないし図７は、この発明の差動
増幅器のオフセット低減回路の具体的な回路構成例を示
す。図４は、図１に示した差動増幅器のオフセット低減
回路の具体的な回路構成例を示しており、制御増幅器１
４０はエミッタを共通にしたトランジスタ１４１、１４
２からなる差動対に定電流源１４３を接続した差動増幅
器で構成されている。即ち、トランジスタ１４１のベー
スはトランジスタ２１のベース、トランジスタ１４２の
ベースはトランジスタ２２のベースに接続することによ
り、トランジスタ１４１、１４２でトランジスタ２１、
２２のベース間に発生する電圧差を検出し、その電圧差
に応じた電流をトランジスタ２１、２２のコレクタ側か
らトランジスタ１４１、１４２を通して定電流源１４３
に引き込み、抵抗２３に生じる電圧差の原因である定電
流源２５、２６における定電流のばらつき電流を相殺し
てオフセットの低減を図っている。Next, FIGS. 4 to 7 show concrete circuit configuration examples of the offset reduction circuit of the differential amplifier of the present invention. FIG. 4 shows a specific circuit configuration example of the offset reduction circuit of the differential amplifier shown in FIG.
40 is a transistor 141, 14 with a common emitter
It is composed of a differential amplifier in which a constant current source 143 is connected to a differential pair of two. That is, the base of the transistor 141 is connected to the base of the transistor 21, and the base of the transistor 142 is connected to the base of the transistor 22.
A voltage difference generated between the bases of the transistors 22 is detected, and a current corresponding to the voltage difference is supplied from the collector side of the transistors 21 and 22 through the transistors 141 and 142 to the constant current source 143.
The offset current is reduced by offsetting the variation current of the constant currents in the constant current sources 25 and 26, which is the cause of the voltage difference generated in the resistor 23.
【００２６】次に、図５は、図１に示した差動増幅器の
オフセット低減回路の具体的な回路構成例を示してお
り、制御増幅器１４０はエミッタを共通にしたＰＮＰ型
のトランジスタ１４４、１４５からなる差動対と電源と
の間に定電流源１４６を接続した差動増幅器で構成され
ている。即ち、トランジスタ１４４のベースはトランジ
スタ２１のベース、トランジスタ１４５のベースはトラ
ンジスタ２２のベースに接続することにより、トランジ
スタ１４４、１４５でトランジスタ２１、２２のベース
間に発生する電圧差を検出し、その電圧差に応じた電流
を電源側の定電流源１４６からトランジスタ１４４、１
４５を通してトランジスタ２１、２２のエミッタ側に供
給することにより、抵抗２３に生じる電圧差の原因であ
る定電流源２５、２６における定電流のばらつき電流を
相殺してオフセットの低減を図っている。Next, FIG. 5 shows a concrete circuit configuration example of the offset reduction circuit of the differential amplifier shown in FIG. 1. The control amplifier 140 is a PNP type transistor 144, 145 having a common emitter. It is composed of a differential amplifier in which a constant current source 146 is connected between a differential pair consisting of That is, the base of the transistor 144 is connected to the base of the transistor 21, and the base of the transistor 145 is connected to the base of the transistor 22. Thus, the voltage difference generated between the bases of the transistors 21 and 22 is detected by the transistors 144 and 145, and the voltage difference is detected. A constant current source 146 on the power supply side supplies a current corresponding to the difference to the transistors 144, 1
By supplying the voltage to the emitter side of the transistors 21 and 22 through 45, the variation current of the constant currents in the constant current sources 25 and 26, which is the cause of the voltage difference generated in the resistor 23, is offset to reduce the offset.
【００２７】次に、図６は、図３に示した差動増幅器の
オフセット低減回路の具体的な回路構成例を示してお
り、制御増幅器１４０はエミッタを共通にしたトランジ
スタ１４７、１４８からなる差動対に定電流源１４９を
接続した差動増幅器で構成されている。即ち、トランジ
スタ１４７のベースはトランジスタ２１のエミッタ、ト
ランジスタ１４８のベースはトランジスタ２２のエミッ
タに接続することにより、トランジスタ１４７、１４８
でトランジスタ２１、２２のエミッタ間に発生する電圧
差を検出し、その電圧差に応じた電流をトランジスタ２
１、２２のコレクタ側からトランジスタ１４７、１４８
を通して定電流源１４９に引き込み、抵抗２３に生じる
電圧差の原因である定電流源２５、２６における定電流
のばらつき電流を相殺してオフセットの低減を図ってい
る。Next, FIG. 6 shows a specific circuit configuration example of the offset reduction circuit of the differential amplifier shown in FIG. 3, in which the control amplifier 140 has a difference between transistors 147 and 148 having a common emitter. It is composed of a differential amplifier in which a constant current source 149 is connected to the active pair. That is, the base of the transistor 147 is connected to the emitter of the transistor 21 and the base of the transistor 148 is connected to the emitter of the transistor 22, so that the transistors 147 and 148 are connected.
The voltage difference generated between the emitters of the transistors 21 and 22 is detected by the transistor 2, and a current corresponding to the voltage difference is detected by the transistor 2
Transistors 147 and 148 from the collector side of 1, 22
Through the constant current source 149 through the constant current source 149 to cancel the variation current of the constant current in the constant current sources 25 and 26, which is the cause of the voltage difference generated in the resistor 23, to reduce the offset.
【００２８】次に、図７は、図４に示した差動増幅器の
オフセット低減回路を用いた演算増幅器の具体的な回路
構成例を示す。この実施例では、差動増幅器２の出力が
トランジスタ２９のコレクタ側から取り出され、その出
力を増幅して取り出す出力回路１６に加えられている。
即ち、トランジスタ２９のコレクタにはトランジスタ１
６１のベースが接続され、トランジスタ２２が導通状態
にあるとき、ベース電流がトランジスタ２２に引き込ま
れる。トランジスタ１６１のコレクタ側にはダイオード
１６２、１６３を通して定電流源１６４が直列に接続さ
れ、トランジスタ１６１に流れる電流はダイオード１６
２、１６３を通して定電流源１６４に引き込まれる。ト
ランジスタ１６１のコレクタには、出力トランジスタ１
６５のベースが接続され、ダイオード１６３のカソード
には出力トランジスタ１６７のベースが接続されてい
る。各出力トランジスタ１６５、１６７は、電源と接地
点との間に直列に接続されており、共通に接続されたエ
ミッタには出力端子１７が形成されている。Next, FIG. 7 shows a concrete circuit configuration example of an operational amplifier using the offset reduction circuit of the differential amplifier shown in FIG. In this embodiment, the output of the differential amplifier 2 is taken out from the collector side of the transistor 29 and added to the output circuit 16 which amplifies and takes out the output.
That is, the collector of the transistor 29 has the transistor 1
When the base of 61 is connected and the transistor 22 is conductive, the base current is drawn into the transistor 22. A constant current source 164 is connected in series to the collector side of the transistor 161 through diodes 162 and 163, and the current flowing through the transistor 161 is the diode 16
It is drawn into the constant current source 164 through 2,163. The output transistor 1 is connected to the collector of the transistor 161.
The base of the output transistor 167 is connected to the cathode of the diode 163. The output transistors 165 and 167 are connected in series between the power source and the ground point, and the output terminals 17 are formed on the commonly connected emitters.
【００２９】したがって、この演算増幅器では、トラン
ジスタ１６１を通して流れる電流によるダイオード１６
２、１６３に発生する電圧によって出力トランジスタ１
６５、１６７のバイアス電圧が設定されており、トラン
ジスタ１６１の出力電流によって出力トランジスタ１６
５、１６７が交互に導通し、その出力が出力端子１７か
ら取り出される。Therefore, in this operational amplifier, the diode 16 due to the current flowing through the transistor 161 is used.
The output transistor 1 depends on the voltage generated in
The bias voltages of 65 and 167 are set, and the output current of the transistor 161 causes the output transistor 16
5, 167 are alternately conducted, and the output is taken out from the output terminal 17.
【００３０】次に、図８は、この発明の差動増幅器のオ
フセット低減回路の第３実施例を示す。この実施例の電
流相殺回路１４は、図４に示した電流相殺回路１４と同
種の回路構成を成しており、トランジスタ２１、２２の
ベース間電圧を検出するため、エミッタを共通にしたト
ランジスタ２４１、２４２からなる差動対に定電流源２
４３を接続したものである。差動対を構成する各トラン
ジスタ２４１、２４２は、２つのコレクタを持つマルチ
コレクタトランジスタを用いて、電流相殺回路１４にお
けるオフセット電流を低減するようにしたものである。
即ち、トランジスタ２４１の第１コレクタＣ1 とトラン
ジスタ２４２の第２コレクタＣ2 との間に第１のカレン
トミラー回路２４４が設置され、また、トランジスタ２
４２の第１コレクタＣ1 とトランジスタ２４１の第２コ
レクタＣ2 との間に第２のカレントミラー回路２４５が
設置され、カレントミラー回路２４４はダイオード２４
６及びトランジスタ２４７、カレントミラー回路２４５
はダイオード２４８及びトランジスタ２４９で構成され
ている。Next, FIG. 8 shows a third embodiment of the offset reducing circuit of the differential amplifier according to the present invention. The current canceling circuit 14 of this embodiment has the same circuit configuration as the current canceling circuit 14 shown in FIG. 4, and in order to detect the voltage between the bases of the transistors 21 and 22, the transistor 241 having a common emitter. Constant current source 2 to the differential pair composed of 242
43 is connected. Each of the transistors 241 and 242 forming the differential pair is a multi-collector transistor having two collectors so as to reduce the offset current in the current cancellation circuit 14.
That is, the first current mirror circuit 244 is installed between the first collector C 1 of the transistor 241 and the second collector C 2 of the transistor 242.
A second current mirror circuit 245 is installed between the first collector C 1 of 42 and the second collector C 2 of the transistor 241, and the current mirror circuit 244 includes the diode 24.
6, a transistor 247, a current mirror circuit 245
Is composed of a diode 248 and a transistor 249.
【００３１】このような構成によれば、トランジスタ２
４１のコレクタ電流が第１コレクタＣ1 及びカレントミ
ラー回路２４４を通してトランジスタ２４２の第２コレ
クタＣ2 に供給され、トランジスタ２４２のコレクタ電
流が第１コレクタＣ1 及びカレントミラー回路２４５を
通してトランジスタ２４１の第２コレクタＣ2 に供給さ
れることにより、各トランジスタ２４１、２４２のベー
ス間に発生するオフセットが相殺される。したがって、
このような電流相殺回路１４を用いれば、差動増幅器２
のオフセットを高精度に相殺し、信頼性の高い増幅特性
を得て増幅利得の制御を実現することができる。According to such a configuration, the transistor 2
The collector current of 41 is supplied to the second collector C 2 of the transistor 242 through the first collector C 1 and the current mirror circuit 244, and the collector current of the transistor 242 is supplied to the second collector C 2 of the transistor 241 through the first collector C 1 and the current mirror circuit 245. By being supplied to the collector C 2 , the offset generated between the bases of the transistors 241 and 242 is canceled. Therefore,
If such a current cancellation circuit 14 is used, the differential amplifier 2
It is possible to cancel the offset of 1 with high accuracy, obtain highly reliable amplification characteristics, and realize control of amplification gain.
【００３２】[0032]
【発明の効果】以上説明したように、この発明によれ
ば、差動増幅器に第１及び第２の定電流源による定電流
のばらつきによって生じるオフセットは、差動対を構成
する第１及び第２のトランジスタの電極間の電圧差を検
出し、その電圧差に応じた電流を差動対に帰還すること
によって低減でき、その結果、入出力特性の信頼性を向
上させることができ、差動増幅器の増幅利得の制御性を
高めることができる。As described above, according to the present invention, the offset caused by the variation of the constant currents of the first and second constant current sources in the differential amplifier is the first and the second which constitutes the differential pair. By detecting the voltage difference between the electrodes of the two transistors and feeding back the current corresponding to the voltage difference to the differential pair, as a result, the reliability of the input / output characteristics can be improved. The controllability of the amplification gain of the amplifier can be improved.
【図１】この発明の差動増幅器のオフセット低減回路の
第１実施例を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of an offset reduction circuit for a differential amplifier according to the present invention.
【図２】図１に示した差動増幅器のオフセット低減回路
の動作を説明するための回路図である。FIG. 2 is a circuit diagram for explaining the operation of the offset reduction circuit of the differential amplifier shown in FIG.
【図３】この発明の差動増幅器のオフセット低減回路の
第２実施例の具体的な回路構成例を示す回路図である。FIG. 3 is a circuit diagram showing a specific circuit configuration example of a second embodiment of an offset reduction circuit for a differential amplifier according to the present invention.
【図４】図１に示した差動増幅器のオフセット低減回路
の具体的な回路構成例を示す回路図である。4 is a circuit diagram showing a specific circuit configuration example of an offset reduction circuit of the differential amplifier shown in FIG.
【図５】図１に示した差動増幅器のオフセット低減回路
の具体的な回路構成例を示す回路図である。5 is a circuit diagram showing a specific circuit configuration example of an offset reduction circuit of the differential amplifier shown in FIG.
【図６】図３に示した差動増幅器のオフセット低減回路
の具体的な回路構成例を示す回路図である。6 is a circuit diagram showing a specific circuit configuration example of an offset reduction circuit of the differential amplifier shown in FIG.
【図７】この発明の差動増幅器のオフセット低減回路の
応用例である演算増幅器の具体的な回路構成例を示す回
路図である。FIG. 7 is a circuit diagram showing a specific circuit configuration example of an operational amplifier which is an application example of the offset reduction circuit for a differential amplifier of the present invention.
【図８】この発明の差動増幅器のオフセット低減回路の
第３実施例を示す回路図である。FIG. 8 is a circuit diagram showing a third embodiment of the offset reducing circuit for the differential amplifier according to the present invention.
【図９】従来の差動増幅器を用いた演算増幅器を示す回
路図である。FIG. 9 is a circuit diagram showing an operational amplifier using a conventional differential amplifier.
【図１０】図９に示した差動増幅器に発生するオフセッ
トを説明するための回路図である。10 is a circuit diagram for explaining an offset generated in the differential amplifier shown in FIG.
２ 差動増幅器 １４ 電流相殺回路 ２１ 第１のトランジスタ ２２ 第２のトランジスタ ２３ 抵抗 ２４ 差動対 ２５ 第１の定電流源 ２６ 第２の定電流源 ２７ カレントミラー回路 ２８ 第３のトランジスタ ２９ 第４のトランジスタ 2 Differential Amplifier 14 Current Cancellation Circuit 21 First Transistor 22 Second Transistor 23 Resistor 24 Differential Pair 25 First Constant Current Source 26 Second Constant Current Source 27 Current Mirror Circuit 28 Third Transistor 29 Fourth Transistor
Claims (4)
間を抵抗によって結合した差動対を備える差動増幅器
と、 前記第１のトランジスタのエミッタ側に接続され、前記
差動対に定電流を流す第１の定電流源と、 前記第２のトランジスタのエミッタ側に接続され、前記
差動対に定電流を流す第２の定電流源と、 前記差動増幅器の前記第１のトランジスタのコレクタ側
に第３のトランジスタを接続するとともに、この第３の
トランジスタのベース・コレクタに第４のトランジスタ
のベースを接続して前記第１のトランジスタに流れる電
流に対応する電流を前記第２のトランジスタに流すカレ
ントミラー回路と、 前記差動増幅器の前記第１及び第２のトランジスタの電
極間に生じる電圧差を検出し、その電圧差に応じた直流
電流を前記差動対に供給することにより、前記電圧差を
生じさせている電流を相殺する電流相殺回路と、 を備えたことを特徴とする差動増幅器のオフセット低減
回路。1. A differential amplifier including a differential pair in which emitters of the first and second transistors are coupled by a resistor, and a constant current connected to the emitter side of the first transistor, the constant current being supplied to the differential pair. A first constant current source for flowing, a second constant current source connected to the emitter side of the second transistor for supplying a constant current to the differential pair, and a collector of the first transistor of the differential amplifier The third transistor is connected to the side, and the base of the third transistor is connected to the base of the fourth transistor so that a current corresponding to the current flowing through the first transistor is supplied to the second transistor. A voltage difference generated between the current mirror circuit for flowing and the electrodes of the first and second transistors of the differential amplifier is detected, and a DC current corresponding to the voltage difference is applied to the differential pair. By feeding the offset reduction circuit of the differential amplifier, characterized in that and a current cancellation circuit that cancels the current which causes the voltage difference.
前記第１及び第２のトランジスタのベース間に生じる電
圧差を検出し、その電圧差に応じた電流を前記差動対に
供給することにより、前記電圧差を生じさせている電流
を相殺するようにしたことを特徴とする請求項１記載の
差動増幅器のオフセット低減回路。2. The current canceling circuit detects a voltage difference generated between the bases of the first and second transistors of the differential amplifier, and supplies a current corresponding to the voltage difference to the differential pair. The offset reducing circuit of the differential amplifier according to claim 1, wherein the current causing the voltage difference is canceled by the above.
前記第１及び第２のトランジスタのエミッタ間に生じる
電圧差を検出し、その電圧差に応じた電流を前記差動対
に供給することにより、前記電圧差を生じさせている電
流を相殺するようにしたことを特徴とする請求項１記載
の差動増幅器のオフセット低減回路。3. The current canceling circuit detects a voltage difference generated between the emitters of the first and second transistors of the differential amplifier, and supplies a current according to the voltage difference to the differential pair. The offset reducing circuit of the differential amplifier according to claim 1, wherein the current causing the voltage difference is canceled by the above.
タからなる差動対を備え、この差動対を成す前記トラン
ジスタの各ベースを前記差動増幅器のトランジスタのベ
ース又はエミッタに接続するとともに、そのコレクタを
前記差動増幅器のコレクタ側に接続して成ることを特徴
とする請求項１記載の差動増幅器のオフセット低減回
路。4. The current canceling circuit includes a differential pair composed of a pair of transistors, each base of the transistors forming the differential pair is connected to a base or an emitter of a transistor of the differential amplifier, and 2. The offset reduction circuit for a differential amplifier according to claim 1, wherein a collector is connected to the collector side of the differential amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6188947A JP2737113B2 (en) | 1994-07-18 | 1994-07-18 | Offset reduction circuit of differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6188947A JP2737113B2 (en) | 1994-07-18 | 1994-07-18 | Offset reduction circuit of differential amplifier |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3055796A Division JP2615269B2 (en) | 1991-02-27 | 1991-02-27 | Offset reduction circuit of differential amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0750530A true JPH0750530A (en) | 1995-02-21 |
| JP2737113B2 JP2737113B2 (en) | 1998-04-08 |
Family
ID=16232705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6188947A Expired - Fee Related JP2737113B2 (en) | 1994-07-18 | 1994-07-18 | Offset reduction circuit of differential amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737113B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3028504B2 (en) | 1993-04-02 | 2000-04-04 | ローム株式会社 | Differential amplifier circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01221905A (en) * | 1988-01-13 | 1989-09-05 | Tektronix Inc | Wide band differential amplifier |
-
1994
- 1994-07-18 JP JP6188947A patent/JP2737113B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01221905A (en) * | 1988-01-13 | 1989-09-05 | Tektronix Inc | Wide band differential amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2737113B2 (en) | 1998-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001097374A1 (en) | Amplifier circuit | |
| JPS6340366B2 (en) | ||
| US5929623A (en) | Regulated power supply circuit | |
| EP1239585B1 (en) | Differential amplifier | |
| JP2615269B2 (en) | Offset reduction circuit of differential amplifier | |
| JPH0476524B2 (en) | ||
| KR890004672B1 (en) | Multiplication circuit | |
| JPH05291834A (en) | Power amplifier | |
| JPH08237054A (en) | Gain variable circuit | |
| US5371476A (en) | Amplifying circuit | |
| EP0155717B1 (en) | Push-pull amplifier | |
| JPH0263206A (en) | Current mirror circuit | |
| JPH0750530A (en) | Offset reduction circuit for differential amplifier | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JP3028504B2 (en) | Differential amplifier circuit | |
| JPH07202592A (en) | Offset reduction circuit for differential amplifier | |
| US5654666A (en) | High input resistance circuit with base current compensation and method of compensating base current | |
| US6246290B1 (en) | High gain, current driven, high frequency amplifier | |
| US5311147A (en) | High impedance output driver stage and method therefor | |
| US20060091947A1 (en) | Amplifier circuit | |
| JP3318161B2 (en) | Low voltage operation type amplifier and optical pickup using the same | |
| KR0144661B1 (en) | Offset Reduction Circuit of Differential Amplifier | |
| US20030141930A1 (en) | Output stage with stable quiescent current | |
| US6466062B2 (en) | Operational amplifier output stage | |
| JP3029733B2 (en) | Pulse analog conversion circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |