[go: up one dir, main page]

JPH07213059A - Switching regulator - Google Patents

Switching regulator

Info

Publication number
JPH07213059A
JPH07213059A JP6005013A JP501394A JPH07213059A JP H07213059 A JPH07213059 A JP H07213059A JP 6005013 A JP6005013 A JP 6005013A JP 501394 A JP501394 A JP 501394A JP H07213059 A JPH07213059 A JP H07213059A
Authority
JP
Japan
Prior art keywords
voltage
load
switch element
master
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6005013A
Other languages
Japanese (ja)
Inventor
Hiroshi Iwanaga
浩 岩永
Hiroshi Nakajima
啓 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6005013A priority Critical patent/JPH07213059A/en
Publication of JPH07213059A publication Critical patent/JPH07213059A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

PURPOSE:To make a switching regulator exhibit the power supply capacity to the utmost by equalizing the supply balance between the master and slaves. CONSTITUTION:This switching regulator is equipped with a pulse generator PG which generates pulse signals P0-P2 being shifted by T/n time at a time, and in the master A and slaves B1 and B2, the primary windings of transformers T0-T2, switching elements Q0-Q2, and load resistors RS0-RS2 are connected in series, and DC voltage is applied to its both ends, and the switching elements Q0-Q2 are turned on, according to the pulse signals P0-P2 by logic circuits LOG1-LOG2. And, comparators COM0-COM2 detect that the load voltages generated in load resistors RS0-RS2 have reached error voltage of the DC output voltage, and this regulator stops the ON operation with this detected output, and by this control, it coverts the AC voltage generated in secondary winding into DC voltage, by rectifying and smoothing it, and adds output of each unit in parallel and outputs the sum.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、例えば放送機の大電
力増幅器用電源に用いられるスイッチングレギュレータ
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching regulator used as a power source for a large power amplifier of a broadcasting machine, for example.

【0002】[0002]

【従来の技術】従来より、放送機の大電力増幅器用電源
にあっては、マスタースレーブ方式のスイッチングレギ
ュレータがよく用いられる。図3にその一般的な構成を
示す。図3において、Aはマスタユニットであり、コン
バータトランスT0の一次巻線、スイッチ素子Q0、負
荷抵抗RS0が直列に接続され、その両端は直流電源入
力端子TIN及びリターン端子TRTN に接続されている。
スイッチ素子Q0はコンパレータCOM0の出力によっ
てスイッチング制御され、そのオン・オフによりコンバ
ータトランスT0の一次巻線に印加する直流電源が断続
される。これによって二次巻線に発生する交流電圧は整
流平滑回路RF0で整流平滑されて直流電圧に変換さ
れ、出力端子TOUT1,TOUT2に導かれる。
2. Description of the Related Art Conventionally, a master-slave type switching regulator is often used in a power supply for a large power amplifier of a broadcasting machine. FIG. 3 shows its general configuration. In FIG. 3, A is a master unit in which a primary winding of a converter transformer T0, a switch element Q0, and a load resistor RS0 are connected in series, and both ends thereof are connected to a DC power input terminal TIN and a return terminal TRTN.
The switch element Q0 is switching-controlled by the output of the comparator COM0, and the on / off state of the switch element Q0 disconnects the DC power supply applied to the primary winding of the converter transformer T0. As a result, the AC voltage generated in the secondary winding is rectified and smoothed by the rectifying / smoothing circuit RF0, converted into a DC voltage, and guided to the output terminals TOUT1 and TOUT2.

【0003】さらに、出力TOUT1に現れる直流電圧はフ
ィードバック回路FBによって例えば1/N倍された
後、基準電圧源Eで発生される基準電圧VREF と共にエ
ラーアンプOPに入力される。このエラーアンプOPは
基準電圧VREF に対するフィードバック電圧の誤差電圧
を検出出力するもので、ここで得られた誤差電圧はコン
パレータCOM0に送られ、三角波発生器TGで発生さ
れる三角波電圧信号と比較される。コンパレータCOM
0の比較結果はスイッチング制御信号としてスイッチ素
子Q0の制御入力端に供給される。
Further, the DC voltage appearing at the output TOUT1 is multiplied by, for example, 1 / N by the feedback circuit FB, and then input to the error amplifier OP together with the reference voltage VREF generated by the reference voltage source E. The error amplifier OP detects and outputs an error voltage of the feedback voltage with respect to the reference voltage VREF. The error voltage obtained here is sent to the comparator COM0 and compared with the triangular wave voltage signal generated by the triangular wave generator TG. . Comparator COM
The comparison result of 0 is supplied to the control input terminal of the switch element Q0 as a switching control signal.

【0004】一方、Bはスレーブユニットであり、コン
バータトランスT1の一次巻線、スイッチ素子Q1、負
荷抵抗RS1が直列に接続され、その両端は上記直流電
源入力端子TIN及びリターン端子TRTN に接続されてい
る。スイッチ素子Q1はマスタユニットAのコンパレー
タCOM0の出力によってスイッチング制御され、その
オン・オフによりコンバータトランスT1の一次巻線に
印加する直流電源が断続される。これによって二次巻線
に発生する交流電圧は整流平滑回路RF1で整流平滑さ
れて直流電圧に変換され、マスタユニットAと並列に出
力端子TOUT1,TOUT2に導かれる。
On the other hand, B is a slave unit in which a primary winding of a converter transformer T1, a switching element Q1 and a load resistor RS1 are connected in series, and both ends thereof are connected to the DC power input terminal TIN and the return terminal TRTN. There is. The switching element Q1 is switching-controlled by the output of the comparator COM0 of the master unit A, and the on / off switching of the switching element Q1 interrupts the DC power supply applied to the primary winding of the converter transformer T1. As a result, the AC voltage generated in the secondary winding is rectified and smoothed by the rectifying / smoothing circuit RF1 and converted into a DC voltage, which is introduced in parallel to the master unit A to the output terminals TOUT1 and TOUT2.

【0005】尚、図3ではスレーブユニットが一つの場
合を示したが、一般にはさらにスレーブユニットを並列
に追加して構成される。すなわち、マスタースレーブ方
式は、マスタユニットのスイッチング制御信号をスレー
ブユニットのスイッチ素子にも印加して同時にスイッチ
ング駆動することで、安定した直流電圧を供給するよう
にしたものである。
Although FIG. 3 shows the case where there is one slave unit, it is generally constructed by adding slave units in parallel. That is, in the master-slave system, a stable DC voltage is supplied by applying a switching control signal of the master unit to the switch elements of the slave unit and simultaneously performing switching drive.

【0006】しかしながら、上記のような従来のマスタ
ースレーブ方式によるスイッチングレギュレータでは、
各ユニットのスイッチ素子の特性(立上がり時間、立下
がり時間等)、オン時の抵抗値等にばらつきがあると、
マスタースレーブ間の供給電流に差が生じてしまい、安
定供給ができなくなる。
However, in the conventional master-slave type switching regulator as described above,
If there are variations in the characteristics (rise time, fall time, etc.) of the switch elements of each unit, and the resistance value when turned on,
A difference in the supply current between the master and slave causes a stable supply.

【0007】このばらつき分を予め各ユニットで見込ん
でおき、供給電力能力を余分に増す等の方法も考えられ
るが、装置の大型化を招くという問題が生じてしまう。
また、各ユニット間で発熱量が異なるため、信頼性につ
いてもばらつきが生じ、装置全体の信頼度が低下してし
まう。
Although it is conceivable that the variation is preliminarily estimated in each unit to increase the power supply capacity, the size of the apparatus will be increased.
In addition, since the heat generation amount differs between the units, the reliability also varies, and the reliability of the entire device decreases.

【0008】[0008]

【発明が解決しようとする課題】以上述べたように、従
来のマスタースレーブ方式によるスイッチングレギュレ
ータでは、各ユニットのスイッチ素子の特性、オン時の
抵抗値等にばらつきがあると、マスタースレーブ間の供
給電流に差が生じてしまい、安定供給ができなくなる。
As described above, in the conventional master-slave type switching regulator, if there are variations in the characteristics of the switch element of each unit, the resistance value when turned on, etc. There is a difference in the current, and stable supply cannot be achieved.

【0009】このばらつき分を予め各ユニットで見込ん
でおき、供給電力能力を余分に増す等の方法も考えられ
るが、装置の大型化を招くという問題が生じてしまう。
また、各ユニット間で発熱量が異なるため、信頼性につ
いてもばらつきが生じ、装置全体の信頼度が低下してし
まう。
A method may be considered in which this variation is estimated in advance in each unit to increase the power supply capacity, but there is a problem in that the size of the device is increased.
In addition, since the heat generation amount differs between the units, the reliability also varies, and the reliability of the entire device decreases.

【0010】この発明は上記の課題を解決するためにな
されたもので、マスタースレーブ間の供給バランスを均
一化し、電力供給能力を最大限に発揮し得るスイッチン
グレギュレータを提供することを目的とする。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a switching regulator capable of equalizing the supply balance between the master and slave and maximizing the power supply capability.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
にこの発明は、コンバータトランスの一次巻線、スイッ
チ素子及び負荷抵抗を直列に接続し、その両端を直流電
圧入力端子及びリターン端子に接続し、基準電圧に対す
る直流出力電圧のエラー電圧を検出し、このエラー電圧
レベルに応じて前記スイッチ素子をオンオフ制御し、こ
の制御によって前記コンバータトランスの二次巻線に発
生する交流電圧を整流平滑して直流電圧に変換するマス
タユニットと、コンバータトランスの一次巻線、スイッ
チ素子及び負荷抵抗を直列に接続し、その両端を直流電
圧入力端子及びリターン端子に接続し、前記マスタユニ
ットで得られたエラー電圧レベルに応じて前記スイッチ
素子をオンオフ制御し、この制御によって前記コンバー
タトランスの二次巻線に発生する交流電圧を整流平滑し
て直流電圧に変換する1個以上のスレーブユニットとを
備え、前記マスタユニットとスレーブユニットの各出力
電圧を並列加算して直流出力電圧を得るマスタースレー
ブ方式のスイッチングレギュレータにおいて、さらに、
所定周期Tのパルス信号を発生し、前記マスタユニット
及びスレーブユニットの個数nとしたとき、前記パルス
信号をT/n時間ずつシフトして各ユニットに供給する
パルス発生器を備え、前記マスタユニットは、前記エラ
ー電圧と当該ユニット内の負荷抵抗に発生する負荷電圧
とを比較して負荷電圧がエラー電圧に達したことを検出
するコンパレータと、前記パルス発生器からのパルス信
号入力から前記コンパレータの検出入力まで前記スイッ
チ素子をオン制御する制御回路とを備え、前記スレーブ
ユニットは、前記エラー電圧と当該ユニット内の負荷抵
抗に発生する負荷電圧とを比較して負荷電圧がエラー電
圧に達したことを検出するコンパレータと、前記パルス
発生器からのパルス信号入力から前記コンパレータの検
出入力まで前記スイッチ素子をオン制御する制御回路と
を備えるようにしたことを特徴とする。
In order to achieve the above object, the present invention is to connect a primary winding of a converter transformer, a switch element and a load resistor in series, and connect both ends thereof to a DC voltage input terminal and a return terminal. Then, the error voltage of the DC output voltage with respect to the reference voltage is detected, and the switching element is ON / OFF controlled according to the error voltage level, and by this control, the AC voltage generated in the secondary winding of the converter transformer is rectified and smoothed. Error in the master unit, in which the master unit for converting into a DC voltage with the converter, the primary winding of the converter transformer, the switch element, and the load resistor are connected in series, and both ends thereof are connected to the DC voltage input terminal and the return terminal. ON / OFF control of the switch element is performed according to the voltage level, and by this control, the secondary of the converter transformer is A master-slave system including one or more slave units for rectifying and smoothing an AC voltage generated in a line and converting the AC voltage into a DC voltage, and obtaining a DC output voltage by adding output voltages of the master unit and the slave units in parallel. In the switching regulator,
When a pulse signal having a predetermined period T is generated and the number of master units and slave units is n, the pulse signal is shifted by T / n time and supplied to each unit. A comparator for detecting that the load voltage has reached the error voltage by comparing the error voltage with the load voltage generated in the load resistance in the unit; and the detection of the comparator from the pulse signal input from the pulse generator. A control circuit for turning on the switch element until an input is provided, the slave unit compares the error voltage with a load voltage generated in a load resistor in the unit, and detects that the load voltage reaches the error voltage. The comparator that detects the pulse signal from the pulse signal input from the pulse generator to the detection input of the comparator. Characterized in that the pitch element and to a control circuit for ON control.

【0012】前記マスタユニット及びスレーブユニット
の各制御回路はS−Rフリップフロップであり、前記パ
ルス信号によりセットされ、前記コンパレータの検出信
号によりリセットされ、セットからリセットまでの期
間、前記スイッチ素子にオン信号を供給するようにした
ことを特徴とする。
Each control circuit of the master unit and the slave unit is an SR flip-flop, which is set by the pulse signal and reset by the detection signal of the comparator, and is turned on by the switch element during a period from set to reset. It is characterized in that a signal is supplied.

【0013】[0013]

【作用】上記構成によるスイッチングレギュレータで
は、パルス発生器によりT/n時間ずつシフトされたパ
ルス信号を発生し、それぞれマスタユニット、スレーブ
ユニットの制御回路に供給して、順に各ユニットのスイ
ッチ素子をオンさせ、直流電圧を発生させる。このと
き、負荷抵抗に発生する負荷電圧がコンバータトランス
の一次巻線に発生する励磁電流によって増加することを
利用し、負荷電圧がエラー電圧に達したとき、制御回路
のオン制御を停止させるようにしている。
In the switching regulator having the above structure, the pulse signals generated by the pulse generator are shifted by T / n time and supplied to the control circuits of the master unit and the slave unit, respectively, and the switching elements of the units are turned on in order. To generate a DC voltage. At this time, by utilizing the fact that the load voltage generated in the load resistance increases due to the excitation current generated in the primary winding of the converter transformer, the ON control of the control circuit is stopped when the load voltage reaches the error voltage. ing.

【0014】[0014]

【実施例】以下、図1及び図2を参照してこの発明の一
実施例を詳細に説明する。尚、図1において、図3と同
一部分には同一符号を付して示し、ここでは異なる部分
を中心に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of the present invention will be described in detail below with reference to FIGS. In FIG. 1, the same parts as those in FIG. 3 are designated by the same reference numerals, and different parts will be mainly described here.

【0015】図1はこの発明に係るマスタースレーブ方
式のスイッチングレギュレータの構成を示すものであ
る。ここでは説明を簡単にするため、スレーブユニット
が2個並列接続された場合について説明する。
FIG. 1 shows the configuration of a master-slave type switching regulator according to the present invention. Here, in order to simplify the description, a case where two slave units are connected in parallel will be described.

【0016】図1において、マスターユニットAの前記
コンパレータCOM0の一方の入力端には前記エラーア
ンプOPから出力される電圧(以下、エラー電圧と称す
る)が供給され、他方の入力端には負荷抵抗RS0に発
生する電圧(以下、負荷電圧と称する)が供給される。
このコンパレータCOM0は両入力の電圧レベルを比較
し、負荷電圧がエラー電圧に達した時にH(ハイ)レベ
ル、エラー電圧に満たない時にL(ロー)レベルの判定
信号を出力する。その判定信号はロジック回路LOG0
に供給される。
In FIG. 1, the voltage (hereinafter referred to as an error voltage) output from the error amplifier OP is supplied to one input terminal of the comparator COM0 of the master unit A, and the load resistance is supplied to the other input terminal. The voltage generated at RS0 (hereinafter referred to as load voltage) is supplied.
The comparator COM0 compares the voltage levels of both inputs and outputs a determination signal of H (high) level when the load voltage reaches the error voltage and L (low) level when the load voltage does not reach the error voltage. The determination signal is the logic circuit LOG0.
Is supplied to.

【0017】上記ロジック回路LOG0は、例えばS−
Rフリップフロップで構成され、同期パルス発生器SY
GでマスタユニットAに対して発生されるパルス信号の
立下がりによりセットされ、上記コンパレータCOM0
からの判定信号の立上がりによりリセットされ、セット
からリセットまでの期間スイッチ素子Q0をオンするス
イッチング制御信号を出力するものである。
The logic circuit LOG0 is, for example, S-.
Synchronous pulse generator SY composed of R flip-flops
It is set by the fall of the pulse signal generated for the master unit A at G, and the comparator COM0
It is reset by the rise of the determination signal from, and outputs a switching control signal for turning on the switch element Q0 during the period from set to reset.

【0018】一方、スレーブユニットBi(iは1,
2)は共に同構成であり、それぞれコンバータトランス
Tiの一次巻線、スイッチ素子Qi、負荷抵抗RSiが
直列に接続され、その両端は直流電源入力端子TIN及び
リターン端子TTRN に接続される。
On the other hand, the slave unit Bi (i is 1,
2) both have the same configuration, and the primary winding of the converter transformer Ti, the switch element Qi, and the load resistance RSi are connected in series, and both ends thereof are connected to the DC power supply input terminal TIN and the return terminal TTRN.

【0019】また、さらにコンパレータCOMi及びロ
ジック回路LOGiを備える。各コンパレータCOMi
の一方の入力端にはマスタユニットAのエラーアンプO
Pの出力が供給され、他方の入力端には負荷抵抗RSi
に発生する電圧が供給される。
Further, a comparator COMi and a logic circuit LOGi are further provided. Each comparator COMi
The error amplifier O of the master unit A is connected to one input terminal of
The output of P is supplied, and the load resistance RSi is applied to the other input end.
The voltage generated at is supplied.

【0020】各コンパレータCOMiは両者の電圧レベ
ルを比較するもので、COM0と同様に動作する。各コ
ンパレータCOMiから出力される判定信号はロジック
回路LOGiに供給される。ロジック回路LOGiは上
記パルス発生器SYGで個別に発生されるパルス信号を
入力して、LOG0と同様に動作する。
The respective comparators COMi compare the voltage levels of the two and operate in the same manner as COM0. The determination signal output from each comparator COMi is supplied to the logic circuit LOGi. The logic circuit LOGi receives the pulse signals individually generated by the pulse generator SYG and operates in the same manner as LOG0.

【0021】スイッチ素子QiはコンパレータCOMi
の出力によってスイッチング制御され、そのオン・オフ
によりコンバータトランスTiの一次巻線に印加する直
流電源がが断続される。これによって二次巻線に発生す
る交流電圧は整流平滑回路RFiで整流平滑されて直流
電圧に変換され、マスタユニットAと並列に出力端子T
OUT1,TOUT2に導かれる。
The switch element Qi is a comparator COMi.
Switching is controlled by the output of the DC power supply and the DC power supply applied to the primary winding of the converter transformer Ti is turned on and off. As a result, the AC voltage generated in the secondary winding is rectified and smoothed by the rectifying / smoothing circuit RFi and converted into a DC voltage, which is parallel to the master unit A and output terminal T.
Guided to OUT1 and TOUT2.

【0022】上記同期パルス発生器SYGは一定周期T
でマスタ用パルス信号P0を発生し、マスタユニットA
のロジック回路LOG0に供給すると共に、そのパルス
をT/3周期ずつシフトして、スレーブユニットB1,
B2に対するパルス信号P1,P2を発生する。
The sync pulse generator SYG has a constant period T.
Generates the master pulse signal P0, and the master unit A
To the logic circuit LOG0 of the slave unit B1,
The pulse signals P1 and P2 for B2 are generated.

【0023】上記構成において、以下、図2を参照して
その動作を説明する。まず、同期パルス発生器SYGで
は、図2(a),(b),(c)に示すように、T/3
周期ずつシフトされたパルス信号P0,P1,P2が発
生され、それぞれ各ユニットA,B1,B2のロジック
回路LOG0,LOG1,LOG2に供給される。各ロ
ジック回路LOG0,LOG1,LOG2は、それぞれ
図2(h),(i),(j)に示すように、入力パルス
信号P0,P1,P2の立下がりによってセット状態と
なり、オン信号(Hレベル)を出力する。このため、各
ユニットA,B1,B2のスイッチ素子Q0,Q1,Q
2はそれぞれT/3ずつ遅れてオンされる。
The operation of the above configuration will be described below with reference to FIG. First, in the synchronous pulse generator SYG, as shown in FIGS. 2 (a), (b), and (c), T / 3
The pulse signals P0, P1, P2 shifted by the period are generated and supplied to the logic circuits LOG0, LOG1, LOG2 of the units A, B1, B2, respectively. Each of the logic circuits LOG0, LOG1, and LOG2 becomes a set state by the fall of the input pulse signals P0, P1, and P2, as shown in FIGS. 2 (h), (i), and (j), and the on signal (H level). ) Is output. Therefore, the switch elements Q0, Q1, Q of each unit A, B1, B2 are
2 is turned on with a delay of T / 3 each.

【0024】マスタユニットAにおいて、スイッチ素子
Q0がオンになると、コンバータトランスT0の一次巻
線に流れる電流が負荷抵抗RS0に流れ、これによって
負荷電圧が発生する。ここで、負荷抵抗RS0に流れる
電流はトランスT0の一次巻線に発生する励磁電流が加
算され、次第に増大していく。このため、負荷電圧も次
第に増加し、エラーアンプOPの出力レベルに達する。
In the master unit A, when the switch element Q0 is turned on, a current flowing through the primary winding of the converter transformer T0 flows through the load resistor RS0, which generates a load voltage. Here, the exciting current generated in the primary winding of the transformer T0 is added to the current flowing through the load resistor RS0, and gradually increases. Therefore, the load voltage also gradually increases and reaches the output level of the error amplifier OP.

【0025】すると、コンパレータCOM0の出力がH
レベルとなり、その立上がりによってロジック回路LO
G0がリセットされ、その出力がLレベルとなるため、
スイッチ素子Q0はオフになる。スイッチQ0がオフす
ると、負荷電圧は0Vとなり、コンパレータCOM0の
出力もLレベルに反転される。
Then, the output of the comparator COM0 goes high.
The logic circuit LO becomes
Since G0 is reset and its output becomes L level,
The switch element Q0 is turned off. When the switch Q0 is turned off, the load voltage becomes 0V and the output of the comparator COM0 is also inverted to L level.

【0026】このような動作は、スレーブユニットB
1,B2でも同様であり、スイッチ素子Q1,Q2がオ
ンになると、コンバータトランスT1,T2の一次巻線
に流れる電流が負荷抵抗RS1,RS2に流れ、これに
よって負荷電圧が発生する。そして、励磁電流によって
負荷電圧が次第に増加し、エラーアンプOPの出力レベ
ルに達する。
This operation is performed by the slave unit B
The same applies to 1 and B2. When the switching elements Q1 and Q2 are turned on, the current flowing through the primary windings of the converter transformers T1 and T2 flows through the load resistors RS1 and RS2, thereby generating the load voltage. Then, the load voltage gradually increases due to the exciting current, and reaches the output level of the error amplifier OP.

【0027】すると、コンパレータCOM1,COM2
の出力がHレベルとなり、その立上がりによってロジッ
ク回路LOG1,LPG2がリセットされ、その出力が
Lレベルとなって、スイッチ素子Q1,Q2をオフする
ようになる。スイッチQ1,Q2がオフすると、各負荷
電圧は0Vとなり、コンパレータCOM1,COM2の
出力もLレベルに反転される。
Then, the comparators COM1 and COM2
Output goes high and the logic circuits LOG1 and LPG2 are reset by the rise, and the output goes low and the switch elements Q1 and Q2 are turned off. When the switches Q1 and Q2 are turned off, each load voltage becomes 0 V, and the outputs of the comparators COM1 and COM2 are also inverted to L level.

【0028】すなわち、例えば図2(d)に示すよう
に、何らかの要因によってエラー電圧が変化しても、各
ユニットがエラー電圧を基準にオン期間を調整するた
め、各ユニットからバランスよく電力を供給することが
できる。
That is, as shown in FIG. 2D, for example, even if the error voltage changes due to some factor, each unit adjusts the ON period based on the error voltage, so that each unit supplies power in a well-balanced manner. can do.

【0029】したがって、上記構成によるスイッチング
レギュレータによれば、マスタースレーブ間の供給バラ
ンスを均一化することができ、これによって電力供給能
力を最大限に発揮させることができる。この場合、各ユ
ニットに割り当てられる電極供給能力は最小限ですむの
で、装置はあまり大型にはならなくてすむ。
Therefore, according to the switching regulator having the above-mentioned configuration, the supply balance between the master and slave can be made uniform, so that the power supply capability can be maximized. In this case, since the electrode supply capacity assigned to each unit is minimized, the device does not need to be too large.

【0030】尚、上記実施例ではスレーブユニットが2
個の場合について説明したが、この発明はこれに限定さ
れるものではなく、さらに多数のスレーブユニットを並
列接続するようにしてもよい。その他、その要旨を逸脱
しない範囲で種々変形しても、同様に実施可能であるこ
とはいうまでもない。
In the above embodiment, the number of slave units is two.
Although the case has been described above, the present invention is not limited to this, and a larger number of slave units may be connected in parallel. Needless to say, the present invention can be implemented in the same manner even if various modifications are made without departing from the scope of the invention.

【0031】[0031]

【発明の効果】以上のようにこの発明によれば、マスタ
ースレーブ間の供給バランスを均一化し、電力供給能力
を最大限に発揮し得るスイッチングレギュレータを提供
することができる。
As described above, according to the present invention, it is possible to provide a switching regulator capable of equalizing the supply balance between the master and slave and maximizing the power supply capability.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に係るスイッチングレギュレータの一
実施例を示すブロック回路図である。
FIG. 1 is a block circuit diagram showing an embodiment of a switching regulator according to the present invention.

【図2】上記実施例の動作を説明するためのタイミング
図である。
FIG. 2 is a timing chart for explaining the operation of the above embodiment.

【図3】従来のスイッチングレギュレータの構成を示す
ブロック回路図である。
FIG. 3 is a block circuit diagram showing a configuration of a conventional switching regulator.

【符号の説明】[Explanation of symbols]

A…マスタユニット、B1,B2…スレーブユニット、
T0,T1,T2…コンバータトランス、Q0,Q1,
Q2…スイッチ素子、RS0,RS1,RS2…負荷抵
抗、OP…エラーアンプ、COM0,COM1,COM
2…コンパレータ、LOG0,LOG1,LOG2…ロ
ジック回路、SYG…同期パルス発生器、RF0,RF
1,RF2…整流平滑回路、P0,P1,P2…パルス
信号。
A ... Master unit, B1, B2 ... Slave unit,
T0, T1, T2 ... Converter transformer, Q0, Q1,
Q2 ... switch element, RS0, RS1, RS2 ... load resistance, OP ... error amplifier, COM0, COM1, COM
2 ... Comparator, LOG0, LOG1, LOG2 ... Logic circuit, SYG ... Sync pulse generator, RF0, RF
1, RF2 ... Rectifying / smoothing circuit, P0, P1, P2 ... Pulse signals.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】コンバータトランスの一次巻線、スイッチ
素子及び負荷抵抗を直列に接続し、その両端を直流電圧
入力端子及びリターン端子に接続し、基準電圧に対する
直流出力電圧のエラー電圧を検出し、このエラー電圧レ
ベルに応じて前記スイッチ素子をオンオフ制御し、この
制御によって前記コンバータトランスの二次巻線に発生
する交流電圧を整流平滑して直流電圧に変換するマスタ
ユニットと、 コンバータトランスの一次巻線、スイッチ素子及び負荷
抵抗を直列に接続し、その両端を直流電圧入力端子及び
リターン端子に接続し、前記マスタユニットで得られた
エラー電圧レベルに応じて前記スイッチ素子をオンオフ
制御し、この制御によって前記コンバータトランスの二
次巻線に発生する交流電圧を整流平滑して直流電圧に変
換する1個以上のスレーブユニットとを備え、 前記マスタユニットとスレーブユニットの各出力電圧を
並列加算して直流出力電圧を得るマスタースレーブ方式
のスイッチングレギュレータにおいて、 さらに、所定周期Tのパルス信号を発生し、前記マスタ
ユニット及びスレーブユニットの個数nとしたとき、前
記パルス信号をT/n時間ずつシフトして各ユニットに
供給するパルス発生器を備え、 前記マスタユニットは、前記エラー電圧と当該ユニット
内の負荷抵抗に発生する負荷電圧とを比較して負荷電圧
がエラー電圧に達したことを検出するコンパレータと、
前記パルス発生器からのパルス信号入力から前記コンパ
レータの検出入力まで前記スイッチ素子をオン制御する
制御回路とを備え、 前記スレーブユニットは、前記エラー電圧と当該ユニッ
ト内の負荷抵抗に発生する負荷電圧とを比較して負荷電
圧がエラー電圧に達したことを検出するコンパレータ
と、前記パルス発生器からのパルス信号入力から前記コ
ンパレータの検出入力まで前記スイッチ素子をオン制御
する制御回路とを備えるようにしたことを特徴とするス
イッチングレギュレータ。
1. A primary winding of a converter transformer, a switch element and a load resistor are connected in series, both ends of which are connected to a DC voltage input terminal and a return terminal, and an error voltage of a DC output voltage with respect to a reference voltage is detected, A master unit that controls ON / OFF of the switch element according to the error voltage level, and rectifies and smoothes the AC voltage generated in the secondary winding of the converter transformer by this control to convert the AC voltage into a DC voltage. A line, a switch element and a load resistor are connected in series, both ends of which are connected to a DC voltage input terminal and a return terminal, and the switch element is ON / OFF controlled according to the error voltage level obtained by the master unit. Rectifies and smoothes the AC voltage generated in the secondary winding of the converter transformer to convert it to DC voltage. A master-slave switching regulator that includes one or more slave units, and that outputs a DC output voltage by adding the output voltages of the master unit and the slave units in parallel. , A pulse generator that shifts the pulse signal by T / n time and supplies it to each unit, where n is the number of master units and slave units, and the master unit includes the error voltage and A comparator that compares the load voltage generated in the load resistance to detect that the load voltage has reached the error voltage,
And a control circuit for ON-controlling the switch element from the pulse signal input from the pulse generator to the detection input of the comparator, the slave unit, the error voltage and the load voltage generated in the load resistance in the unit, And a comparator for detecting that the load voltage has reached an error voltage, and a control circuit for ON-controlling the switch element from the pulse signal input from the pulse generator to the detection input of the comparator. A switching regulator characterized in that
【請求項2】前記マスタユニット及びスレーブユニット
の各制御回路はS−Rフリップフロップであり、前記パ
ルス信号によりセットされ、前記コンパレータの検出信
号によりリセットされ、セットからリセットまでの期
間、前記スイッチ素子にオン信号を供給するようにした
ことを特徴とする請求項1記載のスイッチングレギュレ
ータ。
2. The control circuit of each of the master unit and the slave unit is an SR flip-flop, which is set by the pulse signal and reset by the detection signal of the comparator, and the switch element is set for a period from set to reset. The switching regulator according to claim 1, wherein an ON signal is supplied to the switching regulator.
JP6005013A 1994-01-21 1994-01-21 Switching regulator Pending JPH07213059A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6005013A JPH07213059A (en) 1994-01-21 1994-01-21 Switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6005013A JPH07213059A (en) 1994-01-21 1994-01-21 Switching regulator

Publications (1)

Publication Number Publication Date
JPH07213059A true JPH07213059A (en) 1995-08-11

Family

ID=11599659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6005013A Pending JPH07213059A (en) 1994-01-21 1994-01-21 Switching regulator

Country Status (1)

Country Link
JP (1) JPH07213059A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998053547A1 (en) * 1997-05-17 1998-11-26 Robert Bosch Gmbh Voltage transformer
EP1217720A1 (en) * 2000-12-21 2002-06-26 Semiconductor Components Industries, LLC Apparatus and method for controlling the power output of a power supply using comparators
JP2011030340A (en) * 2009-07-24 2011-02-10 Shindengen Electric Mfg Co Ltd System power supply apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998053547A1 (en) * 1997-05-17 1998-11-26 Robert Bosch Gmbh Voltage transformer
EP1217720A1 (en) * 2000-12-21 2002-06-26 Semiconductor Components Industries, LLC Apparatus and method for controlling the power output of a power supply using comparators
JP2011030340A (en) * 2009-07-24 2011-02-10 Shindengen Electric Mfg Co Ltd System power supply apparatus

Similar Documents

Publication Publication Date Title
US4928295A (en) High-voltage generating device for use with an X-ray tube
WO1991009455A1 (en) Dc/dc-converter
JPH08275530A (en) Switching mode power supply
JP3346543B2 (en) Switching power supply
KR20200040027A (en) DC/DC converter having multi-converter modules
JPH07213059A (en) Switching regulator
JPH0465519B2 (en)
JPH04361872A (en) Inverter welding power source
JPH0549257A (en) Switching power supply
JP3290746B2 (en) Low-loss power supply including DC / DC converter
JPH08289541A (en) Switching regulator
US4607324A (en) Reduced harmonic current rectifier including sequentially switched secondary windings
JP2000241477A (en) Operation method for direct current power supply device to be tested
JPH04372525A (en) Switching power supply
JP3508092B2 (en) Average value rectifier circuit and switching power supply circuit
JP3063251B2 (en) DC power supply
JP3707598B2 (en) Power converter control method
JP2615932B2 (en) High voltage DC power supply
JPH08237944A (en) Switching mode power supply
JPH02216508A (en) Two-point output power source
RU2251777C2 (en) Redundant dc power supply
JP4432279B2 (en) Switching power supply
JP2000134924A (en) Power circuit
JPH0759348A (en) Parallel connecting device for dc-dc converter
JPH05928B2 (en)