[go: up one dir, main page]

JP2615932B2 - High voltage DC power supply - Google Patents

High voltage DC power supply

Info

Publication number
JP2615932B2
JP2615932B2 JP63273725A JP27372588A JP2615932B2 JP 2615932 B2 JP2615932 B2 JP 2615932B2 JP 63273725 A JP63273725 A JP 63273725A JP 27372588 A JP27372588 A JP 27372588A JP 2615932 B2 JP2615932 B2 JP 2615932B2
Authority
JP
Japan
Prior art keywords
wave
output
inverters
voltage
negative half
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63273725A
Other languages
Japanese (ja)
Other versions
JPH02119568A (en
Inventor
正光 熊澤
満 松川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP63273725A priority Critical patent/JP2615932B2/en
Publication of JPH02119568A publication Critical patent/JPH02119568A/en
Application granted granted Critical
Publication of JP2615932B2 publication Critical patent/JP2615932B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は真空管のエージング用などに使用される高
圧直流電源装置に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-voltage DC power supply used for aging vacuum tubes and the like.

〔従来の技術〕[Conventional technology]

この発明の基礎となる高圧直流電源装置の既提案例
(特願昭62−100878号参照)は、第4図に示すように、
商用電源から与えられる交流電圧をn台のコンバータCN
1〜CNnで独立して直流電圧に変換し、このn台のコンバ
ータCN1〜CNnから出力される直流電圧をn台のインバー
タIN1〜INnでそれぞれ独立して同一周期で同一振幅で位
相がπ/nずつずれた矩形波交流電圧に変換し、n台のイ
ンバータIN1〜INnから出力される矩形波交流電圧を結合
変圧器TR1〜TRnで絶縁および電圧整合を図った上で全波
整流器DB1〜DBnでそれぞれ全波整流し、さらに全波整流
後の各電圧を加算合成し、得られた合成電圧をリアクト
ルLおよびコンデンサCよりなるリップル除去用フィル
タFに通すことでリップルを除去し、得られた最終直流
電圧を真空管等の負荷に加えるように構成されていた。
As shown in FIG. 4, a previously proposed example of a high-voltage DC power supply device on which the present invention is based (see Japanese Patent Application No. 62-10078) is shown in FIG.
The AC voltage supplied from the commercial power supply is converted into n converters CN.
1 to CN n independently convert to a DC voltage, and the DC voltages output from the n converters CN 1 to CN n are independently converted into the same amplitude by the n inverters IN 1 to IN n at the same period and the same amplitude. To convert the square wave AC voltage output from the n inverters IN 1 to IN n into insulation and voltage matching by the coupling transformers TR 1 to TR n. respectively full-wave rectified by the full-wave rectifier DB 1 to DB n on the further additive synthesis each voltage after full wave rectification, the resulting combined voltage in the reactor L and consisting of a capacitor C ripple removing filter F It was configured to remove ripples by passing through and apply the obtained final DC voltage to a load such as a vacuum tube.

この場合、n台のインバータIN1〜INnは、それぞれ正
側半波と負側半波との間に各々休止期間を有する矩形波
交流電圧を発生する構成である。そして、n台のインバ
ータIN1〜INnの各出力端がn個の結合変圧器TR1〜TRn
1次側にそれぞれ接続され、n個の結合変圧器TR1〜TRn
の2次側にn個の全波整流器DB1〜DBnの交流側端子がそ
れぞれ接続され、n個の全波整流器DB1〜DBnの直流側端
子がそれぞれ縦列接続され、このn個の全波整流器DB1
〜DBnの縦列接続体の両端にリップル除去用フィルタF
が接続され、リップル除去用フィルタFの出力の最終直
流電圧が負荷に印加される。
In this case, the n inverters IN 1 to IN n are each configured to generate a rectangular wave AC voltage having a rest period between the positive half wave and the negative half wave. Then, the output terminals of the n-number of inverter IN 1 to IN n are respectively connected to the primary side of the n coupling transformer TR 1 to Tr n, n bonds transformer TR 1 to Tr n
The AC terminals of the n full-wave rectifier DB 1 to DB n are respectively connected to the secondary side, the DC-side terminals of the n full-wave rectifier DB 1 to DB n are cascade connected, the n-number Full-wave rectifier DB 1
Ripple removal filters F at both ends of the cascade of ~ DB n
Is connected, and the final DC voltage at the output of the ripple removing filter F is applied to the load.

また、n台のインバータIN1〜INnからそれぞれ出力さ
れる矩形波交流電圧の休止期間の合計をn台のインバー
タIN1〜INnの出力周期の1/2と等しく設定するととも
に、n台のインバータIN1〜INnからそれぞれ出力される
矩形波交流電圧の休止期間が重ならないようにn台のイ
ンバータIN1〜INnのそれぞれの出力位相を設定してい
る。この設定に際しては、つぎの点に留意する必要があ
る。すなわち、インバータIN1〜INnが必要とする最小休
止期間を合計した値がインバータIN1〜INnの出力周期の
1/2より小さくなるように台数を設定する必要がある。
つまり、例えばインバータIN1〜INnの最小休止期間をそ
れぞれA1〜Anとしたときに、 A1<a1 A2<a2 ‥‥‥ An<an なる休止期間a1〜anで、インバータIN1〜INnの出力周波
数fに対し、 a1+a2+…+an=1/2f となるn台のインバータ構成とする。なお、上式のよう
に設定するのは、インバータIN1〜INnの出力の1周期に
休止期間が2回あるからである。
Further, with the sum of the rest period of the square wave AC voltage output from n number of inverters IN 1 to IN n is set equal to the half of the output period of the n-number of inverter IN 1 to IN n, n number The output phases of the n inverters IN 1 to IN n are set so that the idle periods of the rectangular wave AC voltages output from the inverters IN 1 to IN n do not overlap. In setting this, it is necessary to pay attention to the following points. That is, the value of the sum of the minimum period wherein the inverter IN 1 to IN n required by the output period of the inverter IN 1 to IN n
It is necessary to set the number so that it is smaller than 1/2.
That is, for example, an inverter IN 1 minimum rest period to IN n when the A 1 to A n, respectively, A 1 <a 1 A 2 <a 2 ‥‥‥ A n <a n becomes quiescent period a 1 ~a in n, with respect to the output frequency f of the inverter iN 1 to iN n, the n-number of inverters configured to be a 1 + a 2 + ... + a n = 1 / 2f. Incidentally, setting as in the above equation, because dead time to one cycle of the output of the inverter IN 1 to IN n is 2 times.

また、インバータIN1〜INnは必要な電圧Bに対してB/
(n−1)なる電圧を出力できるようにする。
Further, the inverters IN 1 to IN n provide B /
(N-1) voltage can be output.

また、インバータIN1〜INnの出力の矩形波交流電圧
は、コンバータCN1〜CNnの出力直流電圧を位相制御でも
って調整することにより、インバータIN1〜INnの各々の
スイッチング素子の導通幅を変化させることなく、変化
させることができるようになっている。
Further, the rectangular wave AC voltage of the output of the inverter IN 1 to IN n, by adjusting with the output DC voltage of the converter CN 1 -CN n in phase control, the conduction of each switching element of the inverter IN 1 to IN n The width can be changed without changing the width.

また、リップル除去用フィルタFは、この既提案例の
場合、理論的には不要であるが、実際にインバータIN1
〜INnを運転する上で、その出力のスイッチングの時
間,温度等の特性による出力位相のずれ、全波整流器DB
1〜DBnの重なり角等による多少のリップル成分が残るの
で、これらの残留リップル成分の除去のために設けられ
ることが多い。なお、その容量は十分小さいものでよ
く、リップル除去用フィルタFに蓄えられる直流エネル
ギーは小さく抑えることができる。
In the case of the proposed example, the filter F for removing ripples is theoretically unnecessary, but actually, the inverter IN 1.
~ In n operation, output phase shift due to output switching time, temperature and other characteristics, full-wave rectifier DB
Since some ripple components due to the overlap angle of 1 to DB n remain, they are often provided to remove these residual ripple components. The capacity may be sufficiently small, and the DC energy stored in the ripple removing filter F can be suppressed to a small value.

この高圧直流電源装置において、従来例と同様にn台
のインバータIN1〜INnの最大出力電圧をそれぞれ500Vと
し、結合変圧器TR1〜TRnの巻数比をそれぞれ1対20とす
れば、リップル除去用フィルタFの出力側から得るべき
最終直流電圧を例えば40KVとするには、n=5とすれば
よい。これより高い電圧を出力する必要がある場合に
は、コンバータCN1〜CNn,インバータIN1〜INn,全波整流
器DB1〜DBnの台数nをそれぞれ最終直流電圧に合わせて
増加させればよい。
In this high-voltage DC power supply device, if the maximum output voltage of each of the n inverters IN 1 to IN n is 500 V and the turn ratio of the coupling transformers TR 1 to TR n is 1:20 as in the conventional example, In order to set the final DC voltage to be obtained from the output side of the ripple removing filter F to 40 KV, for example, n = 5. In the case where it is necessary to output a voltage higher than this, ask converter CN 1 -CN n, inverters IN 1 to IN n, increasing the combined number n of the full-wave rectifier DB 1 to DB n each final DC voltage I just need.

ここで、n=5として40KVの最終直流電圧を得るよう
に構成した高圧直流電源装置における各部のタイムチャ
ートを第5図に示す。第5図において、(a)〜(e)
はインバータIN1〜IN5から出力される矩形波電圧V1〜V5
を示し、その周波数は例えば1KHz、すなわち周期は1mse
cで、半周期500μsec毎に100μsecの休止期間T1〜T5
もち、その振幅V1M〜V5Mはそれぞれ500Vである。また、
(f)〜(j)は全波整流器DB1〜DB5の出力電圧V6〜V
10を示し、その振幅V6M〜V10Mはそれぞれ10KVであり、
時間T0(500μsec)毎に100μsecの休止期間T6〜T10
有している。(k)は全波整流器DB1〜DB5の縦列接続体
の両端に得られる合成電圧V11を示し、その電圧値V11A
は40KVとなっている。
Here, FIG. 5 shows a time chart of each part in the high-voltage DC power supply device configured to obtain a final DC voltage of 40 KV with n = 5. In FIG. 5, (a) to (e)
Rectangular wave voltage V 1 ~V 5 output from the inverter IN 1 to IN 5 is
The frequency is, for example, 1 KHz, that is, the cycle is 1 mse
At c, there are pause periods T 1 to T 5 of 100 μsec for every 500 μsec of a half cycle, and the amplitudes V 1M to V 5M are 500 V, respectively. Also,
(F) to (j) show output voltages V 6 to V of full-wave rectifiers DB 1 to DB 5.
10 and their amplitudes V 6M to V 10M are each 10 KV,
Each time T 0 (500 μsec) has a pause period T 6 to T 10 of 100 μsec. (K) represents the combined voltage V 11 obtained across the cascade of full-wave rectifier DB 1 to DB 5, the voltage value V 11A
Has become 40KV.

この既提案例の高圧直流電源装置によれば、n台のイ
ンバータIN1〜INnからそれぞれ出力される矩形波交流電
圧の休止期間の合計をn台のインバータIN1〜INnの出力
周期の1/2と等しく設定するとともに、n台のインバー
タIN1〜INnからそれぞれ出力される矩形波交流電圧の休
止期間が重ならないようにn台のインバータIN1〜INn
それぞれの出力位相を設定したので、常にn台のインバ
ータIN1〜INnのうちいずれか1台は必ず休止することに
なり、n台のインバータIN1〜INnの出力の矩形波交流電
圧を昇圧および整流して加算合成した合成電圧における
リップルをほとんどなくすことができ、リップル除去用
フィルタFは残留リップルを除去できればよいだけのき
わめて小容量のものでよくなる。したがって、リップル
除去用フィルタFに蓄えられる直流エネルギーが小さく
なり、例えば真空管のエージング中に真空管が閃絡して
も、リップル除去用フィルタFに蓄えられた直流エネル
ギによって閃絡電流が流れる時間はごく短くなり、真空
管の破壊が防止される。
According to the high-voltage DC power source device of this previously proposed example, the n-number inverter IN 1 from to IN n output period of the total n-number of inverter IN 1 to IN n rest period of the square wave AC voltage outputted In addition to setting them equal to 1/2, the output phases of the n inverters IN 1 to IN n are set so that the rest periods of the rectangular wave AC voltages output from the n inverters IN 1 to IN n do not overlap. As a result, any one of the n inverters IN 1 to IN n is always stopped, and the rectangular wave AC voltage output from the n inverters IN 1 to IN n is boosted and rectified. Ripple in the combined voltage obtained by adding and combining can be almost eliminated, and the filter F for removing ripple can be an extremely small-capacity filter which can remove residual ripple. Therefore, the DC energy stored in the ripple removing filter F becomes small. For example, even if the vacuum tube flashes during the aging of the vacuum tube, the flash current is very short due to the DC energy stored in the ripple removing filter F. It is shorter and the vacuum tube is prevented from being broken.

なお、インバータIN1〜INnの休止期間は、上記の説明
では同一であったが、休止期間を同一に設定する必要は
なく、休止期間の合計がインバータIN1〜INnの出力周期
の1/2に等しくするだけで十分である。
Incidentally, rest period of the inverter IN 1 to IN n are in the above description was identical, there is no need to set the dead time to the same, the sum of the suspension period of the output cycle of the inverter IN 1 to IN n 1 It is enough to make it equal to / 2.

また、上記既提案例では、インバータIN1〜INnの各1
台毎に出力位相を順次ずらせるようにしたが、複数台毎
に順次インバータIN1〜INnの出力位相をずらせるように
してもよい。
Further, in the above-mentioned proposed example, each of the inverters IN 1 to IN n has a 1
Although so as to sequentially shifting the output phase for each base, it may be shifting the output phase of the sequential inverter IN 1 to IN n for each plurality.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

この高圧直流電源装置においては、n台のインバータ
IN1〜INnを構成する各スイッチング素子にスイッチング
時間のばらつきやオン電圧のばらつきが存在し、出力さ
れる矩形波交流電圧の正側半波および負側半波の大きさ
が同じでなく、矩形波交流電圧に直流成分が含まれるこ
とがあった。
In this high-voltage DC power supply, n inverters
Each of the switching elements constituting IN 1 to IN n has a variation in switching time and a variation in ON voltage, and the magnitudes of the positive half-wave and the negative half-wave of the output rectangular wave AC voltage are not the same, The square wave AC voltage sometimes contained a DC component.

このように、インバータIN1〜INnから出力される矩形
波交流電圧に直流成分が含まれると、この矩形波交流電
圧が印加される結合変圧器TR1〜TRnが偏励磁されること
になる。
Thus, when included a DC component into a rectangular wave AC voltage output from the inverter IN 1 to IN n, that coupling transformer TR 1 to Tr n of the rectangular wave AC voltage is applied is polarized excitation Become.

このような結合変圧器TR1〜TRnの偏励磁を防止するた
めの構成としては、インバータIN1〜INnから出力される
矩形波交流電圧の正側半波および負側半波のパルス幅の
微少補正を行うことが考えられる。しかし、パルス幅の
補正を行うことは、休止期間の合計をインバータIN1〜I
Nnの出力周期の1/2に等しくしてリップルを少なくする
ということから外れ、n個の全波整流器DB1〜DBnの縦列
接続体の両端に現れる直流電圧に上記パルス幅の微少補
正に伴うリップルが現れることになり、リップル除去フ
ィルタの容量を増大させねばならなくなる。
As such a structure for preventing the polarized excitation of coupling transformer TR 1 to Tr n, positive half wave and negative half-wave of the pulse width of the rectangular wave AC voltage output from the inverter IN 1 to IN n It is conceivable to perform a minute correction of. However, to correct the pulse width, the inverter IN 1 the sum of the pause period ~I
Off the fact that reducing the ripple equal to half of the output period of the N n, fine correction of n full-wave rectifier DB 1 to DB the pulse width to a DC voltage appears across the cascade connection of n And the ripple associated with the filter appears, and the capacitance of the ripple elimination filter must be increased.

第6図は、5台のインバータIN1〜IN5を用いて高圧直
流電源装置を構成した場合において、インバータIN1
ら出力される矩形波交流電圧に正側半波および負側半波
の不均衡が存在する場合の第4図の装置の各部のタイム
チャートを示し、(a)〜(k)は第5図の(a)〜
(k)にそれぞれ対応している。なお、第6図(a),
(f),(k)における破線は、第5図(a),
(f),(k)と同じ波形を示している。
FIG. 6 shows that when a high-voltage DC power supply is configured using five inverters IN 1 to IN 5 , the square-wave AC voltage output from the inverter IN 1 has no positive half-wave or negative half-wave. 4 shows a time chart of each part of the apparatus of FIG. 4 when an equilibrium exists, and (a) to (k) show (a) to (a) of FIG.
(K) respectively. FIG. 6 (a),
The broken lines in (f) and (k) correspond to those shown in FIGS.
It shows the same waveforms as (f) and (k).

この第6図と第5図とを比較すれば、パルス幅補正を
行うとリップルが増加するということが明らかである。
Comparing FIG. 6 with FIG. 5, it is clear that the ripple increases when the pulse width is corrected.

したがって、この発明の目的は、リップルを増加させ
ることなく結合変圧器の偏磁を防止することができる高
圧直流電源装置を提供することである。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a high-voltage DC power supply device capable of preventing the demagnetization of a coupling transformer without increasing a ripple.

〔課題を解決するための手段〕[Means for solving the problem]

この発明の高圧直流電源装置は、休止期間を有する矩
形波交流電圧を同一周期でかつ同一振幅で発生するn台
(nは2以上の整数)のインバータを設け、このn台の
インバータの出力端にn個の結合変圧器の1次側をそれ
ぞれ接続し、このn個の結合変圧器の2次側にn個の全
波整流器の交流側をそれぞれ接続し、このn個の全波整
流器の直流側を縦列接続している。
The high-voltage DC power supply according to the present invention is provided with n (n is an integer of 2 or more) inverters that generate a rectangular-wave AC voltage having an idle period at the same cycle and the same amplitude, and the output terminals of the n inverters Are connected to the primary sides of n coupling transformers, respectively, and the AC sides of n full-wave rectifiers are respectively connected to the secondary sides of the n coupling transformers. The DC side is cascaded.

また、n台のインバータの出力の正側半波および負側
半波の不均衡をそれぞれ検出するn個の出力不均衡検出
手段を設け、このn個の出力不均衡検出手段の出力にそ
れぞれ応じてn台のインバータのそれぞれのスイッチン
グ素子の導通時の両端間の電圧降下を変化させてn台の
インバータの出力の正側半波および負側半波を均衡化さ
せるn個の制御手段を設けている。
Further, there are provided n output imbalance detecting means for detecting imbalances of the positive half-wave and the negative half-wave of the outputs of the n inverters, respectively, according to the outputs of the n output imbalance detecting means. And n control means for changing the voltage drop between both ends of each of the switching devices of the n inverters when conducting to balance the positive half-wave and the negative half-wave of the output of the n inverters. ing.

そして、n台のインバータからそれぞれ出力される矩
形波交流電圧の休止期間の合計をn台のインバータの出
力周期の1/2と等しく設定するとともに、n台のインバ
ータから出力される矩形波交流電圧の休止期間が重なら
ないようにn台のインバータのそれぞれの出力位相を設
定している。
Then, the sum of the rest periods of the rectangular wave AC voltages output from the n inverters is set to be equal to 1/2 of the output cycle of the n inverters, and the rectangular wave AC voltage output from the n inverters is set. The output phases of the n inverters are set so that the idle periods do not overlap.

〔作用〕[Action]

この発明の構成においては、n台のインバータからそ
れぞれ出力される矩形波交流電圧がn個の結合変圧器で
それぞれ絶縁および昇圧された後、n個の全波整流器で
それぞれ全波整流されて加算合成されて負荷に印加され
ることになる。
In the configuration of the present invention, the rectangular wave AC voltages respectively output from the n inverters are respectively insulated and boosted by the n coupling transformers, and then full-wave rectified by the n full-wave rectifiers and added. They are combined and applied to the load.

この際、n台のインバータからそれぞれ出力される矩
形波交流電圧の休止期間の合計がn台のインバータの出
力周期の1/2と等しくなるように設定されるとともに、
n台のインバータからそれぞれ出力される矩形波交流電
圧の休止期間が重ならないようにn台のインバータのそ
れぞれ出力位相が設定されているので、運転中において
常にn台のインバータのうちいずれか1台は必ず休止す
ることになり、n台のインバータから出力される矩形波
交流電圧を昇圧および整流して加算合成した合成電圧に
おけるリップルがほとんどなくなる。
At this time, the sum of the rest periods of the rectangular wave AC voltage output from each of the n inverters is set so as to be equal to 1/2 of the output cycle of the n inverters.
Since the output phase of each of the n inverters is set so that the rest periods of the rectangular wave AC voltages output from the n inverters do not overlap, any one of the n inverters is always in operation. Always stops, and there is almost no ripple in the combined voltage obtained by boosting, rectifying and adding and combining the rectangular wave AC voltages output from the n inverters.

また、n台のインバータの出力の正側半波および負側
半波の不均衡をn個の出力不均衡検出手段がそれぞれ検
出し、n個の制御手段がそれぞれn個の出力不均衡検出
手段の出力に応じてn台のインバータのそれぞれのスイ
ッチング素子の導通時の両端間の電圧降下を変化させ、
n台のインバータからそれぞれ出力される矩形波交流電
圧の正側半波および負側半波の波高値を変化させる。こ
の結果、n台のインバータの出力の正側半波および負側
半波が均衡化され、n個の結合変圧器の偏励磁が防止さ
れる。この場合、n台のインバータから出力される矩形
波交流電圧の正側半波および負側半波の波高値を調整し
てn台のインバータの出力の正側半波および負側半波の
均衡化を図っているので、リップルが増加することはな
い。
In addition, the output imbalance detecting means detects the imbalance of the positive half-wave and the negative half-wave of the output of the n inverters, respectively, and the n control means respectively operates the n output imbalance detecting means. Changing the voltage drop between both ends of each of the switching elements of the n inverters when conducting according to the output of
The peak values of the positive half-wave and the negative half-wave of the rectangular wave AC voltage respectively output from the n inverters are changed. As a result, the positive half-wave and the negative half-wave of the outputs of the n inverters are balanced, and the polarization excitation of the n coupling transformers is prevented. In this case, the peak values of the positive half wave and the negative half wave of the rectangular wave AC voltage output from the n inverters are adjusted to balance the positive half wave and the negative half wave of the outputs of the n inverters. Therefore, the ripple does not increase.

〔実 施 例〕〔Example〕

この発明の一実施例を第1図ないし第3図に基づいて
説明する。この高圧直流電源装置は、第1図に示すよう
に、正側半波と負側半波との間に各々休止期間を有する
矩形波交流電圧を同一周期でかつ同一振幅で発生するn
台(nは2以上の整数)のインバータIN1〜INnにおける
スイッチング素子をトランジスタで構成している。具体
的に説明すると、例えばインバータIN1は、正側半波出
力用スイッチングトランジスタQ11,Q14と負側半波出力
用スイッチングトランジスタQ12,Q13とをブリッジ状に
接続し、正側半波出力用スイッチングトランジスタQ12,
Q14と負側半波出力用スイッチングトランジスタQ12,Q13
とにダイオードD11,D14,D12,D13をそれぞれ逆並列接続
している。同様に、インバータIN2は、正側半波出力用
スイッチングトランジスタQ21,Q24と、負側半波出力用
スイッチングトランジスタQ22,Q23と、ダイオードD21,D
24,D22,D23とで構成され、インバータINnは、正側半波
出力用スイッチングトランジスタQn1,Qn4と、負側半波
出力用スイッチングトランジスタQn2,Qn3と、ダイオー
ドDn1,Dn4,Dn2,Dn3とで構成されている。
One embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 1, the high-voltage DC power supply generates n-wave rectangular AC voltages having an idle period between a positive half-wave and a negative half-wave with the same period and the same amplitude.
The switching elements of the inverters IN 1 to IN n (where n is an integer of 2 or more) are configured by transistors. Specifically, for example, an inverter IN 1 connects the switching positive half wave output transistor Q 11, Q 14 and negative for half-wave output switching transistor Q 12, Q 13 like a bridge, the positive side half Wave output switching transistor Q 12 ,
Q 14 and the negative half-wave output switching transistors Q 12, Q 13
And diodes D 11 , D 14 , D 12 , and D 13 are connected in anti-parallel. Similarly, the inverter IN 2 includes switching transistors Q 21 and Q 24 for positive half-wave output, switching transistors Q 22 and Q 23 for negative half-wave output, and diodes D 21 and D 21 .
24, is composed of a D 22, D 23, the inverter IN n is a positive for the half-wave output switching transistor Q n1, Q n4, a switching transistor for negative half-wave output Q n2, Q n3, diode D n1 , D n4 , D n2 , D n3 .

そして、各インバータIN1〜INnの出力端に接続される
結合変圧器TR1〜TRnの一次巻線にn個の直流変流器CT1
〜CTnをそれぞれ介挿し、n個の直流変流器CT1〜CTn
二次側にn台のインバータIN1〜INnの出力電流すなわち
n個の結合変圧器TR1〜TRnの一次電流の正側半波および
負側半波の面積差(不均衡)をそれぞれ検出する出力不
均衡検出手段DT1〜DTnを設けている。
Then, n DC current transformers CT 1 are connected to the primary windings of the coupling transformers TR 1 to TR n connected to the output terminals of the inverters IN 1 to IN n.
Each interposed a to CT n, the output current, that the n of n-number in the secondary side of the n DC current transformer CT 1 to CT n inverter IN 1 to IN n coupling transformer TR 1 to Tr n is provided an output imbalance detection means DT 1 to DT n for detecting positive half wave and negative half wave area difference of the primary current (imbalance), respectively.

さらに、n個の出力不均衡検出手段DT1〜DTnの出力に
それぞれ応じてn台のインバータIN1〜INnのそれぞれの
正側半波出力用スイッチングトランジスタQ14,Q24,…Q
n4および負側半波出力用スイッチングトランジスタQ13,
Q23,…Qn3のベース電流を増減してそのオン電圧降下を
変化させることによりn台のインバータIN1〜INnから出
力される矩形波交流電圧の正側半波および負側半波の波
高値を変化させてn個の結合変圧器TR1〜TRnの一次電流
の正側半波および負側半波の面積差をそれぞれ零にして
正側半波および負側半波を均衡化させるn組のベース電
流制御手段CR11,CR12,CR21,CR22,…CRn1,CRn2を設けて
いる。
Further, n number of output imbalance detection means DT 1 to DT n n stand inverter according to the output of the IN 1 to IN respective switching transistors for the positive-side half wave output of the n Q 14, Q 24, ... Q
switching transistor Q 13 for n4 and negative half-wave output,
By increasing or decreasing the base current of Q 23 ,... Q n3 and changing its on-voltage drop, the positive half-wave and the negative half-wave of the square wave AC voltage output from the n inverters IN 1 to IN n are changed. balance the positive side half wave and negative half-wave to the primary current of the positive half wave and negative half wave of the differential area to each zero by changing the peak value of n coupling transformer TR 1 to Tr n There are provided n sets of base current control means CR 11 , CR 12 , CR 21 , CR 22 ,..., CR n1 , CR n2 .

その他の構成は第4図のものと同様である。 Other configurations are the same as those in FIG.

この高圧直流電源装置においては、n個の結合変圧器
TR1〜TRnの一次電流の正側半波および負側半波の面積差
をn個の出力不均衡検出手段DT1〜DTnがそれぞれ検出
し、n個のベース電流制御手段CR1〜CRnがそれぞれn個
の出力不均衡検出手段DT1〜DTnの出力に応じてn台のイ
ンバータIN1〜INnのそれぞれの正側半波出力用スイッチ
ングトランジスタQ14,Q24,…,Qn4および負側半波出力用
スイッチングトランジスタQ13,Q23,…,Qn3のベース電流
を増減してそのオン電圧降下を変化させ、n台のインバ
ータIN1〜INnから出力される矩形波交流電圧の正側半波
および負側半波の波高値を変化させる。この結果、n個
の結合変圧器TR1〜TRnの一次電流の正側半波および負側
半波の面積差がそれぞれ零となって正側半波および負側
半波が均衡化され、n個の結合変圧器TR1〜TRnの偏励磁
が防止される。この場合、n台のインバータIN1〜INn
矩形波電圧の正側半波および負側半波の波高値を調整し
てn個の結合変圧器TR1〜TRnの一次電流の正側半波およ
び負側半波の均衡化を図っているので、リップルが増加
することはない。
In this high-voltage DC power supply, n coupling transformers
TR 1 to Tr positive half-wave and area difference of negative half-wave of the primary current of n a is n output imbalance detection means DT 1 to DT n detect respectively, the n base current control means CR 1 ~ Each of the positive half-wave output switching transistors Q 14 , Q 24 ,... Of each of the n inverters IN 1 to IN n has CR n corresponding to the output of the n output imbalance detecting means DT 1 to DT n . The base currents of the switching transistors Q 13 , Q 23 ,..., Q n 3 for Q n4 and the negative half-wave output are increased or decreased to change the on-voltage drop, and rectangles output from the n inverters IN 1 to IN n The peak values of the positive half wave and the negative half wave of the wave AC voltage are changed. As a result, n-number of coupling transformer TR 1 to Tr positive half-wave and area difference of the negative half wave and becomes zero respectively the positive side half wave and negative half-wave of the primary current of n is balanced, polarized excitation of the n coupling transformer TR 1 to Tr n is prevented. In this case, the peak values of the positive half-wave and the negative half-wave of the square wave voltage of the n inverters IN 1 to IN n are adjusted to adjust the positive side of the primary current of the n coupling transformers TR 1 to TR n. Since the half-wave and the negative half-wave are balanced, the ripple does not increase.

ここで、インバータIN1,出力不均衡検出手段DT1およ
びベース電流制御手段CR1等の動作を詳しく説明する。
Here, the operations of the inverter IN 1 , the output imbalance detecting means DT 1, the base current controlling means CR 1 and the like will be described in detail.

この高圧直流電源装置においては、結合変圧器TR1
一次電流が直流変流器CT1で検出され、直流変流器CT1
二次出力が出力不均衡検出手段DT1へ入力される。そし
て、この出力不均衡検出手段DT1にて、結合変圧器TR1
一次電流の正側半波および負側半波の面積差が検出され
る。さらに、この出力不均衡検出手段DT1の出力がロー
パスフィルタLPF1を通してベース電流制御回路CR12へ入
力され、またローパスフィルタLPF1および符号反転回路
NT1を通してベース電流制御回路CR11へ入力される。
In this high-voltage DC power supply, the primary current of the coupling transformer TR 1 is detected by a DC current transformer CT 1, the secondary output of the DC current transformer CT 1 is input to the output imbalance detection means DT 1. Then, in the output imbalance detection means DT 1, the positive side area difference of half wave and negative half wave of the primary current of the coupling transformer TR 1 is detected. Further, the output of the output imbalance detection means DT 1 is input to the base current control circuit CR 12 through a low-pass filter LPF 1, also the low-pass filter LPF 1 and sign inversion circuit
Input through NT 1 to the base current control circuit CR 11.

一方、正側半波出力用スイッチングトランジスタQ11,
Q14,負側半波出力用スイッチングトランジスタQ12,Q13
のベースには、ゲートパルス発生回路GP1からゲートパ
ルスがそれぞれ入力され、このゲートパルスに応じて正
側半波出力用スイッチングトランジスタQ11,Q14,負側半
波出力用スイッチングトランジスタQ12,Q13が各々スイ
ッチング動作を行う。この際、正側半波出力用スイッチ
ングトランジスタQ14および負側半波出力用スイッチン
グトランジスタQ13のベースには、ベース電流制御回路C
R11,CR12からベース電流を増減させるベース電流増減制
御信号がゲートパルスとともに入力されていて、このベ
ース電流増減制御信号に応じて正側半波出力用スイッチ
ングトランジスタQ14および負側半波出力用スイッチン
グトランジスタQ13の導通時のオン電圧が変化すること
になる。この結果、インバータIN1から出力される矩形
波交流電圧の正側半波および負側半波の波高値が上下し
て結合変圧器TR1の一次電流の正側半波の面積と負側半
波の面積が同じに制御される。したがって、結合変圧器
TR1の一次側には正側半波および負側半波の面積が等し
い一次電流が流れることになり、結合変圧器TR1の偏励
磁が防止される。
On the other hand, the positive half-wave output switching transistor Q 11 ,
Q 14, the switching transistor Q 12 for negative half-wave output, Q 13
The base, the gate pulse is inputted from the gate pulse generator GP 1, positive for half-wave output switching transistor Q 11, Q 14, negative half wave output switching transistor Q 12 in response to the gate pulse, Q 13 are each performing the switching operation. At this time, the base of the switching positive half wave output transistors Q 14 and a negative half-wave output switching transistor Q 13, the base current control circuit C
A base current increase / decrease control signal for increasing / decreasing the base current is input together with a gate pulse from R 11 and CR 12, and a positive half-wave output switching transistor Q 14 and a negative half-wave output are provided in accordance with the base current increase / decrease control signal. oN voltage during conduction of use switching transistor Q 13 would change. As a result, the peak values of the positive half wave and the negative half wave of the rectangular wave AC voltage output from the inverter IN 1 rise and fall, and the area of the positive half wave of the primary current of the coupling transformer TR 1 and the negative half wave The area of the wave is controlled the same. Therefore, the coupling transformer
The primary side of the TR 1 will flow positive side half-wave and the primary current equal the area of the negative half wave, polarized excitation of coupling transformer TR 1 is prevented.

つぎに、出力不均衡検出手段DT1の具体的構成を第3
図に基づいて説明する。
Next, a third specific structure of the output imbalance detection means DT 1
Description will be made based on the drawings.

この出力不均衡検出手段DT1は、正側半波面積計算回
路KS11と負側半波面積計算回路KS12と同期回路SY1と減
算器HK1とからなる。動作について説明すると、同期回
路SY1は、直流変流器CT1の二次出力に基づいてインバー
タIN1の出力に同期したサンプル信号を作る。また、正
側半波面積計算回路KS11は、同期回路SY1から与えられ
るサンプル信号に基づいて、結合変圧器TR1の一次電流
の正側半波の面積を各サイクル毎に計算し、その計算結
果を各々次の1サイクル間出力する。また、負側半波面
積計算回路KS12は、同期回路SY1から与えらえるサンプ
ル信号に基づいて、結合変圧器TR1の一次電流の負側半
波の面積を計算し、その計算結果を各々次の1サイクル
間出力する。
The output imbalance detection means DT 1 is composed of a positive half-wave area calculating circuit KS 11 and the negative half-wave area calculating circuit KS 12 and the synchronization circuit SY 1 subtractor HK 1 Tokyo. In operation, the synchronization circuit SY 1 creates a sample signal synchronized with the output of inverter IN 1, based on the secondary output of the DC current transformer CT 1. Further, the positive half-wave area calculating circuit KS 11, based on the sample signal supplied from the synchronizing circuit SY 1, the positive half-wave area of the primary current of the coupling transformer TR 1 is calculated for each cycle, the Each calculation result is output for the next one cycle. Further, the negative half-wave area calculation circuit KS 12 calculates the area of the negative half-wave of the primary current of the coupling transformer TR 1 based on the sample signal given from the synchronization circuit SY 1, and calculates the calculation result. Each signal is output for the next one cycle.

減算器HK1は、正側半波面積計算回路KS11の出力から
負側半波面積計算回路KS12の出力を減算し、その減算結
果を出力する。したがって、減算器HK1からは、結合変
圧器TR1の一次電流の正側半波および負側半波の面積の
差に相当する面積差信号が1サイクル遅れで出力される
ことになる。
Subtractor HK 1 the output of the negative half-wave area calculating circuit KS 12 from the output of the positive half-wave area calculating circuit KS 11 subtracts, and outputs the subtraction result. Therefore, from the subtractor HK 1, so that the area difference signal corresponding to the difference between the positive half-wave and the area of the negative half-wave of the primary current of the coupling transformer TR 1 is outputted in one cycle delay.

そして、この出力不均衡検出手段DT1から出力される
面積差信号がローパスフィルタLPF1を通して前記したベ
ース電流制御回路CR12に入力され、またローパスフィル
タLPF1および符号判定回路NT1を通してベース電流制御
回路CR11に入力されることになる。
The area difference signal output from the output imbalance detection means DT 1 is input to the base current control circuit CR 12 mentioned above through a low-pass filter LPF 1, also the base current control through the low-pass filter LPF 1 and the sign determination circuit NT 1 It will be input to the circuit CR 11.

その他の回路部の動作は第4図のものと同様であるの
で、説明を省略する。
The operation of the other circuit units is the same as that of FIG. 4, and a description thereof will be omitted.

なお、上記実施例では、結合変圧器TR1〜TRnの偏磁の
検出のために、結合変圧器TR1〜TRnの一次電流の正側半
波と負側半波との面積の差を求める構成であったが、結
合変圧器TR1〜TRnの二次電流の正側半波と負側半波との
面積の差を求める構成であってもよく、要はインバータ
IN1〜INnの出力の正側半波と負側半波の不均衡を直接あ
るいは間接に求めることができればよい。
In the above embodiment, for the detection of magnetic bias of the coupling transformer TR 1 to Tr n, the difference in area between the positive half wave and the negative half-wave of the primary current of the coupling transformer TR 1 to Tr n Although the a configuration obtaining the may be configured to determine the difference in area between the positive half wave and the negative half-wave of the secondary current of the coupling transformer TR 1 to Tr n, short inverter
It is sufficient if the imbalance between the positive half-wave and the negative half-wave of the outputs of IN 1 to IN n can be obtained directly or indirectly.

〔発明の効果〕〔The invention's effect〕

この発明の高圧直流電源装置によれば、インバータの
出力の正側半波および負側半波の不均衡を出力不均衡検
出手段で検出し、制御手段により出力不均衡検出手段の
出力に応じてインバータのそれぞれのスイッチング素子
の導通時の両端間の電圧降下を変化させることでインバ
ータから出力される矩形波交流電圧の正側半波および負
側半波の波高値を変化させ、これによってインバータの
出力の正側半波および負側半波を均衡化させるので、結
合変圧器の偏励磁をリップルを増加させることなく防止
することができる。
According to the high-voltage DC power supply of the present invention, the imbalance between the positive half-wave and the negative half-wave of the output of the inverter is detected by the output imbalance detecting means, and the control means responds to the output of the output imbalance detecting means. The peak values of the positive half-wave and the negative half-wave of the square wave AC voltage output from the inverter are changed by changing the voltage drop between both ends of the respective switching elements of the inverter when the switching elements are turned on. Since the positive half-wave and the negative half-wave of the output are balanced, the bias excitation of the coupling transformer can be prevented without increasing the ripple.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一実施例の高圧直流電源装置の構成
を示すブロック図、第2図はインバータの周辺部の具体
的な回路図、第3図は出力不均衡検出手段の具体構成を
示すブロック図、第4図は高圧直流電源装置の既提案例
の構成を示すブロック図、第5図は第4図の各部のタイ
ムチャート、第6図は結合変圧器の一次電流に不均衡が
ある場合の第4図の各部のタイムチャートである。 IN1〜INn……インバータ、TR1〜TRn……結合変圧器、DB
1〜DBn……全波整流器、DT1〜DTn……出力不均衡検出手
段、CR1〜CRn……ベース電流制御手段
FIG. 1 is a block diagram showing the configuration of a high-voltage DC power supply device according to an embodiment of the present invention, FIG. 2 is a specific circuit diagram of a peripheral portion of an inverter, and FIG. 3 is a specific configuration of an output imbalance detecting means. FIG. 4 is a block diagram showing the configuration of the already proposed example of the high-voltage DC power supply, FIG. 5 is a time chart of each part in FIG. 4, and FIG. 6 is an imbalance in the primary current of the coupling transformer. 5 is a time chart of each part in FIG. 4 in a certain case. IN 1 to IN n ... Inverter, TR 1 to TR n ... Coupling transformer, DB
1 to DB n ... full-wave rectifier, DT 1 to DT n ... output imbalance detection means, CR 1 to CR n ... base current control means

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】休止期間を有する矩形波交流電圧を同一周
期でかつ同一振幅で発生するn台(nは2以上の整数)
のインバータと、このn台のインバータの出力端に1次
側をそれぞれ接続したn個の結合変圧器と、このn個の
結合変圧器の2次側に交流側をそれぞれ接続し直流側を
縦列接続したn個の全波整流器と、前記n台のインバー
タの出力の正側半波および負側半波の不均衡をそれぞれ
検出するn個の出力不均衡検出手段と、このn個の出力
不均衡検出手段の出力にそれぞれ応じて前記n台のイン
バータのそれぞれのスイッチング素子の導通時の両端間
の電圧降下を変化させて前記n台のインバータの出力の
正側半波および負側半波を均衡化させるn個の制御手段
とを備え、 前記n台のインバータからそれぞれ出力される矩形波交
流電圧の休止期間の合計を前記n台のインバータの出力
周期の1/2と等しく設定するとともに、前記n台のイン
バータから出力される矩形波交流電圧の休止期間が重な
らないように前記n台のインバータのそれぞれの出力位
相を設定した高圧直流電源装置。
1. An n-unit (n is an integer of 2 or more) that generates a rectangular wave AC voltage having a rest period with the same cycle and the same amplitude.
, An n number of coupling transformers each having a primary side connected to the output end of the n number of inverters, and an alternating current side connected to the secondary side of the n number of coupling transformers, and the dc side is cascaded. N connected full-wave rectifiers, n output imbalance detecting means for detecting imbalances of the positive half-wave and the negative half-wave of the outputs of the n inverters, respectively, and the n output imbalances The voltage drop between both ends of the n inverters when the respective switching elements are turned on is changed in accordance with the output of the balance detection means, and the positive half wave and the negative half wave of the outputs of the n inverters are changed. Comprising n control means for balancing, and setting the total of the idle periods of the rectangular wave AC voltage output from each of the n inverters to be equal to 1/2 of the output cycle of the n inverters, The n inverters A high-voltage DC power supply device in which the output phases of the n inverters are set such that the rest periods of the rectangular wave AC voltages output from the inverters do not overlap.
JP63273725A 1988-10-26 1988-10-26 High voltage DC power supply Expired - Lifetime JP2615932B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63273725A JP2615932B2 (en) 1988-10-26 1988-10-26 High voltage DC power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63273725A JP2615932B2 (en) 1988-10-26 1988-10-26 High voltage DC power supply

Publications (2)

Publication Number Publication Date
JPH02119568A JPH02119568A (en) 1990-05-07
JP2615932B2 true JP2615932B2 (en) 1997-06-04

Family

ID=17531692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63273725A Expired - Lifetime JP2615932B2 (en) 1988-10-26 1988-10-26 High voltage DC power supply

Country Status (1)

Country Link
JP (1) JP2615932B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361047B2 (en) * 1998-01-30 2003-01-07 株式会社東芝 Power supply for vehicles
JP2011130578A (en) * 2009-12-17 2011-06-30 Shihen Tech Corp Dc power supply unit
JP6300845B2 (en) * 2016-03-02 2018-03-28 株式会社電菱 Switching power supply circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62116019A (en) * 1985-11-15 1987-05-27 Nippon Hoso Kyokai <Nhk> Transmitter-receiver of digital data
JPH04344732A (en) * 1991-05-22 1992-12-01 Mitsubishi Electric Corp Data transmission system

Also Published As

Publication number Publication date
JPH02119568A (en) 1990-05-07

Similar Documents

Publication Publication Date Title
US8519655B2 (en) DC bus boost method and system for regenerative brake
JP3221828B2 (en) Power conversion method and power conversion device
JP5112359B2 (en) Power converter
US4878163A (en) Pulse width modulated inverter with high-to-low frequency output converter
JPS6268068A (en) Power converter
JP3530359B2 (en) Three-phase power factor improving converter
JP2615932B2 (en) High voltage DC power supply
WO2022068222A1 (en) Cascaded power electronic transformer and control method therefor
JPH0634577B2 (en) Power supply
JP4693214B2 (en) Inverter device
GB2152771A (en) Power supply circuit
JPH07298637A (en) Inverter
JP2745728B2 (en) Inverter control method
JP3419448B2 (en) Three-phase AC-DC converter
JP3405538B2 (en) Piezoelectric transformer driving method and piezoelectric transformer type inverter
JP2848180B2 (en) Demagnetization correction control device for converter output transformer
JP2605119Y2 (en) Output voltage control circuit in step-up chopper circuit with ± 2 power supplies
JP4069420B2 (en) Control device for power converter
JPH10327583A (en) Inverter device
JP2003230279A (en) AC-DC power converter
JPH03277179A (en) Power supply
SU1005248A1 (en) Stabilized dc voltage-to-dc voltage converter
JP3315586B2 (en) Boost type three-phase full-wave rectifier and control method thereof
JPH08251941A (en) Inverter device with three-phase four-wire output
JP2024169370A (en) Multiphase power converter controller, multiphase power converter and method