[go: up one dir, main page]

JPH0720972Y2 - Integrator circuit - Google Patents

Integrator circuit

Info

Publication number
JPH0720972Y2
JPH0720972Y2 JP1988030434U JP3043488U JPH0720972Y2 JP H0720972 Y2 JPH0720972 Y2 JP H0720972Y2 JP 1988030434 U JP1988030434 U JP 1988030434U JP 3043488 U JP3043488 U JP 3043488U JP H0720972 Y2 JPH0720972 Y2 JP H0720972Y2
Authority
JP
Japan
Prior art keywords
voltage
variable
resistor
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988030434U
Other languages
Japanese (ja)
Other versions
JPH01135820U (en
Inventor
康裕 田井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP1988030434U priority Critical patent/JPH0720972Y2/en
Publication of JPH01135820U publication Critical patent/JPH01135820U/ja
Application granted granted Critical
Publication of JPH0720972Y2 publication Critical patent/JPH0720972Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【考案の詳細な説明】 (イ)産業上の利用分野 この考案は演算増幅器を用いた積分器回路に係り、特
に、PLL回路を構成するのに好適な積分器回路に関す
る。
DETAILED DESCRIPTION OF THE INVENTION (A) Field of Industrial Application The present invention relates to an integrator circuit using an operational amplifier, and more particularly to an integrator circuit suitable for forming a PLL circuit.

(ロ)従来技術 従来より、演算増幅器を用いた積分器回路は第3図
(A)および(B)の構成になっていた。
(B) Prior Art Conventionally, an integrator circuit using an operational amplifier has the configuration shown in FIGS. 3 (A) and 3 (B).

演算増幅器1のマイナス側入力端子に入力信号を加えた
反転増幅器を形成し、入力抵抗R3と帰還抵抗R4で構成さ
れている。抵抗R1,R2は入力端子INの直流電位を決める
抵抗で、電源Vcc,Vss間に挿入されている。
An inverting amplifier is formed by adding an input signal to the negative input terminal of the operational amplifier 1 and is composed of an input resistor R 3 and a feedback resistor R 4 . The resistors R 1 and R 2 are resistors that determine the DC potential of the input terminal IN, and are inserted between the power supplies V cc and V ss .

演算増幅器1の直流電圧利得は非常に大きく、上記の反
転増幅器の直流電圧利得は抵抗R3とR4の比で決まる。こ
の抵抗R4は高抵抗に設定されていて、演算増幅器1の開
ループ電圧利得のばらつきの影響を受けないようになっ
ている。
The DC voltage gain of the operational amplifier 1 is very large, and the DC voltage gain of the above inverting amplifier is determined by the ratio of the resistors R 3 and R 4 . The resistance R 4 is set to a high resistance so that it is not affected by the variation in the open loop voltage gain of the operational amplifier 1.

演算増幅器1のプラス側入力端子は、第3図(A)では
可変抵抗器VR1によってバイアス直流電圧が印加されて
いる。また第3図(B)は固定電源E0が加えられてい
る。
A bias DC voltage is applied to the positive input terminal of the operational amplifier 1 by the variable resistor VR 1 in FIG. 3 (A). Further, in FIG. 3 (B), a fixed power source E 0 is added.

積分器は演算増幅器1と抵抗R3,R4およびコンデンサC1
で構成され、入力端子INに方形波信号を加えた場合、出
力端子OUTには積分された三角波信号が出力される。ま
た、積分器の下限周波数は抵抗R4とコンデンサC1で決め
られ、一般には出力の三角波信号の直線性を良くするた
めに、下限周波数の10倍以上の周波数範囲で使われる。
更に、積分器の出力直流電圧は可変抵抗器VR1で調整し
て決められている。
The integrator is an operational amplifier 1, resistors R 3 , R 4 and capacitor C 1
When a square wave signal is applied to the input terminal IN, the integrated triangular wave signal is output to the output terminal OUT. The lower limit frequency of the integrator is determined by the resistor R 4 and the capacitor C 1 , and is generally used in a frequency range of 10 times the lower limit frequency or more in order to improve the linearity of the output triangular wave signal.
Further, the output DC voltage of the integrator is determined by adjusting the variable resistor VR 1 .

第3図(A)は演算増幅器1のプラス側入力端子に可変
抵抗器VR1で調整された電圧を加えて、積分器の出力電
圧を調整している。また、第3図(B)は可変抵抗器VR
1で調整された可変電圧を高抵抗R5を介して、電流とし
て演算増幅器1のマイナス側入力端子に供給して、出力
電圧の調整を行っている。
In FIG. 3 (A), the output voltage of the integrator is adjusted by applying the voltage adjusted by the variable resistor VR 1 to the positive input terminal of the operational amplifier 1. Also, FIG. 3 (B) shows a variable resistor VR.
The variable voltage adjusted in 1 is supplied to the negative side input terminal of the operational amplifier 1 as a current through the high resistance R 5 , and the output voltage is adjusted.

出力電圧調整は、演算増幅器1の直流電圧利得が前記の
ように非常に大きいため、可変抵抗器VR1の可変電圧の
微調整ができることが要求される。このため、可変抵抗
器VR1回路は第4図のように可変抵抗器VR1の両端に抵抗
R6,R7を挿入して、可変抵抗器VR1の可変範囲を挾め、可
変できる電圧の分解能を上げて微調整ができるように構
成される。
In the output voltage adjustment, since the DC voltage gain of the operational amplifier 1 is extremely large as described above, it is required that the variable voltage of the variable resistor VR 1 can be finely adjusted. Therefore, the variable resistor VR 1 circuit resistance across the variable resistor VR 1 as of FIG. 4
R 6 and R 7 are inserted so that the variable range of the variable resistor VR 1 is sandwiched, the resolution of the variable voltage is increased, and fine adjustment is possible.

可変抵抗器VR1による調整は入力回路の抵抗R1,R2で設定
される演算増幅器1のマイナス側入力端子の直流電圧
と、プラス側入力端子の電圧がほぼ同じ電圧になるよう
調整される。
The adjustment by the variable resistor VR 1 is performed so that the DC voltage of the negative side input terminal of the operational amplifier 1 set by the resistors R 1 and R 2 of the input circuit and the voltage of the positive side input terminal become almost the same voltage. .

特に、抵抗R1,R2のばらつき及び前記可変電圧範囲を決
める抵抗R6,R7のばらつきがカバーできる範囲に可変電
圧範囲を設定しなければいけない。
In particular, the variable voltage range must be set to a range that can cover the variations in the resistors R 1 and R 2 and the variations in the resistors R 6 and R 7 that determine the variable voltage range.

(ハ)考案が解決しようとする問題点 しかし、上記した従来の積分器回路の出力電圧調整にお
いては、入力回路の抵抗R1,R2の抵抗値のばらつきや、
可変抵抗器の電圧可変範囲を決める抵抗R6,R7の抵抗値
のばらつきが一方向に片寄って、最悪のケースになった
時のことを考慮すると、可変抵抗器の電圧可変範囲を余
り挾くすることができない。すなわち、電圧可変の微調
整が困難になり、積分器回路を構成する演算増幅器の直
流電圧利得が大きいだけに、出力電圧の調整が非常にや
りにくいという欠点があった。
(C) Problems to be solved by the device However, in the above-mentioned output voltage adjustment of the integrator circuit, variations in resistance values of the resistors R 1 and R 2 of the input circuit,
When the variation of the resistance value of the resistor R 6, R 7 which determines the voltage variable range of the variable resistor is biased in one direction, considering that it was in when the worst case, the remainder of the voltage variable range of the variable resistor挾I can't do it. That is, it is difficult to finely adjust the voltage variable, and the output voltage is very difficult to adjust because the DC voltage gain of the operational amplifier forming the integrator circuit is large.

この考案は上記した点に鑑みてなされたものであり、そ
の目的とするところは、可変抵抗器の調整による可変電
圧を演算増幅器で構成したボルテージフォロワ回路を通
して、入力端子に供給して出力電圧の調整を行ない、可
変抵抗器の可変電圧範囲を小さくする抵抗を無くすか、
または小さくして抵抗のばらつきの影響を少なくして微
調整ができる積分器回路の出力電圧調整回路を提供す
る。
The present invention has been made in view of the above points, and the purpose thereof is to supply a variable voltage by adjusting a variable resistor to an input terminal through a voltage follower circuit configured by an operational amplifier to output the output voltage. Adjust to eliminate the resistor that reduces the variable voltage range of the variable resistor, or
An output voltage adjusting circuit for an integrator circuit is provided which can be finely adjusted by reducing the effect of variations in resistance by reducing it.

(ニ)問題を解決するための手段 この考案に係る積分器回路は演算増幅器の一方の入力へ
コンデンサと抵抗を介して帰還をかけた積分器回路にお
いて、演算増幅器の直流出力電圧を調整する可変抵抗器
と、その可変抵抗器の可変電圧を演算増幅器の他方の入
力端子に供給する供給手段と、上記可変抵抗器の可変電
圧を入力とするボルテージフォロワ回路と、上記ボルテ
ージフォロワ回路の出力電圧を抵抗を介して積分器回路
の入力端子に供給する供給手段とを備えたものである。
(D) Means for Solving the Problem An integrator circuit according to the present invention is an integrator circuit in which feedback is applied to one input of an operational amplifier via a capacitor and a resistor, and a variable output voltage of the operational amplifier is adjusted. A resistor, a supply means for supplying the variable voltage of the variable resistor to the other input terminal of the operational amplifier, a voltage follower circuit having the variable voltage of the variable resistor as an input, and an output voltage of the voltage follower circuit. And a supply means for supplying the input terminal of the integrator circuit via a resistor.

また上記ボルテージフォロワ回路の出力電圧を抵抗を介
して積分器回路を構成する演算増幅器のマイナス側入力
端子に供給する供給手段を備えた積分器回路である。
Also, the integrator circuit is provided with a supply means for supplying the output voltage of the voltage follower circuit to the negative side input terminal of the operational amplifier that constitutes the integrator circuit via a resistor.

(ホ)作用 可変抵抗器によって設定される可変電圧を演算増幅器の
プラス側入力端子に加えると同時に、演算増幅器で形成
されたボルテージフォロワ回路に入力する。このボルテ
ージフォロワ回路の出力電圧は、抵抗R5を介して積分器
回路の入力端子に供給されている。
(E) Action A variable voltage set by the variable resistor is applied to the plus side input terminal of the operational amplifier and simultaneously input to the voltage follower circuit formed by the operational amplifier. The output voltage of this voltage follower circuit is supplied to the input terminal of the integrator circuit via the resistor R 5 .

積分器回路の入力電圧(直流電圧)は、抵抗R1,R2で設
定された直流入力電圧と、上記可変電圧との電圧差が入
力の等価抵抗rと抵抗R5によって分割され、可変電圧を
基準にこの分割された電圧が入力される。この分割され
た入力電圧は、入力の等価抵抗rと抵抗R5の値の比によ
って小さくすることができる。
In the input voltage (DC voltage) of the integrator circuit, the voltage difference between the DC input voltage set by the resistors R 1 and R 2 and the variable voltage is divided by the equivalent resistance r of the input and the resistor R 5 , and the variable voltage This divided voltage is input with reference to. This divided input voltage can be reduced by the ratio of the equivalent resistance r of the input and the value of the resistor R 5 .

すなわち、抵抗R1,R2等によってばらついた直流電圧の
変化は、可変電圧の可変範囲を大きくしても調整でき、
積分器回路の出力電圧の調整が容易にできることにな
る。
That is, the variation of the DC voltage varied by the resistors R 1 and R 2 can be adjusted even if the variable range of the variable voltage is increased.
The output voltage of the integrator circuit can be easily adjusted.

(ヘ)実施例 この考案に係る積分器回路の実施例を第1図(A),
(B)にもとづいて説明する。なお、従来例と同一部分
には同一符号を付してその説明を省略する。
(F) Embodiment An embodiment of the integrator circuit according to the present invention is shown in FIG.
An explanation will be given based on (B). The same parts as those of the conventional example are designated by the same reference numerals and the description thereof will be omitted.

第1図(A)は可変抵抗器VR1の可変出力電圧を演算増
幅器1のプラス側入力端子に供給すると同時に、ボルテ
ージフォロワ回路を形成した演算増幅器2の入力端子に
も供給される。このボルテージフォロワ回路の出力電圧
は、演算増幅器2の直流電圧利得が非常に大きいため、
ボルテージフォロワ回路の入力電圧とほぼ等しいものと
なる。
In FIG. 1 (A), the variable output voltage of the variable resistor VR 1 is supplied to the plus side input terminal of the operational amplifier 1, and at the same time, it is also supplied to the input terminal of the operational amplifier 2 forming a voltage follower circuit. As for the output voltage of this voltage follower circuit, the DC voltage gain of the operational amplifier 2 is very large.
It is almost equal to the input voltage of the voltage follower circuit.

ボルテージフォロワの出力電圧は抵抗R5を介して、積分
器回路の入力端子INに接続されている。この抵抗R5は積
分器回路の入力インピーダンスを下げるため小さくはで
きない。積分器回路を駆動する前段の回路、例えば、位
相比較器回路(PLL回路を形成した場合)が十分に駆動
できるように、積分器回路の入力抵抗(抵抗R5も含め
る)を決めなければいけない。
The output voltage of the voltage follower is connected to the input terminal IN of the integrator circuit via the resistor R 5 . This resistance R 5 cannot be made small because it lowers the input impedance of the integrator circuit. The input resistance of the integrator circuit (including the resistor R 5 ) must be determined so that the preceding circuit that drives the integrator circuit, for example, the phase comparator circuit (when the PLL circuit is formed) can be sufficiently driven. .

第1図(B)は上記ボルテージフォロワ回路の出力電圧
が抵抗R5を介して、積分器回路を構成する演算増幅器1
のマイナス入力端子に接続されている。この抵抗R5は演
算増幅器1に対して加算器として動作し、帰還抵抗R4
り高抵抗になっている。
FIG. 1B shows an operational amplifier 1 in which the output voltage of the voltage follower circuit constitutes an integrator circuit via a resistor R 5.
Is connected to the negative input terminal of. This resistor R 5 operates as an adder to the operational amplifier 1 and has a higher resistance than the feedback resistor R 4 .

第2図(A),(B)は第1図(A),(B)の積分器
回路の等価回路を示したものである。
FIGS. 2A and 2B show equivalent circuits of the integrator circuits of FIGS. 1A and 1B.

第2図(A)の等価回路において、E1は入力抵抗R1,R2
によって作り出された入力直流電圧である。また、抵抗
rは入力信号が無い時に入力端子に生ずる等価抵抗で、
抵抗R1,R2の並列抵抗である。
In the equivalent circuit of FIG. 2 (A), E 1 is the input resistance R 1 , R 2
Is the input DC voltage produced by. Further, the resistance r is an equivalent resistance generated at the input terminal when there is no input signal,
It is a parallel resistance of the resistors R 1 and R 2 .

可変電圧E2は可変抵抗器VR1によって作り出された、積
分器回路の出力電圧を調整するための等価電圧である。
この可変電圧E2は抵抗R5で入力端子に接続され、前記入
力電圧E1と並列に加えられる。
The variable voltage E 2 is an equivalent voltage produced by the variable resistor VR 1 for adjusting the output voltage of the integrator circuit.
This variable voltage E 2 is connected to the input terminal by a resistor R 5 , and is applied in parallel with the input voltage E 1 .

可変電圧E2は演算増幅器1のプラス側入力端子に加えら
れ、前述のように演算増幅器1の直流電圧利得が非常に
大きいため、可変電圧E2はほぼ入力電圧E1に等しく調整
される。
The variable voltage E 2 is applied to the plus side input terminal of the operational amplifier 1, and the DC voltage gain of the operational amplifier 1 is very large as described above, so that the variable voltage E 2 is adjusted to be almost equal to the input voltage E 1 .

この調整は、入力抵抗R1,R2のばらつきによって生ずる
入力電圧E1のばらつきや、第4図の可変抵抗器VR1の両
端の抵抗器R6,R7のばらつきによって生ずる、可変電圧E
2のばらつきを十分にカバーして調整できる可変電圧範
囲が必要である。
This adjustment is performed by adjusting the variable voltage E 1 caused by the variation of the input voltage E 1 caused by the variation of the input resistances R 1 and R 2 and the variation of the resistors R 6 and R 7 at both ends of the variable resistor VR 1 shown in FIG.
It is necessary to have a variable voltage range that can be adjusted by sufficiently covering the variation of 2 .

演算増幅器1を用いた積分器回路の入力抵抗R3には、第
2図(A)の等価回路で示すように、入力電圧E1と可変
電圧E2との電圧差が抵抗rと抵抗R5によって分割されて
加えられる。すなわち、積分器回路には可変電圧E2と可
変電圧E2を基準に入力電圧E1を分割した電圧Eiが入力さ
れる。この分割した電圧Eiとなる。
The input resistor R 3 of the integrator circuit using the operational amplifier 1 has a voltage difference between the input voltage E 1 and the variable voltage E 2 as shown in the equivalent circuit of FIG. Divided by 5 and added. That is, the variable voltage E 2 and the voltage E i obtained by dividing the input voltage E 1 based on the variable voltage E 2 are input to the integrator circuit. This divided voltage E i is Becomes

演算増幅器1のプラス側入力端子に供給される可変電圧
E2と、上記の分割された電圧Eiとの差は、等価抵抗rと
抵抗R5の比率を適当に選ぶことによって小さくすること
ができる。
Variable voltage supplied to the positive input terminal of operational amplifier 1
The difference between E 2 and the divided voltage E i can be reduced by appropriately selecting the ratio of equivalent resistance r and resistance R 5 .

今、r≫R5の条件にすると(1)式は Ei≒E2 …(2) となる。すなわち可変電圧E2は積分器回路の入力抵抗R3
に加わる電圧とほぼ同じになる。しかし、前述のように
抵抗R5は入力インピーダンスに影響するため、余り小さ
くすることはできないので可変電圧E2を調整し、積分器
回路の出力電圧を調整しなければならないが、(1)式
で示されているように可変電圧E2は{rE2/(r−
R5)}だけ可変範囲が小さくなることになる。
Now, under the condition of r >> R 5, the equation (1) becomes E i ≈E 2 (2). That is, the variable voltage E 2 is the input resistance R 3 of the integrator circuit.
Is almost the same as the voltage applied to. However, since the resistance R 5 affects the input impedance and cannot be made too small as described above, the variable voltage E 2 must be adjusted to adjust the output voltage of the integrator circuit. The variable voltage E 2 is {rE 2 / (r−
The variable range is reduced by R 5 )}.

よって、可変電圧E2の調整は従来例の回路(第3図)の
調整に比べ、調整が容易になり微調整がしやすくなる。
Therefore, the adjustment of the variable voltage E 2 is easier and finer than the adjustment of the circuit of the conventional example (FIG. 3).

第2図(B)の等価回路は第1図(B)の積分回路の等
価回路である。
The equivalent circuit of FIG. 2 (B) is an equivalent circuit of the integrating circuit of FIG. 1 (B).

可変電圧E2は抵抗R5を介して演算増幅器1のマイナス側
入力端子に加えられ、この演算増幅器1は加算器として
動作し、等価抵抗r及び入力抵抗R3を流れる電流は抵抗
R5と抵抗R4を流れる電流の和となる。
The variable voltage E 2 is applied to the negative input terminal of the operational amplifier 1 via the resistor R 5 , and the operational amplifier 1 operates as an adder, and the current flowing through the equivalent resistance r and the input resistance R 3 is the resistance.
It is the sum of R 5 and the current flowing through the resistor R 4 .

すなわち、抵抗R4を流れる電流は等価抵抗r及び入力抵
抗R3を流れる電流から、抵抗R5を流れる電流を差し引い
たものであるから、抵抗R4を流れる電流を小さくするよ
うに等価抵抗rや抵抗R5を選ぶことができる。
That is, the current flowing through the resistor R 4 is obtained by subtracting the current flowing through the resistor R 5 from the current flowing through the equivalent resistor r and the input resistor R 3 , so that the equivalent resistance r is reduced so as to reduce the current flowing through the resistor R 4. Or resistance R 5 can be selected.

このように抵抗R4を流れる電流を小さくすることによっ
て、積分器回路の出力電圧の調整を容易にすることがで
きる。
By reducing the current flowing through the resistor R 4 in this way, the output voltage of the integrator circuit can be easily adjusted.

なお、抵抗R5は高抵抗に選ばねばいけない。抵抗R5が小
さい値になると、抵抗R5を流れる電流が等価抵抗r及び
入力抵抗R3を流れる電流と抵抗R4を流れる電流の和とな
り、抵抗R4を流れる電流を小さくすることができず、積
分器回路の出力電圧の調整ができないようになる。
In addition, the resistance R 5 should be selected as a high resistance. When the resistance R 5 becomes a small value, the current flowing through the resistance R 5 becomes the sum of the current flowing through the equivalent resistance r and the input resistance R 3 and the current flowing through the resistance R 4, and the current flowing through the resistance R 4 can be reduced. Therefore, the output voltage of the integrator circuit cannot be adjusted.

積分器回路の直流出力電圧(入力端子に入力信号が無い
時の出力電圧)の調整は、上記第1図(A),(B)の
回路構成を実施することにより、可変抵抗器VR1の可変
範囲を小さくして可変電圧の分解能を上げなくとも、十
分に微調整ができる。
Adjustment of the DC output voltage of the integrator circuit (output voltage when there is no input signal to the input terminal), the first view (A), by implementing a circuit configuration of (B), the variable resistor VR 1 Fine adjustment can be sufficiently performed without reducing the variable range and increasing the resolution of the variable voltage.

(ト)考案の効果 この考案に係る積分器回路は出力電圧の調整において、
各抵抗値のばらつきを考慮して大きくした調整範囲を可
変抵抗器の可変範囲に設定し、しかも、十分に微調整が
できるという効果がある。すなわち、高精度の抵抗器を
使用して上記ばらつきを小さくしなくても、十分に出力
電圧の微調整ができる。
(G) Effect of the device The integrator circuit according to the present invention adjusts the output voltage by
There is an effect that the adjustment range enlarged in consideration of the variation of each resistance value is set to the variable range of the variable resistor and the fine adjustment can be sufficiently performed. That is, the output voltage can be sufficiently finely adjusted without using a high-precision resistor to reduce the above variation.

特に、出力信号がH(VCC),L(VSS),ハイ・インピー
ダンス(OFF)となるようなトライステート出力の位相
比較器と組み合わせてPLL回路を構成する時、積分器回
路の出力電圧を調整する場合には極めて有効である。
In particular, when configuring a PLL circuit in combination with a phase comparator with a tri-state output, the output signal of which is H (V CC ), L (V SS ) and high impedance (OFF), the output voltage of the integrator circuit Is extremely effective when adjusting the.

しかも、構造が簡単であって、また安価に構成すること
ができるため実施も容易である等の優れた特長を有して
いる。
In addition, it has excellent features such as a simple structure and a low cost, which makes it easy to implement.

【図面の簡単な説明】[Brief description of drawings]

第1図(A),(B)及び第2図(A),(B)はこの
考案に係る積分器回路の実施例を示し、第1図(A),
(B)は回路図、第2図(A),(B)は第1図
(A),(B)の等価回路図である。 第3図(A),(B)は従来の回路図、第4図は可変電
圧範囲を設定する可変抵抗器回路図である。 主な番号、符号の説明 1,2……演算増幅器 VR1……可変抵抗器
1 (A) and (B) and FIGS. 2 (A) and (B) show an embodiment of an integrator circuit according to the present invention.
2B is a circuit diagram, and FIGS. 2A and 2B are equivalent circuit diagrams of FIGS. 1A and 1B. 3 (A) and 3 (B) are conventional circuit diagrams, and FIG. 4 is a variable resistor circuit diagram for setting a variable voltage range. Explanation of main numbers and symbols 1,2 …… Amplifier VR 1 …… Variable resistor

Claims (2)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】演算増幅器の一方の入力へコンデンサと抵
抗を介して帰還をかけた積分器回路において、演算増幅
器の直流出力電圧を調整する可変抵抗器と、その可変抵
抗器の可変電圧を演算増幅器の他方の入力端子に供給す
る供給手段と、上記可変抵抗器の可変電圧を入力とする
ボルテージフォロワ回路と、上記ボルテージフォロワ回
路の出力電圧を抵抗を介して積分器回路の入力端子に供
給する供給手段とを備えたことを特徴とする積分器回
路。
1. A variable resistor for adjusting a DC output voltage of an operational amplifier in an integrator circuit in which feedback is provided to one input of an operational amplifier via a capacitor and a resistor, and a variable voltage of the variable resistor is calculated. Supply means for supplying to the other input terminal of the amplifier, a voltage follower circuit which receives the variable voltage of the variable resistor as an input, and an output voltage of the voltage follower circuit to the input terminal of the integrator circuit via a resistor. An integrator circuit comprising a supply means.
【請求項2】ボルテージフォロワ回路の出力電圧を抵抗
を介して積分器回路を構成する演算増幅器のマイナス側
入力端子に供給する供給手段を備えたことを特徴とする
請求項1記載の積分器回路。
2. The integrator circuit according to claim 1, further comprising a supply means for supplying the output voltage of the voltage follower circuit to a negative side input terminal of an operational amplifier constituting the integrator circuit via a resistor. .
JP1988030434U 1988-03-09 1988-03-09 Integrator circuit Expired - Lifetime JPH0720972Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988030434U JPH0720972Y2 (en) 1988-03-09 1988-03-09 Integrator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988030434U JPH0720972Y2 (en) 1988-03-09 1988-03-09 Integrator circuit

Publications (2)

Publication Number Publication Date
JPH01135820U JPH01135820U (en) 1989-09-18
JPH0720972Y2 true JPH0720972Y2 (en) 1995-05-15

Family

ID=31255499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988030434U Expired - Lifetime JPH0720972Y2 (en) 1988-03-09 1988-03-09 Integrator circuit

Country Status (1)

Country Link
JP (1) JPH0720972Y2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58151110A (en) * 1982-03-04 1983-09-08 Victor Co Of Japan Ltd Waveform equalizing circuit

Also Published As

Publication number Publication date
JPH01135820U (en) 1989-09-18

Similar Documents

Publication Publication Date Title
JP2734265B2 (en) Amplifier circuit for electret condenser microphone
JPS5827561B2 (en) Electromagnetic transducer bias circuit
GB2070360A (en) Circuit comprising a plurality of voltagecurrent converters
JPH0720972Y2 (en) Integrator circuit
JPH0712128B2 (en) amplifier
JPH0697725B2 (en) Amplifier circuit
JPH0779213B2 (en) amplifier
JPH0614499Y2 (en) Electronic volume buffer circuit
US5285121A (en) Current switching circuit
JPH05119856A (en) Semiconductor constant-voltage generating circuit
US3699466A (en) Single ended push-pull amplifier
JP3014799B2 (en) High voltage power supply
JPH089776Y2 (en) Voltage generator
JP3043044B2 (en) D / A conversion circuit
JPH0132415Y2 (en)
JP2768013B2 (en) Divider
JP2752019B2 (en) Gamma correction circuit for liquid crystal display
JP2722769B2 (en) Gain control circuit
JP3322269B2 (en) Gain control circuit
JPH08185233A (en) Variable voltage circuit
JPH0635546Y2 (en) Frequency control circuit
JPS596604A (en) Oscillator
JP3509317B2 (en) DC control circuit
JPS6325768Y2 (en)
JPH0628325B2 (en) Automatic gain control amplifier