[go: up one dir, main page]

JPH0628325B2 - Automatic gain control amplifier - Google Patents

Automatic gain control amplifier

Info

Publication number
JPH0628325B2
JPH0628325B2 JP14002186A JP14002186A JPH0628325B2 JP H0628325 B2 JPH0628325 B2 JP H0628325B2 JP 14002186 A JP14002186 A JP 14002186A JP 14002186 A JP14002186 A JP 14002186A JP H0628325 B2 JPH0628325 B2 JP H0628325B2
Authority
JP
Japan
Prior art keywords
transistor
transistors
pair
circuit
constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14002186A
Other languages
Japanese (ja)
Other versions
JPS62298209A (en
Inventor
和明 堀
勇夫 秋武
一朗 大坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14002186A priority Critical patent/JPH0628325B2/en
Publication of JPS62298209A publication Critical patent/JPS62298209A/en
Publication of JPH0628325B2 publication Critical patent/JPH0628325B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明の自動利得制御増幅器に関し、特に低電圧電源で
の動作に好適な自動利得制御増幅器(Auto Gain Control
回路:以下、A,G.C回路と略す)に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to an automatic gain control amplifier of the present invention, and particularly to an automatic gain control amplifier (Auto Gain Control Amplifier) suitable for operation in a low voltage power supply.
Circuit: Hereinafter, A, G. (Abbreviated as C circuit).

〔従来の技術〕[Conventional technology]

従来の装置は、アナログ集積回路(近代科学社、中沢修
治,佐々木元,村瀬清隆訳、1975年)第283頁から
第287頁に記載されているように、定電流源が一段、ト
ランジスタが二段、そして負荷抵抗と、いう具合に縦に
積み重ねられていた。このためトランジスタ一対の差動
増幅器(差動アンプ)に比べトランジスタ一段分高い電
源電圧が必要であった。
The conventional device has an analog integrated circuit (Modern Science Co., Ltd., Shuji Nakazawa, Gen Sasaki, Kiyotaka Murase, 1975), as described on pages 283 to 287, with a single constant current source and two transistors. They were stacked vertically, like steps and load resistance. Therefore, a power supply voltage that is one stage higher than that of a differential amplifier having a pair of transistors (differential amplifier) is required.

そのことを第3図を用いて詳しく説明をする。This will be described in detail with reference to FIG.

第3図は従来のAGC回路の一例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a conventional AGC circuit.

従来のAGC回路は、差動アンプ15の差動対151と分
流回路16のトランジスタ対161が並列に接続され、制
御回路17は、差動アンプ15の差動対151と分流回路
16のトランジスタ対161とそれぞれ直列に接続されて
いる。
In the conventional AGC circuit, the differential pair 151 of the differential amplifier 15 and the transistor pair 161 of the shunt circuit 16 are connected in parallel, and the control circuit 17 includes the differential pair 151 of the differential amplifier 15 and the transistor pair of the shunt circuit 16. 161 and each of them are connected in series.

差動アンプ15は、入力信号が差動対151のベース間に
入力されると、増幅して差動対151のコレクタ間に出力
する。また、分流回路16は、負荷抵抗9,10の両者
からそれぞれ等しく電流を引き出す。
When the input signal is input between the bases of the differential pair 151, the differential amplifier 15 amplifies and outputs the amplified signal between the collectors of the differential pair 151. Further, the shunt circuit 16 equally draws currents from both the load resistors 9 and 10.

制御回路17は、トランジスタ21と22で差動対を構
成し、定電流源12で差動アンプ15の差動対151と分
流回路16のトランジスタ対161に流れる電流Ie3,Ie4
の和を一定に保ったまま、AGC制御信号に従って、前
記差動対で電流Ie3,Ie4の比を制御する。これにより、
差動アンプ15の利得が制御される。
The control circuit 17 forms a differential pair with the transistors 21 and 22, and the constant current source 12 supplies currents Ie 3 and Ie 4 to the differential pair 151 of the differential amplifier 15 and the transistor pair 161 of the shunt circuit 16.
The ratio of the currents Ie 3 and Ie 4 is controlled by the differential pair according to the AGC control signal while keeping the sum of the above constant. This allows
The gain of the differential amplifier 15 is controlled.

以上のように従来のAGC回路は制御回路17が差動ア
ンプ15と分流回路16に直例に接続され高い電源電圧
が必要であった。
As described above, in the conventional AGC circuit, the control circuit 17 is directly connected to the differential amplifier 15 and the shunt circuit 16, and a high power supply voltage is required.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記従来技術では、1対の差動アンプに流れる電流を制
御するためにさらに1段、差動対を縦続に接続してい
る。このため、1対の差動アンプのみの場合に比べ、ト
ランジスタ1段分電源電圧を高く取る必要がある。この
ためLSIの微細化が進むと、素子の耐圧が低くなるた
め電源電圧を高く取れなくなり、高電源電圧を要する回
路を内装することができなくなったり、ダイナミックレ
ンジが取れなくなるという問題があった。
In the above-mentioned conventional technique, in order to control the current flowing through the pair of differential amplifiers, the differential pairs are further connected in cascade. Therefore, it is necessary to increase the power supply voltage for one stage of the transistor as compared with the case of using only one pair of differential amplifiers. For this reason, as miniaturization of the LSI progresses, the withstand voltage of the element becomes low, so that the power supply voltage cannot be made high, so that there is a problem that a circuit requiring a high power supply voltage cannot be installed or the dynamic range cannot be obtained.

本発明の目的は、上記した従来技術の問題点を解決し、
低電源電圧化を図った自動利得制御増幅器を提供するこ
とにある。
The object of the present invention is to solve the above-mentioned problems of the prior art,
An object of the present invention is to provide an automatic gain control amplifier with a low power supply voltage.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的を達成する為に、本発明では、自動利得制御増
幅器を、 第1のトランジスタと第2のトランジスタの差動対(以
下、単に差動対という)から成り、該第1及び第2のト
ランジスタの各コレクタをそれぞれ第1と第2の抵抗を
介して第1の定電圧源に接続すると共に、該第1及び第
2のトランジスタの各エミッタ同士を接続し第1の定電
流源を介し接地することにより構成した差動アンプと、 第3のトランジスタと第4のトランジスタのトランジス
タ対(以下、単にトランジスタ対という)から成り、該
第3及び第4のトランジスタの各コレクタをそれぞれ前
記第1及び第2のトランジスタの各コレクタに接続し、
更に、前記第3及び第4のトランジスタの各エミッタ同
士を接続し第2の定電流源を介して接地すると共に、該
第3及び第4のトランジスタのベース同士を相互に第2
の定電圧源によりバイアスすることにより構成した分流
回路と、 前記第1の定電圧源に接続されていて、前記差動対のエ
ミッタ同士の接続点及び前記トランジスタ対のエミッタ
同士の接続点に電流をそれぞれ供給し、前記第1の定電
圧源から前記第1及び第2の抵抗を経てそれぞれ流れる
電流の和を一定に保ったまま前記差動対とトランジスタ
対にそれぞれ流れる電流比を制御信号に従って可変する
ことのできる電流源を有した制御回路と、から成るよう
にした。
In order to achieve the above object, in the present invention, an automatic gain control amplifier is composed of a differential pair of a first transistor and a second transistor (hereinafter, simply referred to as a differential pair). The respective collectors of the transistors are connected to the first constant voltage source via the first and second resistors, respectively, and the emitters of the first and second transistors are connected to each other via the first constant current source. It comprises a differential amplifier configured by grounding, and a transistor pair of a third transistor and a fourth transistor (hereinafter, simply referred to as a transistor pair), and collectors of the third and fourth transistors are respectively connected to the first transistor. And connected to each collector of the second transistor,
Further, the emitters of the third and fourth transistors are connected to each other and are grounded via a second constant current source, and the bases of the third and fourth transistors are second to each other.
A shunt circuit configured by biasing with a constant voltage source, and a current is connected to the first constant voltage source and connected to the emitters of the differential pair and the emitters of the transistor pair. Are supplied to the differential pair and the transistor pair while keeping the sum of currents flowing from the first constant voltage source through the first and second resistors constant, respectively, according to a control signal. And a control circuit having a variable current source.

〔作用〕[Action]

制御回路は、制御回路内に設けられた、第1の定電圧源
である電源に接続されている電流源によって、差動アン
プの差動対のエミッタ接続点と分流回路のトランジスタ
対のエミッタ接続点に、制御信号に従って電流を供給す
ることにより、第1の定電圧源から第1及び第2の抵抗
を経てそれぞれ流れる電流の和を一定に保ったまま前記
差動対とトランジスタ対にそれぞれ流れる電流比を可変
する。
The control circuit includes a emitter connected to a differential pair of the differential amplifier and an emitter connected to the transistor pair of the shunt circuit by a current source connected to a power supply which is a first constant voltage source provided in the control circuit. By supplying a current to the point according to the control signal, the sum of the currents flowing from the first constant voltage source through the first and second resistors respectively flows to the differential pair and the transistor pair while maintaining a constant sum. Change the current ratio.

この様に、この制御回路は差動アンプまたは分流回路に
直列に接続されておらず、しかも十分な利得制御を行う
ことができるので、AGC回路は高い電源電圧を必要と
しない。
Thus, the control circuit is not connected in series to the differential amplifier or the shunt circuit, and sufficient gain control can be performed, so that the AGC circuit does not require a high power supply voltage.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図により説明する。 An embodiment of the present invention will be described below with reference to FIG.

第1図のAGC回路は、差動アンプ15と分流回路16
と制御回路17とから成る。
The AGC circuit of FIG. 1 includes a differential amplifier 15 and a shunt circuit 16.
And a control circuit 17.

制御回路17は、AGC制御信号により差動アンプ15
の差動対151に流れる電流Ie3 を増減させ、さらに、負
荷抵抗9,10に流す電流を一部分担する分流回路16
のトランジスタ対への電流Ie4 を制御する。
The control circuit 17 controls the differential amplifier 15 according to the AGC control signal.
Shunt circuit 16 that increases or decreases the current Ie 3 flowing through the differential pair 151 and further partially carries the current flowing through the load resistors 9 and 10.
Control the current Ie 4 to the transistor pair of.

即ち、差動アンプ15の差動対151と分流回路16のト
ランジスタ対161に流れる電流Ie3 とIe4 の制御は、電
流源5と6の電流Ie1 とIe2 を一定にしておき、制御回
路17からの制御電流Ic1 ,Ic2 を定電流源5,6に流
すことで差動アンプ15の差動対151と分流回路16の
トランジスタ対161に流れる電流Ie3 とIe4 を増減す
る。以上の電流の関係を以下に示す。
That is, the currents Ie 3 and Ie 4 flowing through the differential pair 151 of the differential amplifier 15 and the transistor pair 161 of the shunt circuit 16 are controlled by keeping the currents Ie 1 and Ie 2 of the current sources 5 and 6 constant. By flowing the control currents Ic 1 and Ic 2 from the circuit 17 through the constant current sources 5 and 6, the currents Ie 3 and Ie 4 flowing through the differential pair 151 of the differential amplifier 15 and the transistor pair 161 of the shunt circuit 16 are increased or decreased. . The relationship of the above currents is shown below.

Ie3 =Ie1 −Ic1 Ie4 =Ie2 −Ic2 ここでIe1 ,Ie2 は一定 この時、出力信号のDCレベルが変化しないようにする
ために、負荷抵抗9と10に流れる電流の和を一定に保
ったまま差動アンプ15と分流回路16の電流比を変え
る必要がある。従って、制御回路17は負荷抵抗9,1
0に流れる電流の和を一定に保つように分流回路16の
電流を制御する。即ち、 Ic1 +Ic2 =一定 の条件を有する。この結果、負荷抵抗9,10に流れる
電流IRTは一定となる。この関係を以下に示す。
Ie 3 = Ie 1 −Ic 1 Ie 4 = Ie 2 −Ic 2 Here, Ie 1 and Ie 2 are constant. At this time, in order to prevent the DC level of the output signal from changing, the current flowing through the load resistors 9 and 10 It is necessary to change the current ratio of the differential amplifier 15 and the shunt circuit 16 while keeping the sum of the above constant. Therefore, the control circuit 17 controls the load resistances 9, 1
The current of the shunt circuit 16 is controlled so that the sum of the currents flowing to 0 is kept constant. That is, Ic 1 + Ic 2 = constant condition. As a result, the current I RT flowing through the load resistors 9 and 10 becomes constant. This relationship is shown below.

RT=Ie3 +Ie4 =Ie1−Ic1+Ie2−Ic2=Ie1+Ie2−Ic1−C+
Ic1 =Ie1+Ie2−C=一定 第1図における制御回路17の一具体例を第2図により
説明する。
I RT = Ie 3 + Ie 4 = Ie 1 -Ic 1 + Ie 2 -Ic 2 = Ie 1 + Ie 2 -Ic 1 -C +
A specific example of Ic 1 = Ie 1 + Ie 2 -C = control at a constant first view circuit 17 will be described with reference to Figure 2.

この回路はPNPトランジスタ33〜36、NPNトラ
ンジスタ37〜40、抵抗41〜44、定電流源31と
32、定電圧源46、そして電圧源45から成り、第2
図に示したように接続される。
This circuit includes PNP transistors 33 to 36, NPN transistors 37 to 40, resistors 41 to 44, constant current sources 31 and 32, a constant voltage source 46, and a voltage source 45.
Connected as shown.

電圧源45はAGC制御信号により制御されており、ま
た、トランジスタ33と34,35と36はそれぞれ差
動対を構成し、各PNPトランジスタ33〜36のコレ
クタはそれぞれNPNトランジスタ37〜40のコレク
タに接続され、トランジスタ33と34、また35と3
6のエミッタは共通に接続され、それぞれ電流源31と
32を介して電源VCCに接続している。さらにトランジ
スタ33と36のベースは共通に接続され電圧源45の
プラス側に、そしてトランジスタ34と35のベースは
共通に接続され電圧源45のマイナス側にそれぞれ接続
されている。そして、AGC制御信号により差動対に電
流差ΔIeを生じさせる。さらにトランジスタ37〜40
のエミッタは抵抗41〜44を介して接地され、トラン
ジスタ37,38と抵抗41,42とでカレントミラー
回路を構成し、トランジスタ38と37のエミッタに流
れる電流I37とI38が同じになるように設定される。同
様にトランジスタ39,38と抵抗39,40でカレン
トミラー回路を構成しトランジスタ39と38のエミッ
タに流れる電流I39とI40が等しくなるように設定す
る。
The voltage source 45 is controlled by an AGC control signal, and the transistors 33 and 34, 35 and 36 form a differential pair, and the collectors of the PNP transistors 33 to 36 are connected to the collectors of the NPN transistors 37 to 40, respectively. Connected, transistors 33 and 34, and 35 and 3
The six emitters are commonly connected and are connected to the power supply V CC through current sources 31 and 32, respectively. Further, the bases of the transistors 33 and 36 are commonly connected to the positive side of the voltage source 45, and the bases of the transistors 34 and 35 are commonly connected to the negative side of the voltage source 45. Then, a current difference ΔIe is generated in the differential pair by the AGC control signal. Further transistors 37-40
Has its emitter grounded through resistors 41 to 44, and transistors 37 and 38 and resistors 41 and 42 form a current mirror circuit so that currents I 37 and I 38 flowing through the emitters of transistors 38 and 37 become the same. Is set to. Similarly, transistors 39 and 38 and resistors 39 and 40 form a current mirror circuit, and currents I 39 and I 40 flowing through the emitters of the transistors 39 and 38 are set to be equal.

今、AGC制御信号により電圧源45の電圧が増加した
ことでトランジスタ34のコレクタ電流I34が△I1変化
したとすると、トランジスタ33のコレクタ電流I33
トランジスタ37,38のエミッタ電流I37,I38は、
定電流源31の電流をIe5として、 I33=Ie5/2+△I137=I38=Ie5/2−△I1 となる。この結果、制御回路17の出力電流IC1は Ic1=I33−I37=2・△I1 である。同様にトランジスタ35,36のコレクタ電流
35,I36とトランジスタ39,40のエミッタ電流I
39,I40はI36の変化分を△I2、定電流源32の電流
をIe6とすると、 I36=I40=I39=Ie6/2+△I235=Ie6/2−△I2 となり、制御回路17の出力電流Ic2は Ic2=I35−I39=2・△I2 となる。ここでIe5=Ie6とすると電圧源45の電圧変
化による電流変化△I1と△I2は等しくなるため、 Ic1+Ic2=2△I1−2△I2 =0 第1図の回路において制御回路17の出力電流Ic1
Ic2 の条件 Ic1+Ic2=一定 を満足する。
Now, assuming that the collector current I 34 of the transistor 34 changes by ΔI 1 due to the increase of the voltage of the voltage source 45 by the AGC control signal, the collector current I 33 of the transistor 33 and the emitter currents I 37 of the transistors 37 and 38, I 38 is
The current of the constant current source 31 as Ie 5, the I 33 = Ie 5/2 + △ I 1 I 37 = I 38 = Ie 5 / 2- △ I 1. As a result, the output current IC 1 of the control circuit 17 is Ic 1 = I 33 −I 37 = 2 · ΔI 1 . Similarly, collector currents I 35 and I 36 of the transistors 35 and 36 and emitter currents I of the transistors 39 and 40
39, I 40 is a variation of the △ I 2 of I 36, when the current of the constant current source 32 and Ie 6, I 36 = I 40 = I 39 = Ie 6/2 + △ I 2 I 35 = Ie 6 / 2 −ΔI 2 , and the output current Ic 2 of the control circuit 17 becomes Ic 2 = I 35 −I 39 = 2 · ΔI 2 . If Ie 5 = Ie 6 , the current changes ΔI 1 and ΔI 2 due to the voltage change of the voltage source 45 become equal, so Ic 1 + Ic 2 = 2 ΔI 1 -2 ΔI 2 = 0 In the circuit, the conditions Ic 1 + Ic 2 = constant of the output currents Ic 1 and Ic 2 of the control circuit 17 are satisfied.

本実施例によれば、AGC回路の制御回路17を差動ア
ンプ15と分流回路16に対し直列に接続していないの
で、電源電圧VCCは低くすることができる。
According to this embodiment, the control circuit 17 of the AGC circuit is not connected in series to the differential amplifier 15 and the shunt circuit 16, so that the power supply voltage V CC can be lowered.

〔発明の効果〕〔The invention's effect〕

本発明によれば、AGC回路の低電源電圧化ができるの
で、耐圧が低いLSIにも実装することが可能となり、
また、低電源電圧下においても従来と同等の動作を行
い、かつ十分なダイナミックレンジが得られるAGC回
路を実現できる。
According to the present invention, since the power supply voltage of the AGC circuit can be reduced, it is possible to mount the AGC circuit on an LSI having a low withstand voltage.
In addition, it is possible to realize an AGC circuit that performs the same operation as the conventional one even under a low power supply voltage and can obtain a sufficient dynamic range.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示す回路図、第2図は第1
図における制御回路の一具体例を示した回路図、第3図
はAGC回路の従来例を示す回路図、である。 1〜4,21,22,37〜40……NPNトランジス
タ、33〜36……PNPトランジスタ、5,6,1
2,13,31,32……定電流源、7,8……電流
源、11,24,46……定電圧源、23,45……電
圧源、9,10,37〜44……抵抗。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG.
FIG. 3 is a circuit diagram showing a specific example of the control circuit in the figure, and FIG. 3 is a circuit diagram showing a conventional example of the AGC circuit. 1-4, 21, 22, 37-40 ... NPN transistor, 33-36 ... PNP transistor, 5, 6, 1
2, 13, 31, 32 ... constant current source, 7, 8 ... current source, 11, 24, 46 ... constant voltage source, 23, 45 ... voltage source, 9, 10, 37 to 44 ... resistance .

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】第1のトランジスタと第2のトランジスタ
の差動対(以下、単に差動対という)から成り、該第1
及び第2のトランジスタの各コレクタをそれぞれ第1と
第2の抵抗を介して第1の定電圧源に接続すると共に、
該第1及び第2のトランジスタの各エミッタ同士を接続
し第1の定電流源を介し接地することにより構成した差
動アンプと、 第3のトランジスタと第4のトランジスタのトランジス
タ対(以下、単にトランジスタ対という)から成り、該
第3及び第4のトランジスタの各コレクタをそれぞれ前
記第1及び第2のトランジスタの各コレクタに接続し、
更に、前記第3及び第4のトランジスタの各エミッタ同
士を接続し第2の定電流源を介して接地すると共に、該
第3及び第4のトランジスタのベース同士を相互に第2
の定電圧源によりバイアスすることにより構成した分流
回路と、 前記第1の定電圧源に接続されていて、前記差動対のエ
ミッタ同士の接続点及び前記トランジスタ対のエミッタ
同士の接続点に電流をそれぞれ供給し、前記第1の定電
圧源から前記第1及び第2の抵抗を経てそれぞれ流れる
電流の和を一定に保ったまま前記差動対とトランジスタ
対にそれぞれ流れる電流比を制御信号に従って可変する
ことのできる電流源を有した制御回路と、 から成ることを特徴とする自動利得制御増幅器。
1. A differential pair of a first transistor and a second transistor (hereinafter, simply referred to as a differential pair).
And each collector of the second transistor is connected to the first constant voltage source via the first and second resistors, respectively, and
A differential amplifier configured by connecting the emitters of the first and second transistors to each other and grounding them via a first constant current source, and a transistor pair of a third transistor and a fourth transistor (hereinafter, simply A pair of transistors), connecting the collectors of the third and fourth transistors to the collectors of the first and second transistors, respectively,
Further, the emitters of the third and fourth transistors are connected to each other and are grounded via a second constant current source, and the bases of the third and fourth transistors are second to each other.
A shunt circuit configured by biasing with a constant voltage source, and a current is connected to the first constant voltage source and connected to the emitters of the differential pair and the emitters of the transistor pair. Are supplied to the differential pair and the transistor pair while keeping the sum of currents flowing from the first constant voltage source through the first and second resistors constant, respectively, according to a control signal. An automatic gain control amplifier, comprising: a control circuit having a variable current source.
JP14002186A 1986-06-18 1986-06-18 Automatic gain control amplifier Expired - Lifetime JPH0628325B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14002186A JPH0628325B2 (en) 1986-06-18 1986-06-18 Automatic gain control amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14002186A JPH0628325B2 (en) 1986-06-18 1986-06-18 Automatic gain control amplifier

Publications (2)

Publication Number Publication Date
JPS62298209A JPS62298209A (en) 1987-12-25
JPH0628325B2 true JPH0628325B2 (en) 1994-04-13

Family

ID=15259096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14002186A Expired - Lifetime JPH0628325B2 (en) 1986-06-18 1986-06-18 Automatic gain control amplifier

Country Status (1)

Country Link
JP (1) JPH0628325B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63292712A (en) * 1987-05-25 1988-11-30 Nippon Telegr & Teleph Corp <Ntt> Variable gain type differential amplifier circuit
JP2733962B2 (en) * 1988-06-17 1998-03-30 ソニー株式会社 Gain control amplifier

Also Published As

Publication number Publication date
JPS62298209A (en) 1987-12-25

Similar Documents

Publication Publication Date Title
US4059808A (en) Differential amplifier
JP3315748B2 (en) Amplifier circuit
US4567444A (en) Current mirror circuit with control means for establishing an input-output current ratio
JPS5823012B2 (en) gain control signal amplifier
JP2733962B2 (en) Gain control amplifier
US4451800A (en) Input bias adjustment circuit for amplifier
US4369410A (en) Monolithically integrable transistor amplifier having gain control means
JPH0628325B2 (en) Automatic gain control amplifier
JP3465952B2 (en) Voltage-current converter
US4524330A (en) Bipolar circuit for amplifying differential signal
JP2797470B2 (en) Analog multiplier
JPS631768B2 (en)
JPS626363B2 (en)
JP2665072B2 (en) Amplifier circuit
JPH0133046B2 (en)
JPS626361B2 (en)
JPS6161568B2 (en)
JPH033404B2 (en)
JPS6246326Y2 (en)
JP2532900Y2 (en) Limiter circuit
JP3360911B2 (en) Differential amplifier circuit
JP3441356B2 (en) Amplifier circuit
JP3064973B2 (en) Variable gain amplifier
JP3294355B2 (en) Current source circuit
JPH066607Y2 (en) Gain control circuit