[go: up one dir, main page]

JPH07191102A - 検査系列自動生成装置 - Google Patents

検査系列自動生成装置

Info

Publication number
JPH07191102A
JPH07191102A JP5331820A JP33182093A JPH07191102A JP H07191102 A JPH07191102 A JP H07191102A JP 5331820 A JP5331820 A JP 5331820A JP 33182093 A JP33182093 A JP 33182093A JP H07191102 A JPH07191102 A JP H07191102A
Authority
JP
Japan
Prior art keywords
pattern
fault
buffer
detected
test sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5331820A
Other languages
English (en)
Inventor
Kenji Morimoto
健次 森本
Mitsuho Ota
光保 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5331820A priority Critical patent/JPH07191102A/ja
Publication of JPH07191102A publication Critical patent/JPH07191102A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 組合せ回路に対する検査系列自動生成におい
て、系列長の短い検査系列を高速に生成する。 【構成】 検査系列自動生成部101は検査系列を構成
する第1パターンを生成し、この第1パターンを用いて
故障シミュレーションが故障シミュレータ102により
実行され、第1パターンとこの第1パターンにより検出
可能な故障との組が検査系列圧縮部103に入力され
る。ここで、検査系列圧縮部103において、前記第1
パターンが削除されることによって検査系列を圧縮でき
る。また、前記第1パターンが、圧縮された検査系列を
構成する第2パターンとして出力部106に出力される
と、第2パターンにより検出可能な故障が検査系列自動
生成部101及び故障シミュレータ102において対象
とされる故障から削除されることによって、検査系列の
生成時間及び故障シミュレーション時間を短縮できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、組合せ回路に対する検
査系列を自動的に生成する検査系列自動生成装置に関す
るものである。
【0002】
【従来の技術】従来の検査系列自動生成方法としては、
組合せ回路中の対象とする故障をランダムに選び、その
故障を検出するための検査系列を生成し、検査系列中の
パターンを用いて組合せ回路中の対象とする故障を検出
できるか否かを故障シミュレーンを行なうことにより調
べ、その後、検査系列の系列長を短縮する即ち検査系列
の圧縮を行なうものが知られている。
【0003】
【発明が解決しようとする課題】しかしながら、前記従
来の検査系列自動生成方法では、検査系列の圧縮を後処
理として行なうので、検査系列の故障シミュレーション
は組合せ回路中の全ての故障を対象として処理を行なう
ことになり、故障シミュレーション時間が膨大になると
いう問題点がある。
【0004】ところで、検査系列自動生成における検査
系列の圧縮処理の一例としては以下のようなものが考慮
される。
【0005】図2は、検査系列の圧縮処理を行なう検査
系列圧縮部203を備えた検査系列自動生成装置の構成
を示すブロック図である。図2において、201は、組
合せ回路中の対象とする故障をランダムに選び、その故
障を検出するための検査系列を生成する検査系列自動生
成部であり、202は、検査系列中のパターンを入力と
し、そのパターンを用いて組合せ回路中の対象とする故
障を検出できるか否かを調べる故障シミュレータであ
り、203は、検査系列圧縮部であり、204は、パタ
ーンとこのパターンを用いて検出される検出故障との組
を1組以上格納できるバッファであり、205は、圧縮
処理後の検査系列を格納する出力部である。検査系列圧
縮部203は、検査系列を入力とし、バッファ204に
格納し、検査系列中のパターン毎の検出故障の被覆関係
を調べ、検出故障が全て被覆されるパターンをバッファ
204から削除することで検査系列の圧縮を行ない、バ
ッファ204が一杯になったら検出故障が最も多いパタ
ーンをバッファ204から出力部205に出力し、出力
されたパターンの検出故障をバッファ204内の検出故
障と以後バッファ204に入力される検査系列の検出故
障とから削除する。
【0006】以上のように構成された検査系列自動生成
装置の動作について説明する。ここでは、バッファ20
4の大きさを3とし、図3に示す組合せ回路の中の単一
縮退故障を対象として検査系列を生成するものとする。
図3において、10〜13は外部入力信号線、20,2
1は外部出力信号線、30〜38は単一縮退故障を仮定
する信号線である。
【0007】まず、組合せ回路中の対象とする全ての故
障が検出されるまで検査系列自動生成部201でパター
ンを生成し、故障シミュレータ202で18個の故障に
ついて処理を行なうと(表1)に示す検査系列を生成す
るものとする。
【0008】
【表1】
【0009】(表1)中の検出故障欄における記述で
“/”の左側の数字は信号線、右側の数字はその信号線
の故障を示し、“1”ならば1縮退故障を、“0”なら
ば0縮退故障を示す。
【0010】次に、時刻1のパターンとこのパターンに
より検出可能な7個の検出故障との組を検査系列圧縮部
203に入力し、バッファ204に格納する。
【0011】次に、時刻2のパターンとこのパターンに
より検出可能な4個の検出故障との組を検査系列圧縮部
203に入力し、バッファ204に格納し、バッファ2
04内で故障の被覆関係を調べる。しかし、全ての検出
故障が被覆されるパターンは存在しないので次のパター
ンを入力する。
【0012】次に、時刻3のパターンとこのパターンに
より検出可能な5個の検出故障との組を検査系列圧縮部
203に入力し、バッファ204に格納し、バッファ2
04内で故障の被覆関係を調べる。しかし、全ての検出
故障が被覆されるパターンは存在しない。バッファ20
4が一杯になったので検出故障が最も多い時刻1のパタ
ーンを出力部205に出力し、時刻1のパターンの検査
故障をバッファ204内のパターンの検出故障と時刻4
以降のパターンの検出故障とから削除する。
【0013】次に、時刻4のパターンとこのパターンに
より検出可能な3個の検出故障との組を検査系列圧縮部
203に入力し、バッファ204に格納し、バッファ2
04内で故障の被覆関係を調べる。しかし、全ての検出
故障が被覆されるパターンは存在しない。バッファ20
4が一杯になったので検出故障が最も多い時刻3のパタ
ーンを出力部205に出力し、時刻3のパターンの検出
故障をバッファ204内のパターンの検出故障と時刻5
以降のパターンの検出故障とから削除する。
【0014】次に、時刻5のパターンとこのパターンに
より検出可能な1個の検出故障との組を検査系列圧縮部
203に入力し、バッファ204に格納し、バッファ2
04内で故障の被覆関係を調べる。時刻5のパターンの
検出故障が時刻4のパターンの検出故障に被覆されるの
で時刻5のパターンとその検出故障とをバッファ204
から削除する。
【0015】次に、時刻6のパターンとこのパターンに
より検出可能な2個の検出故障との組を検査系列圧縮部
203に入力し、バッファ204に格納し、バッファ2
04内で故障の被覆関係を調べる。しかし、全ての検出
故障が被覆されるパターンは存在しない。バッファ20
4が一杯になったので検出故障が最も多い時刻2のパタ
ーンを出力部205に出力し、時刻2のパターンの検出
故障をバッファ204内のパターンの検出故障と時刻7
以降のパターンの検出故障とから削除する。
【0016】次に、時刻7のパターンとこのパターンに
より検出可能な1個の検出故障との組を検査系列圧縮部
203に入力し、バッファ204に格納し、バッファ2
04内で故障の被覆関係を調べる。時刻7のパターンの
検出故障が時刻6のパターンの検出故障に被覆されるの
で時刻7のパターンとその検出故障とをバッファ204
から削除する。
【0017】次に、時刻8のパターンとこのパターンに
より検出可能な1個の検出故障との組を検査系列圧縮部
203に入力し、バッファ204に格納し、バッファ2
04内で故障の被覆関係を調べる。時刻8のパターンの
検出故障が時刻4のパターンの検出故障に被覆されるの
で時刻8のパターンとその検出故障とをバッファ204
から削除する。
【0018】次に、時刻9のパターンの検出故障は全て
削除されているので次のパターンを入力する。
【0019】次に、時刻10のパターンとこのパターン
により検出可能な2個の検出故障との組を検査系列圧縮
部203に入力し、バッファ204に格納し、バッファ
204内で故障の被覆関係を調べる。時刻4のパターン
の検出故障が時刻10のパターンの検出故障に被覆され
るので時刻4のパターンとその検出故障とをバッファ2
04から削除する。
【0020】以上のように出力部205に出力されたパ
ターンとバッファ204に残されたパターンとを合わせ
て、(表2)に示す圧縮された検査系列を生成する。
【0021】
【表2】
【0022】しかしながら、以上のような検査系列自動
生成装置では、圧縮処理を行なうとき、検出故障が多い
パターン間の故障の被覆関係を調べることになるので検
査系列の圧縮に膨大な時間がかかってしまうという問題
点がある。
【0023】本発明は、前記に鑑みなされたものであっ
て、系列長の短い検査系列を高速に生成できる検査系列
自動生成装置を提供することを目的とする。
【0024】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、検査系列の生成と圧縮とを同時に行なう
ことによって、系列長の短い検査系列を高速に生成する
ものである。
【0025】具体的に請求項1の発明が講じた解決手段
は、検査系列自動生成装置を対象とし、組合せ回路中の
対象とする故障の存否を調べるための検査系列を構成す
る、前記組合せ回路の外部入力として同時に設定される
値の組である第1パターンを生成するパターン生成手段
と、前記第1パターンを用いて前記組合せ回路中の対象
とする故障を検出できるか否かを調べる故障シミュレー
ションを実行する故障シミュレーション実行手段と、前
記第1パターンと該第1パターンにより検出可能な故障
との組を入力し、前記第1パターンを前記検査系列から
削除するか又は前記第1パターンを圧縮された検査系列
を構成する第2パターンとして出力する検査系列圧縮処
理を実行し、前記第1パターンを前記第2パターンとし
て出力する場合に、当該第2パターンにより検出可能な
故障を、前記故障シミュレーション実行手段により実行
される故障シミュレーションにおいて対象とされる故障
から削除する故障削除処理を実行する検査系列圧縮手段
とを備えている構成とするものである。
【0026】さらに、請求項2の発明は、具体的には、
請求項1の発明の構成に、前記検査系列圧縮手段は、前
記第1パターンを前記第2パターンとして出力する場合
に、当該第2パターンにより検出可能な故障を、前記故
障シミュレーション実行手段により実行される故障シミ
ュレーションにおいて対象とされる故障から削除すると
共に、当該第2パターンにより検出可能な故障を、前記
パターン生成手段により実行される第1パターンの生成
において対象とされる故障から削除することによって前
記故障削除処理を実行する構成を付加するものである。
【0027】また、請求項3の発明は、具体的には、請
求項1の発明の構成に、前記検査系列圧縮手段は、前記
第1パターンと該第1パターンにより検出可能な故障と
の組を格納できるバッファと、所定条件が満たされる場
合に前記第1パターンを前記第2パターンとして出力す
る一方、前記所定条件が満たされない場合に前記第1パ
ターンと該第1パターンにより検出可能な故障との組を
前記バッファに格納する第1のステップと、前記バッフ
ァに前記第1パターンと該第1パターンにより検出可能
な故障との組が2組以上格納された場合に、前記バッフ
ァ内の一の第1パターンにより検出可能な故障が前記バ
ッファ内の他の第1パターンにより検出可能な故障に含
まれるという故障の被覆関係が存在するか否かを調べ、
前記バッファ内に、検出可能な故障の全てが被覆される
第1パターンが存在する際に、当該第1パターンと該第
1パターンにより検出可能な故障との組を前記バッファ
から削除する第2のステップと、前記バッファが一杯に
なった場合に、前記バッファ内の第1パターンの中から
一の第1パターンを選択し、該一の第1パターンを前記
第2パターンとして出力する第3のステップとを実行す
ることによって前記検査系列圧縮処理を実行する検査系
列圧縮処理実行手段とを有している構成を付加するもの
である。
【0028】さらに、請求項4の発明は、具体的には、
請求項3の発明の構成に、前記検査系列圧縮処理実行手
段は、前記第1パターンにより検出可能な故障の個数が
n個以上の場合に(ただし、nは前記組合せ回路中の対
象とする全ての故障の個数以下の自然数である)前記第
1パターンを前記第2パターンとして出力する一方、前
記第1パターンにより検出可能な故障の個数がn個より
も少ない場合に前記第1パターンと該第1パターンによ
り検出可能な故障との組を前記バッファに格納すること
によって前記第1のステップを実行する構成を付加する
ものである。
【0029】請求項5の発明は、具体的には、請求項4
の発明の構成に、前記検査系列圧縮処理実行手段は、前
記バッファが一杯になった場合に、前記バッファ内の第
1パターンの中から、検出可能な故障のうちの被覆され
ない故障の個数が最も多い第1パターンを選択し、該第
1パターンを前記第2パターンとして出力することによ
って前記第3のステップを実行する構成を付加するもの
である。
【0030】
【作用】請求項1の発明の構成により、パターン生成手
段は、検査系列を構成する第1パターンを生成し、第1
パターンを用いて故障シミュレーションが故障シミュレ
ーション実行手段により実行される。その結果、第1パ
ターンにより検出可能な故障が判明する。ここで、第1
パターンを検査系列圧縮手段により検査系列から削除す
ることによって検査系列を圧縮することができる。ま
た、検査系列圧縮手段に入力された第1パターンが、圧
縮された検査系列を構成する第2パターンとして検査系
列圧縮手段から出力されると、検査系列圧縮手段は、第
2パターンにより検出可能な故障を、故障シミュレーシ
ョンにおいて対象とされる故障から削除する。
【0031】このように、検査系列の生成と圧縮とを同
時に行なうことによって、圧縮された検査系列を構成す
る第2パターンを検査系列の生成中に確定できる。した
がって、第2パターンにより検出可能な故障を故障シミ
ュレーションの対象から削除することによって、シミュ
レーション処理の処理量を低減することができる。この
ため、故障シミュレーション時間を短縮することが可能
である。
【0032】さらに、請求項2の発明の構成により、第
2パターンにより検出可能な故障を、検査系列を構成す
る第1パターンの生成における対象から削除することに
よって、検査系列の生成処理の処理量を低減することが
できるため、検査系列の生成処理時間を短縮することが
可能である。
【0033】また、請求項3の発明の構成により、検査
系列圧縮手段において、バッファを用い、バッファに格
納された複数個の第1パターン間の故障の被覆関係を調
べることによって、検査系列の圧縮処理を実現すること
ができる。
【0034】さらに、請求項4の発明の構成により、検
査系列圧縮手段において、検出可能な故障の個数がn個
よりも少ない第1パターンについてのみ故障の被覆関係
を調べる。このため、検査系列の圧縮処理の処理時間を
短縮することができる。
【0035】請求項5の発明の構成により、検査系列圧
縮手段において、バッファが一杯になった場合に、被覆
されない故障の個数が最も多い第1パターンを、圧縮さ
れた検査系列を構成する第2パターンとして出力する。
被覆されない故障の個数が最も多い第1パターンの検出
故障は、後に、他の第1パターンの検出故障により被覆
される可能性が低いため、第2パターンとして出力する
ことによって検査系列の圧縮効率を向上させることがで
きる。
【0036】
【実施例】
(実施例1)以下、本発明の実施例1について説明す
る。
【0037】図1は、実施例1に係る検査系列自動生成
装置の構成を示すブロック図である。図1において、1
01は、組合せ回路中の対象とする故障をランダムに選
び、その故障を検出するための検査系列を構成するパタ
ーンを生成するパターン生成手段としての検査系列自動
生成部であり、102は、検査系列自動生成部101に
より生成されたパターンを入力とし、そのパターンを用
いて組合せ回路中の対象とする故障を検出できるか否か
を調べる故障シミュレーション実行手段としての故障シ
ミュレータであり、104は、検査系列圧縮処理実行手
段としての制御部であり、105は、パターンとこのパ
ターンを用いて検出される検出故障との組を1組以上格
納できるバッファであり、103は、制御部104とバ
ッファ105とを備える検査系列圧縮手段としての検査
系列圧縮部であり、106は、検査系列圧縮部103か
ら出力される、圧縮された検査系列を構成するパターン
を格納する出力部である。制御部104は、検査系列自
動生成部101により生成されたパターンを入力とし、
このパターンにより検出可能な検出故障がn個以上なら
ばそのパターンを出力部106に出力する一方、n個よ
りも少ないならばそのパターンとこのパターンの検出故
障とをバッファ105に格納し、バッファ105内でパ
ターン毎の検出故障の被覆関係を調べ、検出故障が全て
被覆されるパターンをバッファ105から削除すること
で検査系列の圧縮を行ない、バッファ105が一杯にな
ったときは検出故障が最も多いパターンをバッファ10
5から出力部106に出力し、出力部106に出力され
たパターンの検出故障をバッファ105内の検出故障と
検査系列自動生成部101が対象とする故障と故障シミ
ュレータ102が対象とする故障とから削除する。
【0038】以上のように構成された実施例1の検査系
列自動生成装置の動作について説明する。ここでは、バ
ッファ105の大きさを3、制御部104により実行さ
れる判定処理におけるnを4とし、図3に示す組合せ回
路の中の単一縮退故障を対象として検査系列を生成する
ものとする。
【0039】(表3)は、実施例1の検査系列自動生成
装置を図3に示す組合せ回路に適用した際に、組合せ回
路中の対象とする全ての故障が検出されるまで検査系列
自動生成部101により生成される検査系列のパターン
と各パターンにより検出可能な検出故障とを示す。
【0040】
【表3】
【0041】まず、検査系列自動生成部101で時刻1
のパターン“1100”を生成し、故障シミュレータ1
02で18個の故障について故障シミュレーションを行
ない、故障を7個検出する。時刻1のパターンとこのパ
ターンにより検出可能な7個の検出故障との組を検査系
列圧縮部103に入力すると、検出故障が7個でありn
=4個以上なので制御部104は時刻1のパターンを出
力部106に出力し、時刻1のパターンの検出故障を検
査系列自動生成部101及び故障シミュレータ102が
対象とする18個の故障から削除する。
【0042】次に、検査系列自動生成部101で時刻2
のパターン“1000”を生成し、故障シミュレータ1
02で11個の故障について故障シミュレーションを行
ない、故障を3個検出する。時刻2のパターンとこのパ
ターンにより検出可能な3個の検出故障との組を検査系
列圧縮部103に入力すると、検出故障が3個でありn
=4個よりも少ないので制御部104は時刻2のパター
ンと検出故障とをバッファ105に格納する。
【0043】次に、検査系列自動生成部101で時刻3
のパターン“0011”を生成し、故障シミュレータ1
02で11個の故障について故障シミュレーションを行
ない、故障を5個検出する。時刻3のパターンとこのパ
ターンにより検出可能な5個の検出故障との組を検査系
列圧縮部103に入力すると、検出故障が5個でありn
=4個以上なので制御部104は時刻3のパターンを出
力部106に出力し、時刻3のパターンの検出故障を検
査系列自動生成部101及び故障シミュレータ102が
対象とする11個の故障から削除すると共にバッファ1
05内の時刻2のパターンの検出故障から削除する。
【0044】次に、検査系列自動生成部101で時刻4
のパターン“0001”を生成し、故障シミュレータ1
02で6個の故障について故障シミュレーションを行な
い、故障を2個検出する。時刻4のパターンとこのパタ
ーンにより検出可能な2個の検出故障との組を検査系列
圧縮部103に入力すると、検出故障が2個でありn=
4個よりも少ないので制御部104は時刻4のパターン
と検出故障とをバッファ105に格納する。バッファ1
05内で故障の被覆関係を調べるが、故障の被覆は存在
しないので次のパターンの生成に移行する。
【0045】次に、検査系列自動生成部101で時刻5
のパターン“1101”を生成し、故障シミュレータ1
02で6個の故障について故障シミュレーションを行な
い、故障を1個検出する。時刻5のパターンとこのパタ
ーンにより検出可能な1個の検出故障との組を検査系列
圧縮部103に入力すると、検出故障が1個でありn=
4個よりも少ないので制御部104は時刻5のパターン
と検出故障とをバッファ105に格納する。バッファ1
05内で故障の被覆関係を調べると、時刻5のパターン
の検出故障“36/1”が時刻4のパターンの検出故障
“34/0,36/1”に被覆されるので時刻5のパタ
ーンとその検出故障とをバッファ105から削除する。
【0046】次に、検査系列自動生成部101で時刻6
のパターン“1110”を生成し、故障シミュレータ1
02で6個の故障について故障シミュレーションを行な
い、故障を2個検出する。時刻6のパターンとこのパタ
ーンにより検出可能な2個の検出故障との組を検査系列
圧縮部103に入力すると、検出故障が2個でありn=
4個よりも少ないので制御部104は時刻6のパターン
と検出故障とをバッファ105に格納する。バッファ1
05内で故障の被覆関係を調べるが、故障の被覆は存在
しない。バッファ105が一杯になったので検出故障の
個数が最も多い時刻4のパターンを出力部106に出力
し、時刻4のパターンの検出故障を検査系列自動生成部
101及び故障シミュレータ102が対象とする6個の
故障から削除すると共にバッファ105内の時刻2のパ
ターンの検出故障及び時刻6のパターンの検出故障から
削除する。
【0047】次に、検査系列自動生成部101で時刻7
のパターン“0010”を生成し、故障シミュレータ1
02で4個の故障について故障シミュレーションを行な
い、故障を1個検出する。時刻7のパターンとこのパタ
ーンにより検出可能な1個の検出故障との組を検査系列
圧縮部103に入力すると、検出故障が1個でありn=
4個よりも少ないので制御部104は時刻7のパターン
と検出故障とをバッファ105に格納する。バッファ1
05内で故障の被覆関係を調べると、時刻7のパターン
の検出故障“33/1”が時刻6のパターンの検出故障
“33/1,35/0”に被覆されるので時刻7のパタ
ーンとその検出故障とをバッファ105から削除する。
【0048】次に、検査系列自動生成部101で時刻8
のパターン“1001”を生成し、故障シミュレータ1
02で4個の故障について故障シミュレーションを行な
い、故障を1個検出する。時刻8のパターンとこのパタ
ーンにより検出可能な1個の検出故障との組を検査系列
圧縮部103に入力すると、検出故障が1個でありn=
4個よりも少ないので制御部104は時刻8のパターン
と検出故障とをバッファ105に格納する。バッファ1
05内で故障の被覆関係を調べると、時刻2のパターン
の検出故障“31/1”が時刻8のパターンの検出故障
“31/1”に被覆されるので時刻2のパターンとその
検出故障とをバッファ105から削除する。
【0049】次に、検査系列自動生成部101で時刻9
のパターン“0101”を生成し、故障シミュレータ1
02で4個の故障について故障シミュレーションを行な
い、故障を1個検出する。時刻9のパターンとこのパタ
ーンにより検出可能な1個の検出故障との組を検査系列
圧縮部103に入力すると、検出故障が1個でありn=
4個よりも少ないので制御部104は時刻9のパターン
と検出故障とをバッファ105に格納する。バッファ1
05内で故障の被覆関係を調べるが、故障の被覆は存在
しない。バッファ105が一杯になったので検出故障の
個数が最も多い時刻6のパターンを出力部106に出力
し、時刻6のパターンの検出故障を検査系列自動生成部
101及び故障シミュレータ102が対象とする4個の
故障から削除すると共にバッファ105内の時刻8のパ
ターンの検出故障及び時刻9のパターンの検出故障から
削除する。
【0050】以上のように出力部106に出力されたパ
ターンとバッファ105に残されたパターンとを合わせ
ると、(表4)に示す圧縮された検査系列となり、(表
3)に示す検査系列よりも系列長の短い検査系列が得ら
れる。
【0051】
【表4】
【0052】また、検査系列自動生成部101が対象と
する故障を徐々に減少させることができるので、検査系
列自動生成部101でパターンを生成する回数を低減す
ることができる。また、故障シミュレータ102が対象
とする故障を徐々に減少させることができるので、故障
シミュレータ102での処理量を低減することができ
る。さらに、バッファ105内では最大3個の検出故障
を持つパターンの故障の被覆関係を調べるだけでよいた
め、故障の被覆関係を調べる時間を短縮することができ
る。
【0053】よって、本実施例1によれば、系列長の短
い検査系列を高速に生成することができる。
【0054】(実施例2)以下、本発明の実施例2につ
いて説明する。
【0055】実施例2に係る検査系列自動生成装置は、
検査系列圧縮部の制御部を除き、実施例1の検査系列自
動生成装置と同様の構成であり、実施例2における検査
系列圧縮部の制御部は、バッファ105が一杯になった
とき被覆されない検出故障の個数が最も多いパターンを
バッファ105から出力するものである。
【0056】実施例2の検査系列自動生成装置の動作に
ついて説明する。ここでは、実施例1と同様に、バッフ
ァ105の大きさを3、制御部により実行される判定処
理におけるnを4とし、図3に示す組合せ回路の中の単
一縮退故障を対象として検査系列を生成するものとす
る。
【0057】(表5)は、実施例2の検査系列自動生成
装置を図3に示す組合せ回路に適用した際に、組合せ回
路中の対象とする全ての故障が検出されるまで検査系列
自動生成部101により生成される検査系列のパターン
と各パターンにより検出可能な検出故障とを示す。
【0058】
【表5】
【0059】時刻1から時刻5までのパターンの処理は
実施例1と同様であるため説明を省略し、以下、時刻6
のパターンが生成されるところから説明する。
【0060】検査系列自動生成部101で時刻6のパタ
ーン“1110”を生成し、故障シミュレータ102で
6個の故障について故障シミュレーションを行ない、故
障を2個検出する。時刻6のパターンとこのパターンに
より検出可能な2個の検出故障との組を検査系列圧縮部
103に入力すると、検出故障が2個でありn=4個よ
りも少ないので制御部は時刻6のパターンと検出故障と
をバッファ105に格納する。バッファ105内で故障
の被覆関係を調べるが、故障の被覆は存在しない。バッ
ファ105が一杯になったので被覆されない検出故障の
個数が最も多い時刻6のパターンを出力部106に出力
し、時刻6のパターンの検出故障を検査系列自動生成部
101及び故障シミュレータ102が対象とする6個の
故障から削除すると共にバッファ105内の時刻2のパ
ターンの検出故障及び時刻4のパターンの検出故障から
削除する。
【0061】次に、検査系列自動生成部101で時刻7
のパターン“1001”を生成し、故障シミュレータ1
02で4個の故障について故障シミュレーションを行な
い、故障を3個検出する。時刻7のパターンとこのパタ
ーンにより検出可能な3個の検出故障との組を検査系列
圧縮部103に入力すると、検出故障が3個でありn=
4個よりも少ないので制御部は時刻7のパターンと検出
故障とをバッファ105に格納する。バッファ105内
で故障の被覆関係を調べると、時刻2のパターンの検出
故障“31/1,34/0”及び時刻4のパターンの検
出故障“34/0,36/1”が時刻7のパターンの検
出故障“31/1,34/0,36/1”に被覆される
ので時刻2及び時刻4のパターンとそれらの検出故障と
をバッファ105から削除する。
【0062】次に、検査系列自動生成部101で時刻8
のパターン“0101”を生成し、故障シミュレータ1
02で4個の故障について故障シミュレーションを行な
い、故障を3個検出する。時刻8のパターンとこのパタ
ーンにより検出可能な3個の検出故障との組を検査系列
圧縮部103に入力すると、検出故障が3個でありn=
4個よりも少ないので制御部は時刻8のパターンと検出
故障とをバッファ105に格納する。バッファ105内
で故障の被覆関係を調べるが、故障の被覆は存在しな
い。
【0063】以上のように出力部106に出力されたパ
ターンとバッファ105に残されたパターンとを合わせ
ると、(表6)に示す圧縮された検査系列となり、(表
4)に示す検査系列よりも短い系列長の検査系列が得ら
れる。
【0064】
【表6】
【0065】よって、本実施例2によれば、検査系列圧
縮部のバッファが一杯になったとき、被覆されない検出
故障が最も多いパターンから先に出力することによっ
て、検査系列の圧縮効率を向上させることができる。
【0066】なお、実施例1、2では出力部106に出
力されたパターンの検出故障を検査系列自動生成部10
1が対象とする故障から削除する場合について説明した
が、故障シミュレータ102で検出される故障を検査系
列自動生成部101が対象とする故障から削除する場合
についてもパターンを生成する回数を減少させることが
できる点を除いて同様の効果が得られる。
【0067】
【発明の効果】以上説明したように、請求項1の発明に
係る検査系列自動生成装置によると、検査系列の生成と
圧縮とを同時に行なうことによって、圧縮された検査系
列を構成する第2パターンを検査系列の生成中に確定で
きる。したがって、第2パターンにより検出可能な故障
を故障シミュレーションの対象から削除することによっ
て、シミュレーション処理の処理量を低減することがで
きるため、故障シミュレーション時間を短縮することが
可能である。
【0068】さらに、請求項2の発明に係る検査系列自
動生成装置によると、第2パターンにより検出可能な故
障を、検査系列を構成する第1パターンの生成における
対象から削除することによって、検査系列の生成処理の
処理量を低減することができるため、検査系列の生成処
理時間を短縮することが可能である。
【0069】また、請求項3の発明に係る検査系列自動
生成装置によると、バッファを用い、バッファに格納さ
れた複数個の第1パターン間の故障の被覆関係を調べる
ことによって、検査系列の圧縮処理を実現することがで
きる。
【0070】さらに、請求項4の発明に係る検査系列自
動生成装置によると、検出可能な故障の個数がn個より
も少ない第1パターンについてのみ故障の被覆関係を調
べるため、検査系列の圧縮処理の処理時間を短縮するこ
とができる。
【0071】請求項5の発明に係る検査系列自動生成装
置によると、バッファが一杯になった場合に、被覆され
ない故障の個数が最も多い第1パターンを第2パターン
として出力することによって、検査系列の圧縮効率を向
上させることができる。
【0072】以上のように、本発明によると、系列長の
短い検査系列を高速に生成できる検査系列自動生成装置
を提供することが可能である。
【図面の簡単な説明】
【図1】本発明の実施例1に係る検査系列自動生成装置
の構成を示すブロック図である。
【図2】検査系列圧縮部を備えた検査系列自動生成装置
の構成を示すブロック図である。
【図3】検査系列の生成の対象となる組合せ回路を示す
論理回路図である。
【符号の説明】
101 検査系列自動生成部(パターン生成手段) 102 故障シミュレータ(故障シミュレーション実行
手段) 103 検査系列圧縮部(検査系列圧縮手段) 104 制御部(検査系列圧縮処理実行手段) 105 バッファ 106 出力部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 組合せ回路中の対象とする故障の存否を
    調べるための検査系列を構成する、前記組合せ回路の外
    部入力として同時に設定される値の組である第1パター
    ンを生成するパターン生成手段と、 前記第1パターンを用いて前記組合せ回路中の対象とす
    る故障を検出できるか否かを調べる故障シミュレーショ
    ンを実行する故障シミュレーション実行手段と、 前記第1パターンと該第1パターンにより検出可能な故
    障との組を入力し、前記第1パターンを前記検査系列か
    ら削除するか又は前記第1パターンを圧縮された検査系
    列を構成する第2パターンとして出力する検査系列圧縮
    処理を実行し、前記第1パターンを前記第2パターンと
    して出力する場合に、当該第2パターンにより検出可能
    な故障を、前記故障シミュレーション実行手段により実
    行される故障シミュレーションにおいて対象とされる故
    障から削除する故障削除処理を実行する検査系列圧縮手
    段とを備えていることを特徴とする検査系列自動生成装
    置。
  2. 【請求項2】 前記検査系列圧縮手段は、前記第1パタ
    ーンを前記第2パターンとして出力する場合に、当該第
    2パターンにより検出可能な故障を、前記故障シミュレ
    ーション実行手段により実行される故障シミュレーショ
    ンにおいて対象とされる故障から削除すると共に、当該
    第2パターンにより検出可能な故障を、前記パターン生
    成手段により実行される第1パターンの生成において対
    象とされる故障から削除することによって前記故障削除
    処理を実行することを特徴とする請求項1に記載の検査
    系列自動生成装置。
  3. 【請求項3】 前記検査系列圧縮手段は、前記第1パタ
    ーンと該第1パターンにより検出可能な故障との組を格
    納できるバッファと、 所定条件が満たされる場合に前記第1パターンを前記第
    2パターンとして出力する一方、前記所定条件が満たさ
    れない場合に前記第1パターンと該第1パターンにより
    検出可能な故障との組を前記バッファに格納する第1の
    ステップと、前記バッファに前記第1パターンと該第1
    パターンにより検出可能な故障との組が2組以上格納さ
    れた場合に、前記バッファ内の一の第1パターンにより
    検出可能な故障が前記バッファ内の他の第1パターンに
    より検出可能な故障に含まれるという故障の被覆関係が
    存在するか否かを調べ、前記バッファ内に、検出可能な
    故障の全てが被覆される第1パターンが存在する際に当
    該第1パターンと該第1パターンにより検出可能な故障
    との組を前記バッファから削除する第2のステップと、
    前記バッファが一杯になった場合に、前記バッファ内の
    第1パターンの中から一の第1パターンを選択し、該一
    の第1パターンを前記第2パターンとして出力する第3
    のステップとを実行することによって前記検査系列圧縮
    処理を実行する検査系列圧縮処理実行手段とを有してい
    ることを特徴とする請求項1に記載の検査系列自動生成
    装置。
  4. 【請求項4】 前記検査系列圧縮処理実行手段は、前記
    第1パターンにより検出可能な故障の個数がn個以上の
    場合に(ただし、nは前記組合せ回路中の対象とする全
    ての故障の個数以下の自然数である)前記第1パターン
    を前記第2パターンとして出力する一方、前記第1パタ
    ーンにより検出可能な故障の個数がn個よりも少ない場
    合に前記第1パターンと該第1パターンにより検出可能
    な故障との組を前記バッファに格納することによって前
    記第1のステップを実行することを特徴とする請求項3
    に記載の検査系列自動生成装置。
  5. 【請求項5】 前記検査系列圧縮処理実行手段は、前記
    バッファが一杯になった場合に、前記バッファ内の第1
    パターンの中から、検出可能な故障のうちの被覆されな
    い故障の個数が最も多い第1パターンを選択し、該第1
    パターンを前記第2パターンとして出力することによっ
    て前記第3のステップを実行することを特徴とする請求
    項4に記載の検査系列自動生成装置。
JP5331820A 1993-12-27 1993-12-27 検査系列自動生成装置 Withdrawn JPH07191102A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5331820A JPH07191102A (ja) 1993-12-27 1993-12-27 検査系列自動生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5331820A JPH07191102A (ja) 1993-12-27 1993-12-27 検査系列自動生成装置

Publications (1)

Publication Number Publication Date
JPH07191102A true JPH07191102A (ja) 1995-07-28

Family

ID=18248013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5331820A Withdrawn JPH07191102A (ja) 1993-12-27 1993-12-27 検査系列自動生成装置

Country Status (1)

Country Link
JP (1) JPH07191102A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5996101A (en) * 1995-11-17 1999-11-30 Nec Corporation Test pattern generating method and test pattern generating system
US6651206B2 (en) 1997-04-25 2003-11-18 Matsushita Electric Industrial Co., Ltd. Method of design for testability, test sequence generation method and semiconductor integrated circuit
US6836867B2 (en) 2000-09-13 2004-12-28 Nec Electronics Corporation Method of generating a pattern for testing a logic circuit and apparatus for doing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5996101A (en) * 1995-11-17 1999-11-30 Nec Corporation Test pattern generating method and test pattern generating system
US6651206B2 (en) 1997-04-25 2003-11-18 Matsushita Electric Industrial Co., Ltd. Method of design for testability, test sequence generation method and semiconductor integrated circuit
US6836867B2 (en) 2000-09-13 2004-12-28 Nec Electronics Corporation Method of generating a pattern for testing a logic circuit and apparatus for doing the same

Similar Documents

Publication Publication Date Title
JPH09145800A (ja) テストパターン生成方式
JP2001099901A (ja) テストパタン圧縮方法とテストパタン圧縮装置及びシステム並びに記録媒体
US6334199B1 (en) Method of generating test patterns for a logic circuit, a system performing the method, and a computer readable medium instructing the system to perform the method
US10775432B2 (en) Programmable scan compression
US7395478B2 (en) Method of generating test patterns to efficiently screen inline resistance delay defects in complex asics
JPH07191102A (ja) 検査系列自動生成装置
JP2616165B2 (ja) 検査入力生成方法および検査容易化設計方法
JPH11174126A (ja) 論理回路の組込み自己検査パターン発生装置およびパタ ーン選定方法
Pomeranz On test compaction of broadside and skewed-load test cubes
Raghunathan et al. Dynamic test sequence compaction for sequential circuits
Seshadri et al. Accelerating diagnostic fault simulation using z-diagnosis and concurrent equivalence identification
Kajihara et al. On compact test sets for multiple stuck-at faults for large circuits
JP2658857B2 (ja) 等価故障抽出方法及び装置
CN112649723B (zh) 转换延迟故障测试压缩环境下测试精简方法和装置
JPS5848129A (ja) デ−タ処理装置
JP3547559B2 (ja) テストパターン圧縮方法
JPH01156680A (ja) 論理回路の故障診断方法
JPH1183945A (ja) 論理回路の故障診断方式
JP2943161B2 (ja) 故障シミュレーション方法
JPH0815388A (ja) 検査系列生成方法及び検査系列生成装置
JP2004069642A (ja) 半導体集積回路装置
JPH02196971A (ja) 試験系列生成方法
JPH05341011A (ja) テスト生成方法
JPH04161872A (ja) 論理集積回路の試験方法
JPH0247574A (ja) 半導体集積回路装置及びその動作テスト方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010306