JPH07183995A

JPH07183995A - 読取装置

Info

Publication number: JPH07183995A
Application number: JP5324827A
Authority: JP
Inventors: Hiroyuki Okushiba; 浩之奥芝; Yoshinori Morita; 啓徳森田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1993-12-22
Filing date: 1993-12-22
Publication date: 1995-07-21

Abstract

(57)【要約】【目的】解像度および感度が共に高く、かつ低コスト
である読取装置を提供する。【構成】読取装置ユニットの一対の半導体チップ４
ａ，４ｂは、主走査方向に光電変換素子列Ｐ１〜Ｐ６４
が主走査方向に互いに平行になるように配置されてい
る。また、一方の半導体チップ４ａを他方の半導体チッ
プ４ｂに対し、主走査方向に光電変換素子ピッチＳの１
／２だけずらせて配置する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ装置、イ
メージスキャナなどに使用され、高い画素密度の得られ
る読取装置に関する。

【０００２】

【従来の技術】図９は従来の読取装置の読取装置ユニッ
ト１の斜視図であり、図１０は図９の切断線Ｘ−Ｘに沿
った部分断面図であり、図１１は図９の切断線Ｙ−Ｙに
沿った部分断面図である。読取装置ユニット１は、原稿
９を照明するために複数のＬＥＤ（発光ダイオード）な
どの光源２と、原稿９からの反射光を結像して原稿像を
形成するために配置されたレンズ３と、その原稿像を受
光するために配置された６４個の光電変換素子Ｐ１〜Ｐ
６４（以下、総称するときは「光電変換素子Ｐ」とい
う）を有する半導体チップ４と、半導体チップ４が固定
される基板５などから構成されている。

【０００３】光源２から出射された光は、原稿９に対し
て斜め方向から照明するとともに、原稿９からの反射光
はレンズ３によって原稿上のブロックＡの画像を結像
し、半導体チップ４に設けられた複数の光電変換素子を
順次走査することによって、前述の画像情報に対応した
読取信号が時系列的に出力される。なお、レンズ３、半
導体チップ４などを保持する筺体７には、外乱光を防止
するための遮光板７ａが両面に設けられている。片面の
遮光板７ａは図示されず、省略されている。

【０００４】この読取装置ユニット１は、図１２で示さ
れるように、ワードプロセッサ１１のプリンタ機構部２
のインクリボンカセットの代わりに装着し、ワードプロ
セッサ１１本体と電気的に接続され、原稿の読取りを行
う。すなわち、このワードプロセッサ１１のプリンタ機
構部には、通常はプリンタとして用いられるけれども、
インクリボンカセットを読取装置ユニット１に交換する
ことによって、読取装置ユニット１がＭ方向に移動しな
がらワードプロセッサ１１に設定された原稿の読取りを
行うことができ、読取装置として用いることができる。
読取装置ユニット１が読取った画像情報は、ワードプロ
セッサ１１本体に送られる。

【０００５】このようにして、ワードプロセッサ１１に
読取装置ユニット１を装着することによって、図１３で
示されるように読取装置ユニット１は、ワードプロセッ
サ１１に設定された原稿上の画像情報を受光面１０にお
ける光電変換素子Ｐ１〜Ｐ６４によって順次主走査を繰
返しながら、ｙ軸と平行に移動することによって原稿９
のＡ１ブロックの画像情報を読取る。このＡ１ブロック
の幅Ｓは、光電変換素子Ｐ１〜Ｐ６４によって読取られ
る領域の長さであり、６４画素分に相当する。次に、原
稿９はｘ軸方向にピッチ幅Ｓ紙送りされ、読取装置ユニ
ット１は、前述の動作を繰返し、原稿１のＡ２ブロック
の情報を読取る。読取装置ユニット１は、このような動
作を順次繰返すことによって、原稿１の画像情報を各ブ
ロック毎に順次読取っていく。

【０００６】

【発明が解決しようとする課題】従来の読取装置におい
ては、原稿の情報がレンズ３によって光電変換素子Ｐ上
に縮小結像され、その縮小率が１／２．５である。図１
４で示されるように、半導体チップ４の光電変換素子Ｐ
のピッチＬ１が５０μｍ（原稿画素間のピッチは１２５
μｍ）であるので、半導体チップの解像度は８ドット／
ｍｍである。また、光電変換素子Ｐの配列方向では、光
電変換素子Ｐ同士を分離するための領域が必要であり、
特にトランジスタタイプの光電変換素子Ｐの場合、チャ
ンネルストッパーとなる接合領域を形成する一定面積が
必要となるため、光電変換素子Ｐの素子幅Ｌ３は３４μ
ｍとなる。さらに、光電変換素子間の間隔Ｌ２＝１６μ
ｍであり、原稿上の読取れない領域は４０μｍになる。

【０００７】しかしながら、最近では読取装置における
高解像度の要求が高まっている。その理由は、印刷装置
側の解像度は、一般に１６ドット／ｍｍであるので、読
取装置もその解像度に合わせておけば、ソフトウエアの
開発が容易に行え、かつ高解像度である印字装置と組合
せた読取装置を得ることができる。

【０００８】前述の内容を実現するには、光電変換素子
Ｐの配線ルールは従来の１／２とする必要があり、生産
技術上、困難であるという課題がある。さらに、光電変
換素子Ｐの面積は１／４となるため、センサーの出力電
圧は低くなり、Ｓ／Ｎ比が小さくなって感度が低下する
という課題がある。また、ドット密度が高まった分、読
取速度が低下してしまうという課題もある。

【０００９】本発明の目的は、解像度および感度が共に
高く、かつ低コストである読取装置を提供することであ
る。

【００１０】

【課題を解決するための手段】本発明は、原稿からの反
射光を結像して原稿像を形成するための光学系と、前記
原稿像を受光するために、一列に配置された多数の光電
変換素子を有する一対の半導体チップとを備えた読取装
置であって、前記一対の半導体チップは、前記光電変換
素子列が主走査方向に互いに平行になるように配置され
るとともに、一方の半導体チップを他方の半導体チップ
に対し、主走査方向に光電変換素子ピッチの１／２だけ
ずらせて配置されることを特徴とする読取装置である。

【００１１】また本発明は、一方の半導体チップと他方
の半導体チップとの副走査方向の間隔を、その副走査方
向の光電変換素子サイズの整数倍としたことを特徴とす
る。

【００１２】

【作用】本発明に従えば、凸レンズなどの光学系１個に
対して一対の半導体チップを主走査方向に光電変換素子
列が互いに平行になるように配置するとともに、主走査
方向に光電変換素子ピッチの１／２だけずらして配置す
ることによって、凸レンズで受光する原稿情報を両方の
半導体チップに結像させる。その結果、一方の半導体チ
ップにおいて、隣接する光電変換素子同士の間は、１個
の光電変換素子分に近い幅であり、その領域では読取り
ができない。しかし、この読取りができない領域を他方
の半導体チップで読取ることができる。このため、従来
の約２倍の解像度で読取ることができる。

【００１３】また本発明に従えば、両方の光電変換素子
Ｐの副走査方向における間隔は、光電変換素子サイズの
ｎ倍（ｎ：自然数）になっている。このようにすること
によって、一方の光電変換素子が特定の位置の原稿情報
を読取った後、副走査方向にｎ周期走査した時点で、そ
の特定の位置の原稿情報を他方の半導体チップが読取る
ことになる。そこで、同一原稿位置に対応する両方の半
導体チップの読取りデータをソフトウェア的に合成すれ
ば、高解像度の読取りを行うことができる。

【００１４】

【実施例】図１は従来の読取装置の読取装置ユニット３
１の斜視図であり、図２は図１の切断線Ｘ−Ｘに沿った
部分断面図であり、図３は図１の切断線Ｙ−Ｙに沿った
部分断面図である。読取装置ユニット３１は、原稿３９
を照明するための複数のＬＥＤ（発光ダイオード）など
の光源３２と、原稿３９からの反射光を結像して、原稿
像を形成するために配置されたレンズ３３と、その原稿
像を受光するために配置された多数の光電変換素子を有
する一対の半導体チップ４ａ，４ｂと、半導体チップ４
ａ，４ｂが固定される基板３５などから構成されてい
る。

【００１５】光源３２から出射された光は、原稿３９に
対して斜め方向から照明するとともに、原稿３９からの
反射光はレンズ３３によって原稿上のブロックＡの画像
を結像し、半導体チップ３５に設けられた複数の光電変
換素子を順次走査することによって、原稿３９の画像情
報に対応した読取信号が時系列的に出力される。なお、
レンズ３３、半導体チップ４などを保持する筺体３７に
は、外乱光を防止するための遮光板３７ａが両面に設け
られている。片面の遮光板３７ａは図示せず、省略して
いる。また、図２で示されるように半導体チップ４ａ，
４ｂはそれぞれレンズの光軸からずれている。しかし、
この程度のずれでは、実際上結像に歪みを起こしたり解
像度を低下させることはない。

【００１６】図４は、図１〜図３に示した半導体チップ
４ａ，４ｂの部分拡大図である。半導体チップ４は、６
４個の光電変換素子Ｐ１〜Ｐ６４から成る受光面１０と
走査終了信号を出力する端子Ｓ０を、走査ブロック信号
は入力される端子ＣＬＫ、電源が接続される端子ＶＤ
Ｄ、グランド端子ＧＮＤ、読取信号を出力する端子ＳＩ
Ｇ、アナログ回路用のグランド端子ＡＧＮＤおよび走査
開始信号が入力される端子ＳＩを有する。

【００１７】原稿３９を走査する場合、先ず半導体チッ
プ４の端子ＳＩに走査開始信号が入力され、６４個の光
電変換素子Ｐ１〜Ｐ６４を走査して、読取信号を端子Ｓ
ＩＧから順次出力した後、走査終了信号が端子Ｓ０から
出力され、原稿６０の一走査線分の読取信号が時系列的
に出力される。

【００１８】各光電変換素子Ｐのサイズは、主走査方向
が３４μｍであり、副走査方向が５０μｍであり、隣接
する素子間の間隔は１６μｍである。また、隣接する光
電変換素子Ｐのピッチは５０μｍである。各光電変換素
子Ｐは、フォトトランジスタで構成される。隣接する光
電変換素子間は光電流が隣に流れ込まないようにするた
めのチャンネルストッパ領域となる。このような構造の
フォトトランジスタを用いた場合、このチャンネルスト
ッパ領域は、画像情報を読取らないため、分解能を低下
させることになるが、この光電変換素子Ｐを縮小率１／
２．５の凸レンズと組合せて使用しているので、光電変
換素子５０μｍ×３４μｍのサイズは、原稿上では１２
５μｍ×８５μｍに相当する。また、凸レンズと半導体
チップを１：１で使用することによって８ドット／ｍｍ
の解像度が得られる。

【００１９】図５は、図４で示される半導体チップ４の
電気的構成を示す回路図である。その半導体チップ４
は、フォトトランジスタやフォトダイオードなどの複数
の光電変換素子Ｐ１〜Ｐ６４と、各光電変換素子Ｐ１〜
Ｐ６４からの出力を共通接続した共通信号線ＣＬと、各
光電変換素子Ｐ１〜Ｐ６４と共通信号線ＣＬとの間に介
在するトランジスタやアナログスイッチなどの複数のス
イッチング素子ＳＷ１〜ＳＷ６４と、各スイッチング素
子ＳＷ１〜ＳＷ６４を順次駆動するための走査回路であ
るシフトレジスタ４０などから構成されており、さら
に、共通信号線ＣＬには、積分器用のコンデンサ４２
と、読取信号を出力しないブランキング走査中の電位を
強制的に接地電位に設定するスイッチング素子４１と、
主なノイズ源となるクロック信号ＣＬＫに対して逆位相
の信号を容量結合させるためのインバータ４８およびコ
ンデンサ４７が直列接続されており、共通信号線ＣＬを
伝わる信号はオペアンプ４３および抵抗４５，４６から
成る非反転増幅器に入力されている。抵抗４５を調整す
ることによって、非反転増幅器の増幅度を調整すること
ができる。

【００２０】この動作について、図６のタイミングチャ
ートを参照しながら説明する。原稿３９からの反射光は
レンズ３３によって結像され、半導体チップ４の各光源
変換素子Ｐ１〜Ｐ６４に受光されると、受光量に応じた
光起電力が発生する。一方、シフトレジスタ４０に走査
開始信号ＳＩが入力されると、クロック信号ＣＬＫに同
期して、クロックの立上がりを検知してパルス信号Ｄ１
〜Ｄ６４を出力することによって、スイッチング素子Ｓ
Ｗ１〜ＳＷ６４が順次導通する。すると、各光電変換素
子Ｐ１〜Ｐ６４に発生した光起電力に応じた電気信号
が、時系列的に共通信号線ＣＬに出力され、オペアンプ
４３で所定レベルに増幅され、図６（５）に示すように
読取信号ＳＩＧとして出力される。なお、クロック信号
ＣＬＫがハイレベルとなるブランキング時間は、スイッ
チング素子４１が導通することによって接地電位である
０Ｖに設定される。

【００２１】図７は、図１〜図３で示される半導体チッ
プ４ａ，４ｂの平面図を示す。この図で示されるよう
に、半導体チップ４ａと半導体チップ４ｂとを主走査方
向にそれぞれの光電変換素子Ｐ１〜Ｐ６４が互いに平行
になるように背中合わせに配置するとともに、半導体チ
ップ４ａを半導体チップ４ｂに対し、主走査方向に光電
変換素子のピッチＳの１／２だけずらせて配置してい
る。また、半導体チップ４ａの光電変換素子Ｐと半導体
チップ４ｂの光電変換素子の間隔Ｌ５は、副走査方向の
光電変換素子サイズ＝５０μｍの５倍である２５０μｍ
であり、５画素分に相当する。

【００２２】図７で示されるように、配置した半導体チ
ップ４ａ，４ｂを備えた読取装置によって、図８（１）
で示される原稿５０を副走査方向Ｍ１０に読取る場合に
ついて説明する。原稿５０の各領域ａ（ａ１１，ａ１
２，ａ１３，…の総称）は、光電変換素子Ｐに対応する
画素に相当する。したがって、半導体チップ４ａが１回
目の走査のとき、原稿上の領域ａ１１，ａ１３，ａ１
５，…を読取り、その読取った画像データは図８（２）
で示されるメモリ５１に格納される。領域ａｎの画像デ
ータをａｎ′とする。同時に、半導体チップ４ｂは、半
導体チップ４ａが読込んでいる領域から主走査方向に約
１画素分ずれ、副走査方向に５画素分ずれた原稿上の領
域ａ６２，ａ６４，ａ６８，…を読取り、その読取った
画像データは、図８（３）で示されるメモリ５２に格納
される。以下同様にして、半導体チップ４ａは、図８
（２）で示されるように、各走査において読込んだ画像
データをメモリ５１に格納し、半導体チップ４ｂは、図
８（３）で示されるように各走査で読込んだデータをメ
モリ５２に格納する。

【００２３】この場合、メモリ５１およびメモリ５２の
画像データに基づいて合成すると、図８（４）で示され
るメモリ５３のデータが得られる。このメモリ５３で示
されるように、半導体チップ４ａの６回目の走査で読取
った画像データと、半導体チップ４ａの１回目の走査で
読取った画像データとを合成した画像データは、同一ラ
イン上の画像データであり、解像度１６ドット／ｍｍの
画像データに相当し、従来の２倍の解像度になる。

【００２４】以下同様にして、半導体チップ４ａの７回
目以降の走査で読取った画像データと半導体チップ４ｂ
の２回目以降で読取った画像データを順次合成すること
によって、１６ドット／ｍｍの画像データを順次得るこ
とができる。ここで、半導体チップ４ａと半導体チップ
４ｂとは駆動回路は独立しており、同時にそれぞれの光
電変換素子Ｐによって主走査方向に読取りを行うことか
できる。このため、解像度が向上するとともに、読取速
度も低下しない。

【００２５】図７で示されるように、半導体チップ４ａ
と半導体チップ４ｂとをずらせたことによって、半導体
チップ４ｂが読取る領域は、半導体チップ４ａが読取れ
ない画像領域に等しいことが理想的である。しかし、実
際には半導体チップ４ａが読取れない画像領域は、原稿
上で４０μｍの幅であり、これを半導体チップ４ｂが８
５μｍの幅で読取る。したがって、両方の半導体チップ
において、一部重なって読取る原稿領域が存在し、主走
査方向の解像度は正確にもとの２倍というわけではな
い。しかしながら、実用上、この方法で充分解像度を高
めることができる。

【００２６】また、図７に示されるように、半導体チッ
プ４ａの光電変換素子Ｐと半導体チップ４ｂの光電変換
素子の間隔Ｌ５は、副走査方向の光電変換素子Ｐのサイ
ズ＝５０μｍの５倍としたが、間隔Ｌ５の値は、光電変
換素子サイズの５〜７倍が望ましい。その理由は、４倍
以下では半導体チップ同士が接近しすぎて物理的に配置
することが不可能であり、８倍以上では、光路がレンズ
の周辺を通るため、解像度が低下する。

【００２７】さらに、この実施例においては、縮小率を
１／２．５としたが、同一レンズ、同一光電変換素子を
用いて縮小率を１／１．２５とすれば、一列の光電変換
素子のみでも１６ドット／ｍｍの読取りが可能である。
しかしながらこの場合、１素子当たりに入射する光量が
減少するために光電変換素子の感度が低下する。この感
度低下を補償するためには、照明光源の光量を強くする
必要があるが、そうすると消費電流が増加し、読取り装
置の低消費電力化に逆行する。また、逆に縮小率を大き
くし過ぎれば高解像度は得られない。そのため、光源の
消費電流を増加させることなく十分な感度を得るために
は、縮小率は１／２〜１／３の範囲が好ましい。

【００２８】さらに、本実施例では半導体チップ４ａ，
４ｂおよびレンズが１個設けられた読取装置について説
明を行ったけれども、複数のレンズおよび半導体チップ
が配列されたライン型の読取装置を用いてもよいのは勿
論である。あるいは、その他の光学系としてセルフォッ
クスレンズアレイ（ＳＬＡ）、ルーフミラーレンズアレ
イなどを用いてもよい。

【００２９】

【発明の効果】以上のように本発明によれば、並列に配
置した一対の半導体チップを同時に駆動して用いること
によって、読取速度の低下がない、高解像度の読取装置
が得られる。また、半導体チップを設計変更することな
く、従来の半導体チップをそのまま使用することができ
るので、低コストの読取装置が得られる。

【図面の簡単な説明】

【図１】本発明の読取装置の読取ユニット３１の斜視図
である。

【図２】図１で示される読取装置ユニット３１のＸ−Ｘ
断線に沿った部分断面図である。

【図３】図１で示される読取装置ユニットのＹ−Ｙ断線
に沿った部分断面図である。

【図４】半導体チップ４の拡大平面図である。

【図５】半導体チップ４の電気的構成を示す回路図であ
る。

【図６】図５で示される回路図の各信号のタイムチャー
トである。

【図７】読取装置ユニット３１の半導体チップ４ａ，４
ｂの配置図である。

【図８】図１で示される読取装置ユニット３１を用いて
原稿を読取る場合を説明するための図である。

【図９】従来の読取装置ユニット１の斜視図である。

【図１０】図９で示される読取装置ユニット１のＸ−Ｘ
断線に沿った部分断面図である。

【図１１】図９で示される読取装置ユニットのＹ−Ｙ断
線に沿った部分断面図である。

【図１２】従来の読取装置ユニット１を装着した読取装
置の斜視図である。

【図１３】図１２で示される読取装置を用いて原稿を読
取る場合を説明するための図である。

【図１４】従来の半導体チップ４の部分拡大図である。

【符号の説明】

４ａ，４ｂ半導体チップ３１読取装置ユニット３２光源３３レンズ３５基板３７筺体

Claims

【特許請求の範囲】

【請求項１】原稿からの反射光を結像して原稿像を形
成するための光学系と、前記原稿像を受光するために、一列に配置された多数の
光電変換素子を有する一対の半導体チップとを備えた読
取装置であって、前記一対の半導体チップは、前記光電変換素子列が主走
査方向に互いに平行になるように配置されるとともに、
一方の半導体チップを他方の半導体チップに対し、主走
査方向に光電変換素子ピッチの１／２だけずらせて配置
されることを特徴とする読取装置。
【請求項２】一方の半導体チップと他方の半導体チッ
プとの副走査方向の間隔を、その副走査方向の光電変換
素子サイズの整数倍としたことを特徴とする請求項１記
載の読取装置。