JPH07168681A - Ｐｄｌデータ処理装置及びその制御方法、及びパターン展開装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＰＤＬデータに基づくビットマップイメージ
の展開処理を高速に行うことを可能にする。 【構成】 １ページ分のビットマップイメージ展開空間
を複数の空間に分割し、それぞれを独立したブロックメ
モリ１７ａ〜１７ｄで管理する。各ブロックメモリ１７
ａ〜１７ｄには、そのメモリ専用の描画手段１６ａ〜１
６ｄが設けられている。ホストコンピュータからＰＤＬ
データが与えられると、そのＰＤＬデータに基づいて、
各ブロックメモリ１７ａ〜１７ｄの空間に基づく分割Ｐ
ＤＬデータ１３ａ〜１３ｄを生成する。分割ＰＤＬデー
タ１３ａ〜１３ｄはＰＤＬインタプリンタ１４でもって
装置自身の環境及び各描画手段に対応した中間コード１
５ａ〜１５ｄに変換される。こうして得られた中間コー
ド１５ａ〜１５ｄに基づいて各描画手段１６ａ〜１６ｄ
に描画を行わせる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＰＤＬデータ処理装置及
び方法、詳しくはページ記述言語で書かれた印刷データ
を処理する装置及び方法に関するものである。

【０００２】

【従来の技術】近年、ページ記述言語で書かれた印刷デ
ータ（印刷処理の手順を記述した一種のプログラム）を
受信し、記録紙上に画像を記録する装置、いわゆるペー
ジプリンタが急速に普及してきている。

【０００３】この種の装置の動作処理を図１９，図２０
に基づき説明する。

【０００４】図１９は、コンピュータ上のアプリケーシ
ョンからプリンタ７１にページ記述言語プログラム（印
刷データ）７２を出力した場合のデータの流れを示す図
である。

【０００５】ページ記述言語プログラム７２は、コンピ
ュータ上のプリンタドライバ７３よりプリンタ７１に出
力される。プリンタ７１では、プリンタドライバ７３よ
りページ記述言語プログラム７２を受けとり、ページ記
述言語インタプリタ７４により、プリンタ７１の印刷機
構７５に依存するデバイス解像度に応じた中間コード７
６に変換される。

【０００６】一例として、ホストコンピュータから送ら
れてきたＰＤＬプログラムの一部を符号７９、ＰＤＬイ
ンタプリタ７４で変換された中間コードの例を符号７１
１で示す。この例では、ＰＤＬプログラムは、ユーザ座
標の（Ｘ１，Ｙ１）＝（７２，７２）から、（Ｘ２，Ｙ
２），＝（１４４，１４４）へ直線をひく場合の例であ
る。ここで、ユーザ座標系は例えば７２ｄｐｉであり、
この様子を符号７１０に示す。また、このＰＤＬインタ
プリタ７４によって変換された中間コードは、印刷機構
７５の解像度が例えば４００ｄｐｉであり、この解像度
比に基づく座標に変換されることになる。プリンタ内部
では、符号７１２に示す如く、プリンタ自身の座標系に
よる描画が行われることになる。

【０００７】上記の図１９の処理は、１ページ分のビッ
トマップメモリを備えるプリンタの例であったが、１ペ
ージ分のビットマップメモリを備えず、その数分の１の
容量を有するプリンタの動作を図２０に基づき説明す
る。尚、このプリンタは、バンドという単位で画像を記
録するものである。

【０００８】図２０は、バンドメモリ８８を持つプリン
タ８１内でのデータの流れを示している。

【０００９】ＰＤＬプログラム８２は、コンピュータ上
のプリンタドライバ８３よりプリンタ８１に出力され
る。プリンタ８１では、プリンタドライバ８３よりペー
ジ記述言語プログラム８２を受けとり、ページ記述言語
インタプリタ８４により、プリンタ８１の印刷機構８５
に依存するデバイス解像度に応じた中間コード８６に変
換されける。バンド描画手段８７は中間コード８６をも
とにバンドメモリ８８（この場合は、１ページの１／４
の容量のメモリとなる）へ描画を行なう。８９がバンド
描画の一例である。

【００１０】今、図示の如く、１ページのイメージ空間
において、点ａから点ｂに線分を引く指示を与えると、
ＰＤＬインタプリタ８４は装置内部の座標系に依存した
中間コードを発生する。そして、最初のバンドの境界点
ｃを算出し、点ｃと点ｂを結ぶ線分を描画し、印刷を行
わせる。このバンドの印刷出力処理が終わると、次のバ
ンドのイメージを生成するため、同様の手順を点ｄと点
ｃを結ぶ線分を描画し、その印刷を行わせる。そして、
その次の段階で、点ａと点ｄを結ぶ線分を描画し、それ
を印刷出力させ、最後のバンドにも描画指示があえれ
ば、その描画を行なう。こうして、バンド単位に印刷出
力処理を次々と行ない、１ページ全体の印刷処理を行う
ことになる。

【００１１】

【発明が解決しようとする課題】さて、図１９，図２０
に示した従来の方法及び装置では、フルカラー化、ラス
タ出力デバイスのデバイスの高解像度化にともない、メ
モリの容量が巨大になることにより、描画手段７７（或
はバンド描画手段８７）によるページメモリ７８（或は
バンドメモリ８８）への描画時間が非常に大きくなり、
印刷時間が非常に長くなってしまうという欠点がある。
図２０のバンド処理は、図１９のメモリ容量を削減した
ものであるが、最終的にバンド描画手段８７が描画する
メモリの大きさは１ページ分であることに変りはなく、
高解像度化による印刷時間の高速化を実現しているわけ
ではない。

【００１２】また、これまでのビットイメージを発生す
るための、パターン描画回路においては、その描画する
パターンを保持するレジスタの容量に限界があり、その
都度パターン内の描画の開始位置を求めなければなら
ず、効率良くパターン描画を行われないという問題があ
った。

【００１３】

【課題を解決するための手段】本願第１の発明はかかる
問題点に鑑みなされたものであり、ＰＤＬデータに基づ
くビットマップイメージの展開処理を高速に行うことを
可能ならしめるＰＤＬデータ処理装置及び方法を提供し
ようとするものである。

【００１４】この課題を解決するため、本発明のＰＤＬ
データ処理装置は以下の構成を備える。すなわち、ＰＤ
Ｌデータを入力し、対応するイメージを描画するＰＤＬ
データ処理装置において、互いに独立してアクセス可能
な複数のメモリと、ここで、個々のメモリの空間は、イ
メージ描画対象の全描画空間を分割したときの各部分空
間を表わす、与えられたＰＤＬデータに基づいて前記複
数のメモリに対応する分割描画データを生成する生成手
段と、生成された分割描画データに基づいて個々のメモ
リに対して独立してイメージを描画する複数の描画手段
とを備える。

【００１５】また、本発明のＰＤＬデータ処理装置の制
御方法は以下に示す工程を備える。すなわち、ＰＤＬデ
ータを入力し、対応するイメージを描画するＰＤＬデー
タ処理装置の制御方法であって、前記ＰＤＬデータ処理
装置は、互いに独立してアクセス可能な複数のメモリ
と、ここで、個々のメモリの空間は、イメージ描画対象
の全描画空間を分割したときの各部分空間を表わす、個
々のメモリに対して独立してイメージを描画する複数の
描画手段とを備え、前記制御方法は、入力したＰＤＬデ
ータに基づいて、前記複数のメモリに対応する分割描画
データを生成する生成工程と、生成された分割描画デー
タに基づく描画情報を対応する前記描画手段に供給する
工程とを備える。

【００１６】また、第２の発明は、特に、ビットイメー
ジ展開における複数のパターン描画を効率良く行ない、
高速にパターンイメージデータをメモリに展開すること
を可能にするパターン展開装置を提供しようとするもの
である。

【００１７】この課題を解決するため、本発明のパター
ン展開装置は以下に示す構成を備える。すなわち、グラ
フィックパターンを所定のメモリに展開するパターン展
開装置において、グラフィックパターンを記憶するため
のデータメモリと、描画するパターンが変換する毎にカ
ウントするパターンカウンタと、描画するパターンの変
化の内容とパターンが変化する度にカウントしたパター
ンカウンタで構成されるパターンテーブルを記憶したメ
モリと、該メモリに記憶されたパターンテーブルに基づ
いて、パターンカウントの所定数後までの範囲のパター
ン条件に従って前記データメモリの内容を変更する変更
手段と、該変更手段の制御のもとで前記データメモリに
格納されているパターンデータに従ってパターン展開を
行う手段とを備える。

【００１８】

【作用】かかる本発明の構成或は工程において、例え
ば、第１の発明におけるＰＤＬデータ処理装置は、与え
られたＰＤＬデータに基づいて、個々のメモリ空間に対
応する分割描画データを生成する。そして、生成された
各分割描画データに基づいて各描画手段は対応するメモ
リに、部分的な描画を並列に行う。

【００１９】

【実施例】以下、添付図面に従って本発明に係る実施例
を詳細に説明する。

【００２０】＜装置構成の概要＞図１は、実施例に基づ
く印刷装置の構成概念図である。

【００２１】図示において、１１はコンピュータ上のア
プリケーションあるいはプリンタドライバより出力され
るＰＤＬプログラム（ページ記述言語プログラム＝印刷
データ）、１２は１つのページ記述言語プログラムを、
複数の完全なページ記述言語プログラムに分割するペー
ジ記述言語プログラム分割手段（詳細は後述する）、１
３ａ〜１３ｄはページ記述言語プログラム分割手段１２
によって分割されたページ記述言語プログラム（分割Ｐ
ＤＬプログラム）、１４ａ〜１４ｄは分割ＰＤＬプログ
ラム１３ａ〜１３ｄを、出力デバイスの解像度に依存す
るコードに変換するページ記述言語インタプリタ、１５
ａ〜１５ｄはページ記述言語インタプリタ１４によって
変換された出力デバイスの解像度に依存した中間コー
ド、１６ａ〜１６ｄは中間コード１５ａ〜１５ｄに基づ
き、各ブロックメモリにビットマップの描画を行なう描
画手段（実際は描画回路で構成される）、１７ａ〜１７
ｄは１ページのメモリを複数のブロックに割り当てたブ
ロックメモリ、１８は描画手段１６ａ〜１６ｄによって
ブロックメモリ１７ａ〜１７ｄに描画されたビットマッ
プ情報を印刷する印刷機構である。

【００２２】＜処理概要の説明＞以下、図１〜図１７に
基づき、実施例のページ記述言語プログラム分割手段１
２、およびページ記述言語プログラムの並列処理内容を
説明する。

【００２３】図２はホストコンピュータから受信したＰ
ＤＬプログラムとそれに基づく出力画像の関係を示して
いる。

【００２４】図示において、簡単に説明すると、ＰＤＬ
プログラムにおける、ｎｅｗはこの１ページの始まりを
表す命令である。また、例えば、ｌｉｎｅ（ｘ１，ｙ
１，ｘ１，ｙ３）は、座標（ｘ１，ｙ１）から座標（ｘ
１，ｙ３）へ直線を引く命令である。また、ｐｒｉｎｔ
ｐａｇｅは、このページを印刷する命令（すなわち、１
ページ分の印刷データの終りを告げる命令）である。２
２はＰＤＬプログラム２１の描画の様子を表した図であ
る。

【００２５】説明が前後するが、実施例の印刷装置は１
ページ分のビットマップイメージメモリを備えるとして
説明する。

【００２６】さて、実施例における、ブロックメモリ１
７ａ〜１７ｄは、それぞれ独立していて、互いに別々に
且つ同時にアクセス可能になっている。そして、各ブロ
ックメモリを図２における領域Ａ〜Ｄに割り当てる。

【００２７】この結果、図１におけるＰＤＬプログラム
分割手段１２は、それぞれのブロックメモリに対応する
４つの分割ＰＤＬプログラムを生成する。ただし、受信
したＰＤＬプログラムが例えば図２における領域Ａ，Ｂ
にまたがる描画命令である場合には、領域Ａ，Ｂ領域に
対する分割ＰＤＬプログラムのみを生成し、領域Ｃ，Ｄ
に対する分割ＰＤＬプログラムは発生しない。

【００２８】さて、図２のＰＤＬプログラム２１の場合
には、全ての領域に対して描画する命令を含んでいるこ
とになるから、それぞれの領域に対する分割ＰＤＬプロ
グラムが発生する。ＰＤＬインタプリタ１４は受信した
分割ＰＤＬプログラムを基に、装置内部に依存し、且
つ、それぞれのブロックメモリに対応する中間コードを
発生し、それらを描画手段１６ａ〜１６ｄに供給し、描
画を行わせる。この結果、各描画手段１６ａ〜１６ｄ
は、各々のブロックメモリ（各々が独立したメモリであ
り、互いに干渉しないことは既に説明した）に対して平
行して描画を行なうことになる。図３〜図６は各描画手
段１６ａ〜１６ｄの処理内容を示している。

【００２９】以上の結果、１つの描画手段で処理すべき
情報量は、これまでの１／４になり、高速に処理できる
ことになる。尚、本実施例の要旨は、複数の処理手段に
処理を分担させることを主眼の１つとしているが、それ
が全てではない。つまり、各々の処理手段（描画手段）
が自身に割り当てられたブロックメモリに対して行な
い、各々のブロックメモリを結合した結果、１ページ分
のビットイメージメモリを構成することがあって初めて
意味をなすものであるからである。

【００３０】従って、１ページ分のブロックメモリの空
間を図２の如く、上下左右に４分割するのではなく、図
７に示すごとく縦方向に４分割して管理しても構わな
い。図８〜図１１は、ブロックメモリ１７ａ〜１７ｄの
各メモリ空間を図７の如くした場合の描画処理内容を示
している。これによっても、図２と同様の作用効果を得
ることが可能になる。

【００３１】また、単なる水平線や垂直線の描画の場合
には問題がないが、斜め線等が各ブロックメモリにまた
がってしまうと、各ブロックでの境界位置での座標位置
算出に誤差が発生することが予想される。このとき、各
ブロックメモリに基づいて１ページ全体の印刷を行う
と、境界位置において数ドットずれることにもなりかね
ない。

【００３２】そこで、この誤差を極力小さくすべく、各
ブロックメモリのメモリ空間を上記の如く１／４にする
のではなく、仮想的に多少大きめの空間であるかのよう
に管理することが望ましい。図１２〜図１４を使用して
この例を説明する。ただし、説明を簡単にするため、ブ
ロックメモリの個数は２つ（従って、描画手段も２つ）
とした。

【００３３】図１２は斜めの直線を分割する例である。

【００３４】図示において、４１は任意のホストコンピ
ュータから受信したページ記述言語プログラムであり、
４２は１ページ分のメモリに対する描画内容を示してい
る。ここで、分割を図示の如くＡ，Ｂのような分割を行
なう。

【００３５】図１３、図１４の符号４３，４５がＰＤＬ
プログラム４１の分割ＰＤＬプログラムである。ここ
で、斜めの直線を４２のＡ，Ｂのように分割した場合、
Ａ，Ｂの境界点（ｘ３，ｙ３）の座標は浮動小数点にな
る可能性がある。このため、Ａ，Ｂの境界点で完全にＰ
ＤＬプログラム４１を分割するのではなく、境界点をは
さみ、重なりをもって分割したプログラムコードを生成
している。すなわち、図示の如く、分割ＰＤＬプログラ
ム４３は、本来ｌｉｎｅ（ｘ１，ｙ５，ｘ３，ｙ３）と
なるべきであったのに対し、ｌｉｎｅ（ｘ１，ｙ５，ｘ
４，ｙ２）としている。分割ＰＤＬプログラム４５も同
様に、本来ｌｉｎｅ（ｘ３，ｙ３，ｘ５，ｙ１）となる
べきところをｌｉｎｅ（ｘ２，ｙ４，ｘ５，ｙ１）とし
ている。この様子が符号４４，４６に示されている。

【００３６】ここで、符号４４のｘ座標中のｘ３〜ｘ４
の領域は、分割ＰＤＬプログラム４３で本来描画すべき
ところではない部分が含まれる。このため、ｃｌｉｐｘ
（０，ｘ３）という命令が入っている。この命令はｘ座
標において０からｘ３までを描画するという命令であ
る。符号４５でも同様に、ｃｌｉｐｘ（ｘ３，ｘ５）を
用い、ｘ座標においてｘ３よりｘ５までを描画する。

【００３７】また、図１２の場合においても、分割ＰＤ
Ｌプログラム４３，４５に割り当てる描画のためのブロ
ックメモリは、完全に１／２にすることが可能でかつ、
完全な並列性は保たれる。

【００３８】図１５〜図１７は、円弧を分割する場合の
一例を示してる。

【００３９】図示に於いて、５１は円弧描画を行わせる
ＰＤＬプログラム（ホストコンピュータからのデータ）
であり、ａｒｃ（ｘ１，ｙ１，γ，０，θ）は、中心座
標（ｘ１，ｙ１）、半径γ、０度からθ度までの円弧を
描画命令である。符号５２はＰＤＬプログラム５１によ
る最終的な出力画像を示している。分割を領域Ａ，Ｂで
行った場合の、分割ＰＤＬプログラム及びそれでもって
ブロックメモリに描画された状態を示しているのが、図
１６、図１７である（５３，５５が分割ＰＤＬプログラ
ムを、５４、５６が各ブロックメモリの描画内容を示し
てる）。

【００４０】ここでも、図示の如く、先の図１２〜図１
４と同様に、境界点（ｘ３，ｙ３）で描画字にずれが生
じる可能性があるため、境界点（ｘ３，ｙ３）をはさ
み、重なりをもったプログラムコードを生成している。
すなわち、描画内容５４においては、本来ａｒｃ（ｘ
１，ｙ１，γ，０，θ１）となるべきコードは、ａｒｃ
（ｘ１，ｙ１，γ０，θ３）と補正されており、５５も
同様に、本来ａｒｃ（ｘ１，ｙ１，γ，０，θ１）とな
るべきところはａｒｃ（ｘ１，ｙ１，γ，０，θ２）と
補正されている。ただし、この場合にも、ｃｌｉｐｘ
（０，ｘ３）或はｃｌｉｐｘ（ｘ３，ｘ５）の命令コマ
ンドを発生する。理由は、図１２〜図１４と同じであ
る。

【００４１】図１８は、図１の場合の１／２のブロック
メモリしかもたない場合のページ記述言語プログラム並
列処理方法の一実施例である。この場合の描画手段１６
ａ、１６ｂの中間コード１５の処理は、図２の分割を基
に以下に説明する。

【００４２】まず、ＰＤＬプログラム分割手段は、受信
したＰＤＬプログラムを基に最大４つ（描画する対象が
１つのブロックメモリに対してのみ行う場合には、１つ
しか発生しないという意味）の分割ＰＤＬプログラムを
ＰＤＬインタプリタに供給し、各々の中間コード６３ａ
〜６３ｄを発生する。そして、描画手段１６ａ，１６ｂ
は２つの中間コードを受け取り、それぞれを順に実行処
理していく。こうして、最終的に１ページ分の描画処理
は完了した時点で、ブロックメモリ１７ａ，１７ｂに展
開されたビットマップイメージを所定の手順で、印刷機
構１８に出力することで、印刷を行う。

【００４３】尚、上記例では、各ブロックメモリの合計
容量が１ページ分備える例を説明したが、これに限るも
のではない。すなわち、バンド単位に処理を行う場合に
は、１つのバンド空間を４つ、或は２つのブロックメモ
リで管理するようにしてもまったく同様の作用効果が得
られるからである。

【００４４】また、分割数は、４つや２つに限定される
ものではなく、それ以外の数にしても良いのは、勿論で
ある。ただし、あまり多く分けると、その描画手段の数
を増やすことにもなり、装置構成としては複雑にならざ
るを得ない。

【００４５】また、一般に、記録紙に文書を印刷させよ
うとすると、記録紙の上下左右には余白部分を設けて印
刷する。換言すれば、記録紙の中央付近に文字が印刷す
る可能性は高い。従って、かかる点を考慮し、例えば図
７の領域Ｂ，Ｃの部分を領域Ａ，Ｄに比較して小さく
し、全体のバランスを取る様にしても良い。また、特
に、ページ記述言語で書かれた印刷データ中に、記録紙
の上下左右の余白部分をどれだけ確保するか等の指示が
あった場合には、それに基づいて各ブロックメモリの空
間の範囲を調節し、それに応じた分割ＰＤＬプログラム
や中間コードを発生してもよい。

【００４６】＜具体的な装置構成及び処理内容の説明＞
次に、上記思想の下、具体的な装置構成について説明す
る。

【００４７】ただし、説明を簡単にするため、図１に従
うものとし、且つ、ＰＤＬプログラム分割手段１２から
ＰＤＬインタプリタ１４までを単独の回路（具体的には
ＣＰＵ）で処理し、描画手段１６ａ〜１６ｄ以降を並列
に処理する構成について説明する。勿論、図１に示した
ように、ＰＤＬインタプリタ１４自身も並列に処理する
ようにしても良いのは勿論である。

【００４８】図２１は、本実施例に適用されるレーザビ
ームプリンタ（以下、ＬＢＰと略す）の内部構造を示す
断面図で、このＬＢＰは不図示のデータ発生源（ホスト
コンピュータ等の上位装置）から文字パターンの登録や
定着書式（フォームデータ）などの登録が行える。

【００４９】同図において、７４０はＬＢＰ本体であ
り、外部に接続されているホストコンピュータから供給
される文字情報（文字コード）やフォーム情報あるいは
マクロ命令などを入力して記憶するとともに、それらの
情報に従って対応する文字パターンやフォームパターン
などを作成し、記録媒体である記録紙上に像を形成す
る。

【００５０】７００は操作のためのスイッチおよびＬＣ
Ｄ表示器などが配されている操作パネル、７０１はＬＢ
Ｐ７４０全体に制御およびホストコンピュータから供給
される文字情報などを解析するプリンター制御ユニット
である。この制御ユニット７０１は、主に文字情報を対
応する文字パターンをビデオ信号に変換してレーザドラ
イバ７０２に出力する。レーザドライバ７０２は半導体
レーザ７０３を駆動するための回路であり、入力された
ビデオ信号に応じて半導体レーザ７０３から発射される
レーザ光７０４をオンオフ切り替えする。レーザ光７０
４は回転多面鏡７０５で左右方向に振られ静電ドラム７
０６上を走査する。これにより、静電ドラム７０６上に
は文字パターン等の静電潜像が形成される。この潜像
は、静電ドラム７０６周囲の現像ユニット７０７により
現像された後、記録紙に転送される。この記録紙にはカ
ットシートを用い、カットシート記録紙はＬＢＰ７００
に装着した用紙カセット７０８に収納され、給紙ローラ
７０９および配送ローラ７７と７１１とにより装置内に
取り込まれて、静電ドラム７０６に供給される。そし
て、現像器７０７によって静電ドラム７０６上に付着さ
れたトナー像は、搬送されてきた記録紙に転写される。
その後、記録紙は定着器７１２方向に搬送され、トナー
が定着され、最終的に排出ローラ７１３によって外部に
排出される。

【００５１】図２２は、上記プリンタ制御ユニット７０
１の主要部分のブロック構成図である。

【００５２】図示において、１００はプリンタ制御ユニ
ット７０１及び装置全体の制御を司るＣＰＵ、１０１は
ＣＰＵ１００の動作処理手順（後述する図２４のフロー
チャートに係るプログラム）及びアウトラインフォント
データ等を記憶しているＲＯＭ、１０２はＣＰＵ１００
のワークエリア及び受信バッファエリア等に使用される
ＲＡＭである。１０５はホストコンピュータからＰＤＬ
プログラム（印刷データ）を受信するためのインターフ
ェース（Ｉ／Ｆ）、１０３ａ〜１０３ｄは図１に示した
ブロックメモリ１７ａ〜１７ｄに対応する画像メモリで
ある。画像メモリ１０３ａ〜１０３ｄは、各々独立して
いて、それぞれ同時に読み書きが行えるようになってい
る。

【００５３】１０４ａ〜１０４ｄは描画回路であって、
ＣＰＵ１００の制御の下で指示された描画コマンド（中
間コード）に基づいてそれぞれ画像メモリ１０３ａ〜１
０３ｄに対してビットマップイメージを展開描画する。
尚、これら描画回路は、アウトラインフォントデータに
対しても、対応する文字パターンを発生するが、その回
路（ＬＳＩ）は既に公知であって、ここでの説明や省略
する。ただし、画像メモリ１０３ａ〜１０３ｄのいずれ
かの境界に文字パターンを展開する場合、ＲＯＭ１０１
から取り出したアウトラインデータに対して所定の加工
を施すことになる。ただし、かかるケースは全体的に見
れば無視できる程度にまれであるので、処理速度に格別
な影響を与えない。

【００５４】さて、１０５は上位装置であるホストコン
ピュータからＰＤＬプログラム（印刷データ）を受信す
るためのインターフェース（Ｉ／Ｆ）、１０６は出力制
御部であり、１０７は先に説明した実際に印刷を行う印
刷機構である。

【００５５】続いて、上記構成におけるＣＰＵ１００の
動作処理内容を図２４のフローチャートに従って説明す
る。尚、ホストコンピュータから印刷データがＩ／Ｆ１
０５に供給されると、Ｉ／Ｆ１０５はＣＰＵ１００に不
図示の割り込み信号を発生する。ＣＰＵ１００は、この
割り込み信号を受けると、その割り込み処理の中で、Ｉ
／Ｆ１０５にラッチされたデータを取り込み、それをＲ
ＡＭ１０２中に確保された受信バッファに格納する処理
を行っているものとする。

【００５６】さて、図２４において、ステップＳ１では
受信バッファに印刷データがあるかどうかを判断し、も
しあればそれを獲得する。そして、ステップＳ２に進ん
で、それがページの終りを告げるコード（上記説明にお
けるｐｒｉｎｔｐａｇｅに相当する）であるかどうかを
判断する。

【００５７】ページの終りを告げるコードでないと判断
した場合には、そのデータを解析及び解釈し、ステップ
Ｓ４で各描画回路１０４ａ〜１０４ｄに与える中間コー
ドを生成する。そして、ステップＳ５に進んで、生成さ
れた中間コードに基づく描画コマンドを各描画回路１０
４ａ〜１０４ｄに与え、各画像メモリ１０３ａ〜１０３
ｄにビットイメージの展開を行わせる。この後、ステッ
プＳ１に戻って、上記処理を繰り返す。

【００５８】かかる処理を行っている最中、受信バッフ
ァから取り出したデータがページ終了を示すコマンドで
あると判断した場合には、ステップＳ６に進んで、出力
制御部１０６にビットマップイメージの印刷機構１０７
への転送を開始させることになる。あとは、図２１を用
いて説明した手順に従って印刷処理が行われる。

【００５９】尚、厳密に言えば、図２２に示すプリンタ
制御ユニットの構成は、図２５に示すようになろう。図
１と比較すると、各中間コードを発生するまでは、１つ
のＣＰＵで処理するので、図１と比較すると処理速度が
若干遅くなるが、装置構成としては簡略化されるので、
装置のコスト及びサイズに制限を受けている場合には、
都合が良い。

【００６０】また、従って、図１８の構成に対して、図
２６に示す構成にすることは、上記説明からすれば容易
に想到できよう。

【００６１】また、上記例では、１つの印刷装置内部で
の処理例を説明したが、図２７に示すごとく、例えばＬ
ＡＮ上に複数の端末２００〜２０４が接続されていて、
そのうちの１つ（例えば端末２００）が１ページ分の画
像を作成し、ＬＡＮ上に接続されたプリンタ２０５に印
刷させる場合、１ページの１／４の部分画像に対応する
ＰＤＬデータを端末２０１〜２０４に分散させ、各々の
端末で対応する中間コードの発生及び出力イメージの作
成処理を行わせても良い。各端末は自身で出力イメージ
の作成が済んだ場合には、プリンタサーバ２０６に転送
させる。プリンタサーバ２０６は、送られてきた各部分
画像を合成し、プリンタ２０５に転送し、印刷を行わせ
る。

【００６２】＜第２の実施例の説明＞第２の実施例を説
明する。

【００６３】上記実施例において説明した描画回路（グ
ラフィックプロセッサ）の一般的な構成を簡単に示す
と、図３４の如くになる。

【００６４】図示において、１７１はホストプロセッサ
１７６とのインターフェース回路、１７２はビットマッ
プ用の汎用の画像メモリ１７７とのインターフェース回
路、１７３は線分パターンや、ブロックパターン、又は
文字を描画するために予めビットマップパターンやビッ
トマップ文字を設定しておくデータメモリ、１７４はデ
ータメモリ１７３、またはホストインターフェース回路
１７１かたの描画命令に従い、描画データを作成するデ
ータ処理回路、１７５は描画用アドレスを発生するアド
レス発生回路である。

【００６５】上記構成における動作を図３５を用いて説
明する。

【００６６】今、グレースケールの線分であって、パタ
ーンをもった１ラスタ（図示の符号１８２）の線分を描
画する場合を考える。ホストプロセッサ１７６は、グラ
フィックプロセッサ１７８へ描画開始アドレス１８３、
描画終了アドレス１８６、ビットパターンデータ１８５
の指定、及び描画すべき下のグレースケール１８６を指
定する。ここでは、グレースケールデータ１８６とビッ
トパターンデータ１８５の大きさは等しいものとし、グ
レースケールデータ１８６は同じデータが続くものとし
ている。

【００６７】グラフィックプロセッサ１７８は、上記描
画のためのデータを受け取り、描画を行う。このとき、
グラフィックプロセッサ１７８内で行われる処理は次の
通りである。

【００６８】データ演算回路１７４は、データレジスタ
１７３に予め登録されているビットパターンデータ１８
５を読み込み、ホストプロセッサ１７６より与えられた
グレースケール１８６との演算を行ない、描画データ１
８７を作成する。このとき、描画開始アドレス１８３に
おいて、ビットパターンデータ１８５内のうち、どの位
置から開始するかを計算し、次に描画開始アドレス１８
３から描画終了アドレス１８４まで、アドレス発生回路
１７５によって生成される連続アドレスに沿って、描画
データ１８７を描画メモリ１８７へ展開する。

【００６９】しかしながら、このようなグラフィックパ
ターンの描画装置（或は回路）では、データレジスタ１
７３の容量は限られており、このために多くのパターン
を使用する場合には、ホストプロセッサ１７６はその都
度、パターンをデータレジスタ１７３内に設定する必要
がある。このため、パターンを描画する場合、通常の描
画よりも多くの手順が必要になり、効率の良いパターン
描画が行われない。

【００７０】そこで、本第２の実施例では、簡単なハー
ドウェアの追加と、プログラムでのパターンの描画の管
理を用い、パターン管理を明確にすることにより、効率
の良いパターン描画を行わせる例を説明する。

【００７１】図２８に、本第２の実施例に基づくグラフ
ィックパターン描画装置（或は回路）の全体構成図を示
す。

【００７２】３０１はグラフィックプロセッサ本体、３
１２はホストプロセッサ３００とのインタフェース回
路、３１３はグラフィックデータを記憶するデータメモ
リである。また、３１４は、パターンカウンタ３１５、
プログラム用メモリ３１６、パターンアドレスカウンタ
３１７、パターンアドレスカウンタ３１８を含むパター
ン管理回路である。パターンカウンタ３１５は、描画す
べきパターンが変化する毎にカウントを行なうカウン
タ、プログラム用メモリ３１６は、データメモリ３１３
の内容の変更をパターンカウンタ３１５に基づき行なう
パターン管理プログラムを記憶するメモリである。ま
た、パターンアドレスカウンタ３１７、パターンアドレ
スカウンタ３１８は、１画素の描画を行なう毎に、それ
ぞれ、縦方向，横方向のアドレスを描画パターンの大き
さまでのカウントを行なうパターンアドレスカウンタで
ある。３１９はデータメモリ３１３、または、ホストプ
ロセッサからの描画命令従い、描画データを作成するデ
ータ演算回路、３２０は描画用のアドレスを発生するア
ドレス発生回路、３２１はビットマップ展開後の描画用
メモリ３０２とのインタフェース回路である。

【００７３】以下、図２９〜図３２に基づき、パターン
描画処理を説明する。

【００７４】図２９はパターン描画の一例を示す。３２
２は描画方向を示し、ラスタ方向に描画することを示
す。３２３はパターンＡで塗りつぶされる図形、３２４
はパターンＢで塗りつぶされる図形、３２５はパターン
Ｃで塗りつぶされる図形、３２６はパターンＤで塗りつ
ぶされる図形、そして、３２７はパターンＡで塗りつぶ
される図形を示す。

【００７５】図２９の図形３２３〜３２７の中にふられ
た１から１４までの数字は、ラスタ方向３２２に描画す
る場合、描画するパターンが変化する毎にカウントを行
なった数字である。例えば１から２にカウントする場
合、パターンＡからパターンＢに描画パターンが変化し
ている。同様に２から３へは、パターンＢからパターン
Ａへ、３から４は、パターンＡからパターンＢへ変化し
ている。以下の数字のカウントも同様である。

【００７６】図３０は、上記図２９に示したカウンタ
と、パターンの変化の様子を示したパターン変化テーブ
ルである。パターンカウンタの値が１のとき、パターン
Ａの描画を行ない、パターンカウンタの値が２のとき、
パターンＢの描画を行なうことを示す。

【００７７】図３１，図３２は、図３０のパターン変化
テーブルをもとに作成したパターン管理プログラムであ
る。

【００７８】図３１，図３２のプログラムの詳細を以下
に説明する。

【００７９】図３１は、描画を行なうべきパターンから
２つ後までのパターンの変化をもとに生成したプログラ
ムである。

【００８０】図中、パターンカウント“０”は、初期化
されていることを示している。このとき、図３０のパタ
ーン変化テーブルをみると、パターンカウント“１”に
はパターンＡ、パターンカウント“２”にはパターンＢ
がある。このとき、データメモリ３１３に、パターン
Ａ，パターンＢをロードする。この命令が、“ｌｏａｄ
Ａ”，“ｌｏａｄ Ｂ”である。

【００８１】つぎに、図３１のパターンカウント“１”
では、図３０のパターンカウント“２”，“３”をみる
と、パターンＢ，パターンＡがある。これは初期化時の
内容と変化がない。このため、図３１中、パターンカウ
ント“１”では、“ｎｏ ｏｐｅｒａｔｉｏｎ”となっ
ている。これはパターンカウント“２”でも同様であ
る。次のパターンカウント“３”では、図３０のパター
ンカウント４，５をみるとパターンＢ，パターンＣとな
っている。従って、パターンＡを削除して、パターンＣ
をロードしなければならないため、“ｄｅｌｅｔｅ
Ａ”，“ｌｏａｄＣ”という命令になっている。

【００８２】図３１中のパターンカウント“４”では、
図３０のパターンカウント“５”，“６”をみるとパタ
ーンＣ，パターンＤとなっている。従って、パターンＢ
を削除して、パターンＤをロードしなければならないた
め、“ｄｅｌｅｔｅ Ｂ”，“ｌｏａｄ Ｄ”という命
令になっている。以下同様である。

【００８３】図３２は、描画を行なうべきパターンから
３つ後までのパターンの変化をもとに生成したプログラ
ムである。図中、パターンカウント“０”の初期化時、
図３０のパターンカウント“１，２，３”をみると、パ
ターンＡ，パターンＢが使用されている。従って、“ｌ
ｏａｄ Ａ”，“ｌｏａｄ Ｂ”という命令になってい
る。

【００８４】また、図３２のパターンカウント“１”で
は、図３０のパターンカウント“２，３，４”をみる
と、依然としてパターンＡ，パターンＢが使用されてい
る。従って、ｎｏ ｏｐｅｒａｔｉｏｎとなっている。

【００８５】図３２のパターンカウント“２”では、図
３０のパターンカウント“３，４，５”を見ると、パタ
ーンＡ，パターンＢ，パターンＣが使用されている。従
って、ｌｏａｄ Ｃという命令になっている。以下同様
である。

【００８６】図３３は、パターンアドレスカウンタ３１
７、パターンアドレスカウンタ３１８の一例である。

【００８７】３６１は、３×３の大きさのパターンのパ
ターンアドレスカウンタの様子を示したものである。
（０，０）は、パターンアドレスカウンタ３１７及びパ
ターンアドレスカウンタ３１８の両方が“０”であるこ
とを示している。（０，１）は、パターンアドレスカウ
ンタ３１７が“０”を、パターンアドレスカウンタ３１
８が“１”であることを示している。（０，２）は、パ
ターンアドレスカウンタ３１７が“０”を、パターンア
ドレスカウンタ３１８が“２”であることを示してい
る。以降（２，２）まで同様である。

【００８８】符号３６２は、この位置の画素を描画する
時は、パターンアドレスカウンタ３１７が“１”、パタ
ーンアドレスカウンタ３１８が“２”になっていること
を示す。符号３６２は、この位置の画素を描画する時
は、パターンアドレスカウンタ３１７が“０”、パター
ンアドレスカウンタ３１８が“０”になっていることを
示す。同様に、３６４は、この位置の画素を描画する時
は、パターンアドレスカウンタ３１７が“２”、パター
ンアドレスカウンタ３１８が“１”になっていることを
示す。以上のように、パターンアドレスカウンタは、常
に描画パターンの大きさまでのカウントを行なう。

【００８９】尚、上記例では、図３０に基づき描画を行
なうべきパターンからそれぞれ２，３つ後のパターンの
変化に基づき、プログラムを作成したが、この数の最大
値は、データレジスタの容量に納まるパターンの数の最
大値まであればいくつでも良い。

【００９０】また、図３３では、描画パターンの大きさ
が３×３の場合を示したが、一般にｎ×ｍの場合でも良
い。ただし、ｎ，ｍは任意の自然数である。

【００９１】以上説明したように本第２の実施例によれ
ば、あらかじめ作成したパターン管理プログラム，パタ
ーンカウンタ，パターンアドレスカウンタを装置内に設
けることにより、簡単なハードウェアの追加、及びプロ
グラムによるパターン描画の管理により、効率のよいパ
ターン描画を行なうことができる。

【００９２】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることは言うまでもない。

【００９３】

【発明の効果】以上説明したように本発明のＰＤＬデー
タ処理装置及びその制御方法によれば、ＰＤＬデータに
基づくビットマップイメージの展開処理を高速に行うこ
とが可能になる。

【００９４】また、本発明のパターン展開装置において
は、ビットイメージ展開における複数のパターン描画を
効率良く行ない、高速にパターンイメージデータをメモ
リに展開することが可能になる。

【００９５】

【図面の簡単な説明】

【図１】実施例におけるページ記述言語プデータの並列
処理装置の構成概念図である。

【図２】ページ記述言語データの分割処理の概要を説明
するための図である。

【図３】ページ記述言語データの分割処理の概要を説明
するための図である。

【図４】ページ記述言語データの分割処理の概要を説明
するための図である。

【図５】ページ記述言語データの分割処理の概要を説明
するための図である。

【図６】ページ記述言語データの分割処理の概要を説明
するための図である。

【図７】ページ記述言語データの他の分割処理の概要を
説明するための図である。

【図８】ページ記述言語データの他の分割処理の概要を
説明するための図である。

【図９】ページ記述言語データの他の分割処理の概要を
説明するための図である。

【図１０】ページ記述言語データの他の分割処理の概要
を説明するための図である。

【図１１】ページ記述言語データの他の分割処理の概要
を説明するための図である。

【図１２】ページ記述言語データの分割処理の概要を説
明するための図である。

【図１３】ページ記述言語データの分割処理の概要を説
明するための図である。

【図１４】ページ記述言語データの他の分割処理の概要
を説明するための図である。

【図１５】ページ記述言語データの他の分割処理の概要
を説明するための図である。

【図１６】ページ記述言語データの他の分割処理の概要
を説明するための図である。

【図１７】ページ記述言語データの他の分割処理の概要
を説明するための図である。

【図１８】実施例におけるページ記述言語プデータの他
の並列処理装置の構成概念図である。

【図１９】従来のページプリンタにおけるＰＤＬデータ
と流れとその動作概要を説明するための図である。

【図２０】従来のページプリンタ（バンド単位に記録す
るプリンタ）におけるＰＤＬデータと流れとその動作概
要を説明するための図である。

【図２１】実施例のページプリンタの構造断面図であ
る。

【図２２】実施例のページプリンタの具体的なブロック
構成図である。

【図２３】図２２における出力制御部のメモリスキャン
の方向を示す図である。

【図２４】図２２におけるＣＰＵの動作処理内容を示す
フローチャートである。

【図２５】実施例におけるページ記述言語プデータの並
列処理装置の他の構成概念図である。

【図２６】実施例におけるページ記述言語プデータの並
列処理装置の他の構成概念図である。

【図２７】実施例の装置をＬＡＮに適応させた場合の動
作を説明するための図である。

【図２８】第２の実施例におけるパターン展開装置のブ
ロック構成図である。

【図２９】第２の実施例におけるパターン描画処理を説
明するための図である。

【図３０】第２の実施例におけるパターン変化テーブル
の内容を示す図である。

【図３１】第２の実施例におけるパターン管理プログラ
ムの一例を示す図である。

【図３２】第２の実施例におけるパターン管理プログラ
ムの一例を示す図である。

【図３３】第２の実施例におけるパターンアドレスカウ
ンタのカウント値と画素位置との関係を示す図である。

【図３４】通常のグラフィックパターン展開装置の構成
図である。

【図３５】図３４のパターン展開処理の内容を説明する
ための図である。

【符号の説明】

１１ ページ記述言語プログラム １２ ページ記述言語プログラム分割手段 １３ａ〜１３ｄ 分割されたページ記述言語プログラム １４ ページ記述言語インタプリタ １５ａ〜１５ｄ 中間コード １６ａ〜１６ｄ 描画手段 １７ａ〜１７ｄ ブロックメモリ １８ 印刷機構

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ＰＤＬデータを入力し、対応するイメー
   ジを描画するＰＤＬデータ処理装置において、 互いに独立してアクセス可能な複数のメモリと、 ここで、個々のメモリの空間は、イメージ描画対象の全
   描画空間を分割したときの各部分空間を表わす、 与えられたＰＤＬデータに基づいて前記複数のメモリに
   対応する分割描画データを生成する生成手段と、 生成された分割描画データに基づいて個々のメモリに対
   して独立してイメージを描画する複数の描画手段とを備
   えることを特徴とするＰＤＬデータ処理装置。
2. 【請求項２】 前記生成手段は、与えられたＰＤＬデー
   タに基づいて、個々のメモリに対応する第２のＰＤＬデ
   ータを生成する手段と、 生成された個々の第２のＰＤＬデータに基づいて、個々
   の描画手段に対応する中間データを発生する中間データ
   発生手段とを備えることを特徴とする請求項第１項に記
   載のＰＤＬデータ処理装置。
3. 【請求項３】 前記生成手段は、与えられたＰＤＬデー
   タに基づいて前記描画手段に対応する中間データを発生
   する第１の中間データ発生手段と、 発生した中間データに基づいて、個々の描画手段に対応
   する形式の分割中間コードを発生する第２の中間データ
   発生手段とを備えることを特徴とする請求項第１項に記
   載のＰＤＬデータ処理装置。
4. 【請求項４】 ＰＤＬデータを入力し、対応するイメー
   ジを描画するＰＤＬデータ処理装置の制御方法であっ
   て、 前記ＰＤＬデータ処理装置は、 互いに独立してアクセス可能な複数のメモリと、 ここで、個々のメモリの空間は、イメージ描画対象の全
   描画空間を分割したときの各部分空間を表わす、 個々のメモリに対して独立してイメージを描画する複数
   の描画手段とを備え、 前記制御方法は、 入力したＰＤＬデータに基づいて、前記複数のメモリに
   対応する分割描画データを生成する生成工程と、 生成された分割描画データに基づく描画情報を対応する
   前記描画手段に供給する工程とを備えることを特徴とす
   るＰＤＬデータ処理装置の制御方法。
5. 【請求項５】 前記生成工程は、与えられたＰＤＬデー
   タに基づいて、個々のメモリに対応する分割ＰＤＬデー
   タを生成する工程と、 生成された個々の分割ＰＤＬデータに基づいて、個々の
   描画手段に対応する中間データを発生する中間データ発
   生工程とを備えることを特徴とする請求項第４項に記載
   のＰＤＬデータ処理装置の制御方法。
6. 【請求項６】 前記生成工程は、与えられたＰＤＬデー
   タに基づいて前記描画手段に対応する中間データを発生
   する第１の中間データ発生工程と、 発生した中間データに基づいて、個々の描画手段に対応
   する形式の分割中間コードを発生する第２の中間データ
   発生工程とを備えることを特徴とする請求項第４項に記
   載のＰＤＬデータ処理装置の制御方法。
7. 【請求項７】 グラフィックパターンを所定のメモリに
   展開するパターン展開装置において、 グラフィックパターンを記憶するためのデータメモリ
   と、 描画するパターンが変換する毎にカウントするパターン
   カウンタと、 描画するパターンの変化の内容とパターンが変化する度
   にカウントしたパターンカウンタで構成されるパターン
   テーブルを記憶したメモリと、 該メモリに記憶されたパターンテーブルに基づいて、パ
   ターンカウントの所定数後までの範囲のパターン条件に
   従って前記データメモリの内容を変更する変更手段と、 該変更手段の制御のもとで前記データメモリに格納され
   ているパターンデータに従ってパターン展開を行う手段
   とを備えることを特徴とするパターン展開装置。