JPH07162007A - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法Info
- Publication number
- JPH07162007A JPH07162007A JP5310686A JP31068693A JPH07162007A JP H07162007 A JPH07162007 A JP H07162007A JP 5310686 A JP5310686 A JP 5310686A JP 31068693 A JP31068693 A JP 31068693A JP H07162007 A JPH07162007 A JP H07162007A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- active matrix
- drain electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置の低消費電力化を図ることがで
きるアクティブマトリクス基板を簡略化されたプロセス
で安価に製造する。 【構成】 ＩＴＯからなるソース電極１０５およびドレ
イン電極１０６に選択的にリンイオンを注入する。その
上にａ−Ｓｉ膜１０７を形成してリンイオンを拡散する
ことにより、ソース電極１０５上に第１のｎ+ａ−Ｓｉ
コンタクト層１０８が自己整合的に形成され、ドレイン
電極１０６上に第２のｎ+ａ−Ｓｉコンタクト層１０９
が自己整合的に形成される。ＩＴＯからなる絵素電極に
はリンイオンが注入されないので、絵素電極の透過率が
低下することはない。
きるアクティブマトリクス基板を簡略化されたプロセス
で安価に製造する。 【構成】 ＩＴＯからなるソース電極１０５およびドレ
イン電極１０６に選択的にリンイオンを注入する。その
上にａ−Ｓｉ膜１０７を形成してリンイオンを拡散する
ことにより、ソース電極１０５上に第１のｎ+ａ−Ｓｉ
コンタクト層１０８が自己整合的に形成され、ドレイン
電極１０６上に第２のｎ+ａ−Ｓｉコンタクト層１０９
が自己整合的に形成される。ＩＴＯからなる絵素電極に
はリンイオンが注入されないので、絵素電極の透過率が
低下することはない。
Description
【０００１】
【産業上の利用分野】本発明は、絵素電極をスイッチン
グ素子により独立的に制御して表示を行う液晶表示装置
等に用いられるアクティブマトリクス基板の製造方法に
関する。
グ素子により独立的に制御して表示を行う液晶表示装置
等に用いられるアクティブマトリクス基板の製造方法に
関する。
【０００２】
【従来の技術】従来、液晶表示装置等の表示装置におい
ては、マトリクス状に配された表示絵素を選択して光変
調する事により画面上に表示パターンを形成している。
この表示絵素の光変調方法の１つとしてはアクティブマ
トリクス駆動方式が知られており、液晶テレビジョン、
ワードプロセッサ、コンピュータの端末表示装置などに
用いられている。このアクティブマトリクス駆動方式の
表示装置においては、個々の表示絵素に独立した絵素電
極が設けられており、各絵素電極にスイッチング素子が
接続されている。このスイッチング素子により、アクテ
ィブマトリクス基板上に設けられた絵素電極と、対向基
板上に設けられた対向電極との間に印加される電圧がス
イッチングされて、両基板間に挟まれた液晶などの表示
媒体が光変調される。ここでスイッチング素子として
は、ＴＦＴ（薄膜トランジスタ）素子、ダイオード素
子、ＦＥＴ（バルクトランジスタ）素子、バリスタ素子
等が一般に知られている。
ては、マトリクス状に配された表示絵素を選択して光変
調する事により画面上に表示パターンを形成している。
この表示絵素の光変調方法の１つとしてはアクティブマ
トリクス駆動方式が知られており、液晶テレビジョン、
ワードプロセッサ、コンピュータの端末表示装置などに
用いられている。このアクティブマトリクス駆動方式の
表示装置においては、個々の表示絵素に独立した絵素電
極が設けられており、各絵素電極にスイッチング素子が
接続されている。このスイッチング素子により、アクテ
ィブマトリクス基板上に設けられた絵素電極と、対向基
板上に設けられた対向電極との間に印加される電圧がス
イッチングされて、両基板間に挟まれた液晶などの表示
媒体が光変調される。ここでスイッチング素子として
は、ＴＦＴ（薄膜トランジスタ）素子、ダイオード素
子、ＦＥＴ（バルクトランジスタ）素子、バリスタ素子
等が一般に知られている。
【０００３】図２に、スイッチング素子としてスタガ型
ＴＦＴを用いた従来のアクティブマトリクス基板のＴＦ
Ｔ部分の断面図を示す。このアクティブマトリクス基板
は、ガラス基板２０１の上に遮光膜２０２が形成され、
遮光膜２０２を覆って絶縁膜２０３が形成されている。
絶縁膜２０３の上には、透明な導電性のＩＴＯ（Ｉｎｄ
ｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる絵素電極２０
４、ソース電極２０５およびドレイン電極２０６が形成
されている。ソース電極２０５はソースバスライン（図
示せず）に接続され、ドレイン電極２０６は、絵素電極
２０４と接続された状態で形成されている。ソース電極
２０５およびドレイン電極２０６の上には、第１および
第２のｎ+ａ−Ｓｉ（アモルファスシリコン）コンタク
ト層２０８および２０９が形成され、両コンタクト層２
０８および２０９に掛け渡した状態で、ＴＦＴのチャネ
ルとなるａ−Ｓｉ膜２０７が形成されている。ａ−Ｓｉ
膜２０７の上には、ゲート絶縁膜２１０を間に介してゲ
ート電極２１１が形成されている。ゲート電極２１１
は、ゲートバスライン（図示せず）に接続されている。
ＴＦＴを用いた従来のアクティブマトリクス基板のＴＦ
Ｔ部分の断面図を示す。このアクティブマトリクス基板
は、ガラス基板２０１の上に遮光膜２０２が形成され、
遮光膜２０２を覆って絶縁膜２０３が形成されている。
絶縁膜２０３の上には、透明な導電性のＩＴＯ（Ｉｎｄ
ｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる絵素電極２０
４、ソース電極２０５およびドレイン電極２０６が形成
されている。ソース電極２０５はソースバスライン（図
示せず）に接続され、ドレイン電極２０６は、絵素電極
２０４と接続された状態で形成されている。ソース電極
２０５およびドレイン電極２０６の上には、第１および
第２のｎ+ａ−Ｓｉ（アモルファスシリコン）コンタク
ト層２０８および２０９が形成され、両コンタクト層２
０８および２０９に掛け渡した状態で、ＴＦＴのチャネ
ルとなるａ−Ｓｉ膜２０７が形成されている。ａ−Ｓｉ
膜２０７の上には、ゲート絶縁膜２１０を間に介してゲ
ート電極２１１が形成されている。ゲート電極２１１
は、ゲートバスライン（図示せず）に接続されている。
【０００４】
【発明が解決しようとする課題】上述の液晶テレビジョ
ン、ワードプロセッサ、コンピュータの端末表示装置等
に実用化されている液晶表示装置においては、表示品位
の向上や、低消費電力化、軽量化等の性能の向上、低価
格化などを達成することが必要とされている。このた
め、簡略化されたプロセスで高性能な液晶表示装置を得
ることができる製造方法の開発が要望されている。
ン、ワードプロセッサ、コンピュータの端末表示装置等
に実用化されている液晶表示装置においては、表示品位
の向上や、低消費電力化、軽量化等の性能の向上、低価
格化などを達成することが必要とされている。このた
め、簡略化されたプロセスで高性能な液晶表示装置を得
ることができる製造方法の開発が要望されている。
【０００５】従来、上述のようなアクティブマトリクス
基板は、以下のようにして作製されている。
基板は、以下のようにして作製されている。
【０００６】まず、図３（ａ）に示すように、ガラス基
板２０１上に遮光膜２０２を形成する。
板２０１上に遮光膜２０２を形成する。
【０００７】次に、図３（ｂ）に示すように、絶縁膜２
０３を成膜し、その上に絵素電極２０４、ソース電極２
０５およびドレイン電極２０６形成する。
０３を成膜し、その上に絵素電極２０４、ソース電極２
０５およびドレイン電極２０６形成する。
【０００８】その後、図３（ｃ）に示すように、基板の
電極形成側からリンイオンをプラズマドーピングする。
このことにより、絵素電極２０４、ソース電極２０５、
ドレイン電極２０６およびソースバスライン等のＩＴＯ
からなるパターン全面にリンイオンが注入される。
電極形成側からリンイオンをプラズマドーピングする。
このことにより、絵素電極２０４、ソース電極２０５、
ドレイン電極２０６およびソースバスライン等のＩＴＯ
からなるパターン全面にリンイオンが注入される。
【０００９】その上にａ−Ｓｉ膜を成膜し、リンを拡散
させることによりｎ+ａ−Ｓｉ層が形成される。これを
パターニングすることにより、図３（ｄ）に示すような
ｎ+ａ−Ｓｉコンタクト層２０８、２０９およびＴＦＴ
のチャネルとなるａ−Ｓｉ膜２０７を形成する。
させることによりｎ+ａ−Ｓｉ層が形成される。これを
パターニングすることにより、図３（ｄ）に示すような
ｎ+ａ−Ｓｉコンタクト層２０８、２０９およびＴＦＴ
のチャネルとなるａ−Ｓｉ膜２０７を形成する。
【００１０】次に、図３（ｅ）に示すように、ゲート絶
縁膜２１０を成膜し、その上にゲート電極２１１を形成
する。
縁膜２１０を成膜し、その上にゲート電極２１１を形成
する。
【００１１】この方法によれば、プロセスを簡略化する
ことができるが、図３（ｃ）に示すように、絵素電極２
０４、ソース電極２０５、ドレイン電極２０６、および
ソースバスライン等のＩＴＯからなるパターン全面にリ
ンイオンが注入される。その結果、絵素電極２０４の透
過率が低下し、液晶表示装置の輝度が低下するという問
題があった。また、輝度を向上させるためにはバックラ
イトの強度を上げる必要があり、低消費電力化が図れな
いという問題もあった。
ことができるが、図３（ｃ）に示すように、絵素電極２
０４、ソース電極２０５、ドレイン電極２０６、および
ソースバスライン等のＩＴＯからなるパターン全面にリ
ンイオンが注入される。その結果、絵素電極２０４の透
過率が低下し、液晶表示装置の輝度が低下するという問
題があった。また、輝度を向上させるためにはバックラ
イトの強度を上げる必要があり、低消費電力化が図れな
いという問題もあった。
【００１２】本発明は上記従来の問題点を解決するため
になされたものであり、アクティブマトリクス型液晶表
示装置の高性能化を図ることができ、簡略なプロセスに
より製造することができるアクティブマトリクス基板の
製造方法を提供することを目的とする。
になされたものであり、アクティブマトリクス型液晶表
示装置の高性能化を図ることができ、簡略なプロセスに
より製造することができるアクティブマトリクス基板の
製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明のアクティブマト
リクス基板の製造方法は、絵素電極がマトリクス状に形
成された絵素電極を制御する薄膜トランジスタが、ソー
ス電極およびドレイン電極の各々の上にｎ+ａ−Ｓｉコ
ンタクト層が形成され、一方のコンタクト層の上から他
方のコンタクト層の上にわたる領域にａ−Ｓｉ膜が形成
され、該ａ−Ｓｉ膜の上に、間にゲート絶縁膜を介して
ゲート電極が設けられた構成となっているアクティブマ
トリクス基板の製造方法において、絶縁性基板上に、各
々が透明導電膜からなる該絵素電極、該ソース電極およ
び該ドレイン電極を形成する工程と、該ソース電極およ
びドレイン電極に選択的にリンイオンを注入する工程
と、リンイオンが注入されたソース電極およびドレイン
電極を覆ってａ−Ｓｉ膜を形成し、該ａ−Ｓｉ膜にリン
を拡散させることにより、ｎ+ａ−Ｓｉコンタクト層を
自己整合的に形成する工程とを含むので、そのことによ
り上記目的が達成される。
リクス基板の製造方法は、絵素電極がマトリクス状に形
成された絵素電極を制御する薄膜トランジスタが、ソー
ス電極およびドレイン電極の各々の上にｎ+ａ−Ｓｉコ
ンタクト層が形成され、一方のコンタクト層の上から他
方のコンタクト層の上にわたる領域にａ−Ｓｉ膜が形成
され、該ａ−Ｓｉ膜の上に、間にゲート絶縁膜を介して
ゲート電極が設けられた構成となっているアクティブマ
トリクス基板の製造方法において、絶縁性基板上に、各
々が透明導電膜からなる該絵素電極、該ソース電極およ
び該ドレイン電極を形成する工程と、該ソース電極およ
びドレイン電極に選択的にリンイオンを注入する工程
と、リンイオンが注入されたソース電極およびドレイン
電極を覆ってａ−Ｓｉ膜を形成し、該ａ−Ｓｉ膜にリン
を拡散させることにより、ｎ+ａ−Ｓｉコンタクト層を
自己整合的に形成する工程とを含むので、そのことによ
り上記目的が達成される。
【００１４】この製造方法において、前記絶縁性基板上
に遮光膜を形成した後に、該遮光膜の上方に前記ソース
電極および前記ドレイン電極を形成し、その後、該ソー
ス電極および該ドレイン電極が形成された基板上にネガ
レジストを形成して該遮光膜側から該ネガレジストを露
光して現像し、これによりレジストパターンを形成し、
該レジストパターン側から前記リンイオンを注入するよ
うにしてもよい。
に遮光膜を形成した後に、該遮光膜の上方に前記ソース
電極および前記ドレイン電極を形成し、その後、該ソー
ス電極および該ドレイン電極が形成された基板上にネガ
レジストを形成して該遮光膜側から該ネガレジストを露
光して現像し、これによりレジストパターンを形成し、
該レジストパターン側から前記リンイオンを注入するよ
うにしてもよい。
【００１５】
【作用】本発明においては、ＩＴＯからなるソース電極
およびドレイン電極に選択的にリンイオンを注入してい
る。その上にａ−Ｓｉ膜を形成してリンイオンを拡散す
ることにより、ｎ+ａ−Ｓｉコンタクト層が自己整合的
に形成される。ＩＴＯからなる絵素電極にはリンイオン
が注入されないので、絵素電極の透過率が低下すること
はなく、液晶表示装置の低消費電力化を図ることがで
き、簡略なプロセスで高性能な液晶表示装置を製造する
ことができる。
およびドレイン電極に選択的にリンイオンを注入してい
る。その上にａ−Ｓｉ膜を形成してリンイオンを拡散す
ることにより、ｎ+ａ−Ｓｉコンタクト層が自己整合的
に形成される。ＩＴＯからなる絵素電極にはリンイオン
が注入されないので、絵素電極の透過率が低下すること
はなく、液晶表示装置の低消費電力化を図ることがで
き、簡略なプロセスで高性能な液晶表示装置を製造する
ことができる。
【００１６】絶縁性基板上に遮光膜を形成した後に、遮
光膜の上方にソース電極およびドレイン電極を形成し、
その後、ソース電極およびドレイン電極が形成された基
板上にネガレジストを形成して遮光膜側からネガレジス
トを露光して現像し、これによりレジストパターンを形
成し、レジストパターン側からリンイオンを注入するよ
うにした場合には、ソース電極およびドレイン電極に選
択的にリンイオンが注入される。
光膜の上方にソース電極およびドレイン電極を形成し、
その後、ソース電極およびドレイン電極が形成された基
板上にネガレジストを形成して遮光膜側からネガレジス
トを露光して現像し、これによりレジストパターンを形
成し、レジストパターン側からリンイオンを注入するよ
うにした場合には、ソース電極およびドレイン電極に選
択的にリンイオンが注入される。
【００１７】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
ながら説明する。
【００１８】（実施例１）図１（ｅ）に、本発明を用い
て作製したアクティブマトリクス基板のＴＦＴ部分の断
面図を示す。このアクティブマトリクス基板は、ガラス
からなる絶縁性基板１０１の上に遮光膜１０２が形成さ
れ、遮光膜１０２を覆って絶縁膜１０３が形成されてい
る。絶縁膜１０３の上には、共に透明な導電性のＩＴＯ
からなる絵素電極１０４、ソース電極１０５およびドレ
イン電極１０６が形成されている。ソース電極１０５は
ソースバスライン（図示せず）に接続され、ドレイン電
極１０６は、絵素電極１０４と接続された状態で形成さ
れている。ソース電極１０５およびドレイン電極１０６
の上には、第１および第２のｎ+ａ−Ｓｉ（アモルファ
スシリコン）コンタクト層１０８および１０９が形成さ
れ、両コンタクト層１０８および１０９に掛け渡した状
態で、ＴＦＴのチャネルとなるａ−Ｓｉ膜１０７が形成
されている。ａ−Ｓｉ膜１０７の上には、ゲート絶縁膜
１１０を間に介してゲート電極１１１が形成されてい
る。ゲート電極１１１は、ゲートバスライン（図示せ
ず）に接続されている。
て作製したアクティブマトリクス基板のＴＦＴ部分の断
面図を示す。このアクティブマトリクス基板は、ガラス
からなる絶縁性基板１０１の上に遮光膜１０２が形成さ
れ、遮光膜１０２を覆って絶縁膜１０３が形成されてい
る。絶縁膜１０３の上には、共に透明な導電性のＩＴＯ
からなる絵素電極１０４、ソース電極１０５およびドレ
イン電極１０６が形成されている。ソース電極１０５は
ソースバスライン（図示せず）に接続され、ドレイン電
極１０６は、絵素電極１０４と接続された状態で形成さ
れている。ソース電極１０５およびドレイン電極１０６
の上には、第１および第２のｎ+ａ−Ｓｉ（アモルファ
スシリコン）コンタクト層１０８および１０９が形成さ
れ、両コンタクト層１０８および１０９に掛け渡した状
態で、ＴＦＴのチャネルとなるａ−Ｓｉ膜１０７が形成
されている。ａ−Ｓｉ膜１０７の上には、ゲート絶縁膜
１１０を間に介してゲート電極１１１が形成されてい
る。ゲート電極１１１は、ゲートバスライン（図示せ
ず）に接続されている。
【００１９】このアクティブマトリクス基板は以下のよ
うにして作製した。
うにして作製した。
【００２０】まず、図１（ａ）に示すように、絶縁性基
板１０１上にスパッタによりクロムを厚み５００オング
ストロームに成膜し、これをパターニングして遮光膜１
０２を形成した。
板１０１上にスパッタによりクロムを厚み５００オング
ストロームに成膜し、これをパターニングして遮光膜１
０２を形成した。
【００２１】次に、図１（ｂ）に示すように、遮光膜１
０２と薄膜トランジスタとを絶縁させるための絶縁膜１
０３として酸化シリコン膜を厚み４５００オングストロ
ームに成膜した。その上に、ＩＴＯ膜を厚み６００オン
グストロームに成膜し、これをパターニングして絵素電
極１０４、ソース電極１０５およびドレイン電極１０６
形成した。
０２と薄膜トランジスタとを絶縁させるための絶縁膜１
０３として酸化シリコン膜を厚み４５００オングストロ
ームに成膜した。その上に、ＩＴＯ膜を厚み６００オン
グストロームに成膜し、これをパターニングして絵素電
極１０４、ソース電極１０５およびドレイン電極１０６
形成した。
【００２２】その後、基板の電極形成側（図の上側）表
面にネガレジストを塗布し、遮光膜１０２をマスクとし
て基板の電極形成側とは反対側（図の下側）から露光、
現像することにより、図１（ｃ）に示すように、自己整
合的にレジストパターン１２０を形成した。このレジス
トパターン１２０側から、例えばイオンドーピング法に
よりリンイオンを注入した。この時の注入条件は、加速
電圧１０ｋＶ、ドーズ量２×１０15ｃｍ-2で行った。こ
れにより、ＩＴＯパターンのソース電極１０５およびド
レイン電極１０６部分に選択的にリンイオンが注入さ
れ、ソースバスラインや絵素電極１０４部分には注入さ
れない。このように、遮光膜１０２をマストクとして利
用し、レジストパターン１２０を形成する場合には、そ
の形成にホトマスクなどの別途の遮光手段を必要とせ
ず、また、その遮光手段の位置合わせを要しないので、
工程の簡略化が図れる利点がある。但し、本発明は、遮
光膜１０２をマスクとして用いることなく、レジストパ
ターン１２０を形成してもよいことはもちろんである。
面にネガレジストを塗布し、遮光膜１０２をマスクとし
て基板の電極形成側とは反対側（図の下側）から露光、
現像することにより、図１（ｃ）に示すように、自己整
合的にレジストパターン１２０を形成した。このレジス
トパターン１２０側から、例えばイオンドーピング法に
よりリンイオンを注入した。この時の注入条件は、加速
電圧１０ｋＶ、ドーズ量２×１０15ｃｍ-2で行った。こ
れにより、ＩＴＯパターンのソース電極１０５およびド
レイン電極１０６部分に選択的にリンイオンが注入さ
れ、ソースバスラインや絵素電極１０４部分には注入さ
れない。このように、遮光膜１０２をマストクとして利
用し、レジストパターン１２０を形成する場合には、そ
の形成にホトマスクなどの別途の遮光手段を必要とせ
ず、また、その遮光手段の位置合わせを要しないので、
工程の簡略化が図れる利点がある。但し、本発明は、遮
光膜１０２をマスクとして用いることなく、レジストパ
ターン１２０を形成してもよいことはもちろんである。
【００２３】次に、プラズマＣＶＤ法によりａ−Ｓｉ膜
１０７を厚み６００オングストロームに成膜し、リンを
拡散させた。このことにより、図１（ｄ）に示すよう
に、ソース電極１０５上に第１のｎ+ａ−Ｓｉコンタク
ト層１０８が自己整合的に形成され、ドレイン電極１０
６上に第２のｎ+ａ−Ｓｉコンタクト層１０９が自己整
合的に形成される。続いて、レジストを除去する。
１０７を厚み６００オングストロームに成膜し、リンを
拡散させた。このことにより、図１（ｄ）に示すよう
に、ソース電極１０５上に第１のｎ+ａ−Ｓｉコンタク
ト層１０８が自己整合的に形成され、ドレイン電極１０
６上に第２のｎ+ａ−Ｓｉコンタクト層１０９が自己整
合的に形成される。続いて、レジストを除去する。
【００２４】次に、図１（ｅ）に示すように、ゲート絶
縁膜１１０として、例えば窒化シリコン膜を厚み３００
０オングストロームに成膜した。その上に、例えばスパ
ッタによりモリブデンを厚み３０００オングストローム
に成膜し、これをパターニングしてゲート電極１１１を
形成し、アクティブマトリクス基板とした。
縁膜１１０として、例えば窒化シリコン膜を厚み３００
０オングストロームに成膜した。その上に、例えばスパ
ッタによりモリブデンを厚み３０００オングストローム
に成膜し、これをパターニングしてゲート電極１１１を
形成し、アクティブマトリクス基板とした。
【００２５】このアクティブマトリクス基板と、対向電
極を形成した対向基板とを貼り合わせ、その隙間に液晶
を注入して液晶パネルを作成したところ、絵素電極の透
過率の低下は見られず、低消費電力化を図ることができ
た。
極を形成した対向基板とを貼り合わせ、その隙間に液晶
を注入して液晶パネルを作成したところ、絵素電極の透
過率の低下は見られず、低消費電力化を図ることができ
た。
【００２６】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ソース電極およびドレイン電極のＩＴＯパタ
ーンに選択的にリンイオンが注入されるので、ｎ+ａ−
Ｓｉコンタクト層を自己整合的に形成することができ
る。このとき、遮光膜をマスクとして利用してレジスト
パターンを形成することにより、簡略化されたプロセス
で安価にアクティブマトリクス基板を製造することがで
きる。絵素電極のＩＴＯパターンにはリンイオンが注入
されていないので、絵素電極の透過率が低下することが
なく、液晶表示装置の低消費電力化を図ることができ
る。
によれば、ソース電極およびドレイン電極のＩＴＯパタ
ーンに選択的にリンイオンが注入されるので、ｎ+ａ−
Ｓｉコンタクト層を自己整合的に形成することができ
る。このとき、遮光膜をマスクとして利用してレジスト
パターンを形成することにより、簡略化されたプロセス
で安価にアクティブマトリクス基板を製造することがで
きる。絵素電極のＩＴＯパターンにはリンイオンが注入
されていないので、絵素電極の透過率が低下することが
なく、液晶表示装置の低消費電力化を図ることができ
る。
【図１】本発明の一実施例であるアクティブマトリクス
基板の製造方法を示す断面図である。
基板の製造方法を示す断面図である。
【図２】従来のアクティブマトリクス基板を示す断面図
である。
である。
【図３】従来のアクティブマトリクス基板の製造工程を
示す断面図である。
示す断面図である。
１０１ ガラス基板 １０２ 遮光膜 １０３ 絶縁膜 １０４ 絵素電極 １０５ ソース電極 １０６ ドレイン電極 １０７ ａ−Ｓｉ膜 １０８ 第１のｎ+ａ−Ｓｉコンタクト層 １０９ 第２のｎ+ａ−Ｓｉコンタクト層 １１０ ゲート絶縁膜 １１１ ゲート電極 １２０ レジストパターン
Claims (2)
- 【請求項１】 絵素電極がマトリクス状に形成された絵
素電極を制御する薄膜トランジスタが、ソース電極およ
びドレイン電極の各々の上にｎ+アモルファスシリコン
コンタクト層が形成され、一方のコンタクト層の上から
他方のコンタクト層の上にわたる領域にアモルファスシ
リコン膜が形成され、該アモルファスシリコン膜の上
に、間にゲート絶縁膜を介してゲート電極が設けられた
構成となっているアクティブマトリクス基板の製造方法
において、 絶縁性基板上に、各々が透明導電膜からなる該絵素電
極、該ソース電極および該ドレイン電極を形成する工程
と、 該ソース電極およびドレイン電極に選択的にリンイオン
を注入する工程と、 リンイオンが注入されたソース電極およびドレイン電極
を覆ってアモルファスシリコン膜を形成し、該アモルフ
ァスシリコン膜にリンを拡散させることにより、ｎ+ア
モルファスシリコンコンタクト層を自己整合的に形成す
る工程とを含むアクティブマトリクス基板の製造方法。 - 【請求項２】 前記絶縁性基板上に遮光膜を形成した後
に、該遮光膜の上方に前記ソース電極および前記ドレイ
ン電極を形成し、その後、該ソース電極および該ドレイ
ン電極が形成された基板上にネガレジストを形成して該
遮光膜側から該ネガレジストを露光して現像し、これに
よりレジストパターンを形成し、該レジストパターン側
から前記リンイオンを注入する請求項１に記載のアクテ
ィブマトリクス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310686A JPH07162007A (ja) | 1993-12-10 | 1993-12-10 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310686A JPH07162007A (ja) | 1993-12-10 | 1993-12-10 | アクティブマトリクス基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07162007A true JPH07162007A (ja) | 1995-06-23 |
Family
ID=18008242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5310686A Withdrawn JPH07162007A (ja) | 1993-12-10 | 1993-12-10 | アクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07162007A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5936292A (en) * | 1997-06-17 | 1999-08-10 | Nec Corporation | Structure of thin film transistor and gate terminal having a capacitive structure composed of the TFT elements |
| US6046063A (en) * | 1998-03-27 | 2000-04-04 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing liquid crystal display |
| JP2002343970A (ja) * | 2001-05-10 | 2002-11-29 | Koninkl Philips Electronics Nv | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
| JP2010271718A (ja) * | 2009-05-22 | 2010-12-02 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法 |
-
1993
- 1993-12-10 JP JP5310686A patent/JPH07162007A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5936292A (en) * | 1997-06-17 | 1999-08-10 | Nec Corporation | Structure of thin film transistor and gate terminal having a capacitive structure composed of the TFT elements |
| US6046063A (en) * | 1998-03-27 | 2000-04-04 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing liquid crystal display |
| JP2002343970A (ja) * | 2001-05-10 | 2002-11-29 | Koninkl Philips Electronics Nv | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
| JP2010271718A (ja) * | 2009-05-22 | 2010-12-02 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610737A (en) | Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon | |
| US5879959A (en) | Thin-film transistor structure for liquid crystal display | |
| US5061648A (en) | Method of fabricating a thin-film transistor | |
| JP3723336B2 (ja) | 液晶表示装置 | |
| US5441905A (en) | Process of making self-aligned amorphous-silicon thin film transistors | |
| JP3072593B2 (ja) | 液晶表示装置の製造方法 | |
| US20090152562A1 (en) | Liquid crystal display device and fabricating method thereof | |
| US5719078A (en) | Method for making a thin film transistor panel used in a liquid crystal display having a completely self-aligned thin film transistor | |
| US7662660B2 (en) | Thin film transistor array substrate and fabrication method thereof | |
| JP2005079283A (ja) | 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器 | |
| CN113568230B (zh) | 阵列基板及制作方法、显示面板 | |
| KR20010019665A (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 | |
| JP2007316583A (ja) | 画素構造とその製造方法 | |
| JPH1090655A (ja) | 表示装置 | |
| KR100325498B1 (ko) | 액정디스플레이용박막트랜지스터 | |
| US20020140877A1 (en) | Thin film transistor for liquid crystal display and method of forming the same | |
| JPH0613405A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07162007A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH10154815A (ja) | 薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置 | |
| JPH028821A (ja) | アクティブマトリックス基板 | |
| CN100371816C (zh) | 液晶显示器的tft阵列基板、液晶显示面板及其制作方法 | |
| JP3647384B2 (ja) | 薄膜半導体素子およびその製造方法並びに表示パネル | |
| JP2003031780A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0677485A (ja) | 逆スタッガ型薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |