JPH07140489A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07140489A JPH07140489A JP28935693A JP28935693A JPH07140489A JP H07140489 A JPH07140489 A JP H07140489A JP 28935693 A JP28935693 A JP 28935693A JP 28935693 A JP28935693 A JP 28935693A JP H07140489 A JPH07140489 A JP H07140489A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- crystal display
- gate
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 開口率の低下防止及び配線抵抗の低減。
【構成】 液晶と並列に接続される蓄積容量部の対向電
極が透明電極と、該透明電極上の一部に形成された金属
配線の２層構成からなり、前記薄膜トランジスタのゲー
ト電極が、対向電極とそれぞれ共通の透明電極と金属配
線による電極からなる２層構成からなることを特徴とす
る液晶表示装置。 【効果】 高い開口率を保ちながら、蓄積容量を形成す
ることが可能になり、さらにゲート線の配線抵抗を下げ
ることも可能になる。
極が透明電極と、該透明電極上の一部に形成された金属
配線の２層構成からなり、前記薄膜トランジスタのゲー
ト電極が、対向電極とそれぞれ共通の透明電極と金属配
線による電極からなる２層構成からなることを特徴とす
る液晶表示装置。 【効果】 高い開口率を保ちながら、蓄積容量を形成す
ることが可能になり、さらにゲート線の配線抵抗を下げ
ることも可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）を用いた液晶表示装置に関する。
ＦＴ）を用いた液晶表示装置に関する。
【０００２】
【従来の技術】従来から、高精細大型の液晶表示装置と
して、非単結晶シリコンを使用した薄膜トランジスタ
（以降ＴＦＴと記す）をスイッチング素子として用い
た、いわゆるアクティブ方式液晶表示装置が提案され既
に実用化されている。
して、非単結晶シリコンを使用した薄膜トランジスタ
（以降ＴＦＴと記す）をスイッチング素子として用い
た、いわゆるアクティブ方式液晶表示装置が提案され既
に実用化されている。
【０００３】アクティブ方式液晶表示装置においては、
データ線を通して書き込んだ印加電圧を次の書き込みま
での時間保持するため、液晶と並列に容量を作り込む必
要がある。
データ線を通して書き込んだ印加電圧を次の書き込みま
での時間保持するため、液晶と並列に容量を作り込む必
要がある。
【０００４】この液晶と並列に接続する容量の形成法に
は、既に付加容量方式と蓄積容量方式が提案されてい
る。
は、既に付加容量方式と蓄積容量方式が提案されてい
る。
【０００５】図４に、この２方式を示す。
【０００６】図４（ａ）は付加容量方式で、ゲート線と
画素電極の重なりを容量として利用する方式である。
画素電極の重なりを容量として利用する方式である。
【０００７】一方図４（ｂ）は、蓄積容量方式で、容量
の対向電極は別途形成する方式である。
の対向電極は別途形成する方式である。
【０００８】図４において、６は半導体層、１９はＴＦ
Ｔのゲート電極、２０は画素電極、１１′は付加容量、
１１は蓄積容量である。
Ｔのゲート電極、２０は画素電極、１１′は付加容量、
１１は蓄積容量である。
【０００９】ゲート線容量の増大を抑え、開口率を上げ
るには、蓄積容量方式が有利である。
るには、蓄積容量方式が有利である。
【００１０】この蓄積容量方式は、容量の対向電極をゲ
ート線とは別の端子として引き出すものであり、蓄積容
量形成用電極をゲート電極と同じ材料で作る方法と透明
電極で作る方法の２通りがある。
ート線とは別の端子として引き出すものであり、蓄積容
量形成用電極をゲート電極と同じ材料で作る方法と透明
電極で作る方法の２通りがある。
【００１１】
【発明が解決しようとする課題】しかしながら、上記蓄
積容量方式の対向電極を形成する従来の２方法には次の
ような欠点があった。
積容量方式の対向電極を形成する従来の２方法には次の
ような欠点があった。
【００１２】（１）対向電極とゲート電極が同じ材料の
場合 ＴＦＴのゲート電極は、Ａｌ，Ｃｒ，Ｔａ，Ｔｉ等の金
属を材料としているため、対向電極にゲート電極と同じ
材料を用いると、対向電極が遮光層となり、画素電極の
開口率が低下する。
場合 ＴＦＴのゲート電極は、Ａｌ，Ｃｒ，Ｔａ，Ｔｉ等の金
属を材料としているため、対向電極にゲート電極と同じ
材料を用いると、対向電極が遮光層となり、画素電極の
開口率が低下する。
【００１３】（２）対向電極が透明電極の場合 透明電極を用いるので、開口率の低下はないが、透明電
極は比抵抗が大きく（スパッタのＩＴＯで
極は比抵抗が大きく（スパッタのＩＴＯで
【００１４】
【外１】 程度、一方Ａｌは３×１０-6Ω・ｃｍ、Ｃｒは５×１０
-5Ω・ｃｍ）対向電極は一定電位に保持するため、抵抗
の低い金属配線がさらに必要となる。
-5Ω・ｃｍ）対向電極は一定電位に保持するため、抵抗
の低い金属配線がさらに必要となる。
【００１５】一方、アクティブ方式液晶表示装置では、
ゲート配線の抵抗がＣＲ成分としてゲート線の遅延に影
響を与える。特に画素数が増え、ゲート線の数が増える
につれ、ゲート書き込み時間が短くなり、ゲート配線の
抵抗が問題となっている。
ゲート配線の抵抗がＣＲ成分としてゲート線の遅延に影
響を与える。特に画素数が増え、ゲート線の数が増える
につれ、ゲート書き込み時間が短くなり、ゲート配線の
抵抗が問題となっている。
【００１６】しかし、ここで単に配線の厚さを増加させ
てシート抵抗の低減を計ると、配線部の段差により、カ
バレージ不良が発生するという問題が生じてしまう。
てシート抵抗の低減を計ると、配線部の段差により、カ
バレージ不良が発生するという問題が生じてしまう。
【００１７】
【課題を解決するための手段】本発明の液晶表示装置
は、薄膜トランジスタをスイッチング素子に用いた液晶
表示装置において、液晶と並列に接続される蓄積容量部
の対向電極が透明電極と、該透明電極上の一部に形成さ
れた金属配線の２層構成からなり、前記薄膜トランジス
タのゲート電極が、対向電極とそれぞれ共通の透明電極
と金属配線による電極からなる２層構成からなることを
特徴とするものである。
は、薄膜トランジスタをスイッチング素子に用いた液晶
表示装置において、液晶と並列に接続される蓄積容量部
の対向電極が透明電極と、該透明電極上の一部に形成さ
れた金属配線の２層構成からなり、前記薄膜トランジス
タのゲート電極が、対向電極とそれぞれ共通の透明電極
と金属配線による電極からなる２層構成からなることを
特徴とするものである。
【００１８】本発明の液晶表示装置によれば、高い開口
率を保ちながら、蓄積容量を形成することが可能にな
り、さらにゲート線の配線抵抗を下げることも可能にな
る。
率を保ちながら、蓄積容量を形成することが可能にな
り、さらにゲート線の配線抵抗を下げることも可能にな
る。
【００１９】
（実施例１）本発明の第１の実施例の液晶表示装置の１
画素分の平面図を図１に示し、図１のＡＡ′部の断面図
を図２に示す。
画素分の平面図を図１に示し、図１のＡＡ′部の断面図
を図２に示す。
【００２０】図１，図２において、裏側に偏光板２を有
するガラス基板１上にＩＴＯ等の透明電極からなる厚さ
１００ｍｍ第１ゲート電極３（ａ），第１対向電極３
（ｂ）が形成され、さらにその上部に、Ａｌ，Ｃｒ等の
金属からなる厚さ１００ｍｍの第２ゲート電極４
（ａ），第２対向電極４（ｂ）が形成されている。第１
ゲート電極３（ａ）と第１対向電極３（ｂ）、及び第２
ゲート電極４（ａ）と第２対向電極４（ｂ）はそれぞれ
共通な材料で形成されている。
するガラス基板１上にＩＴＯ等の透明電極からなる厚さ
１００ｍｍ第１ゲート電極３（ａ），第１対向電極３
（ｂ）が形成され、さらにその上部に、Ａｌ，Ｃｒ等の
金属からなる厚さ１００ｍｍの第２ゲート電極４
（ａ），第２対向電極４（ｂ）が形成されている。第１
ゲート電極３（ａ）と第１対向電極３（ｂ）、及び第２
ゲート電極４（ａ）と第２対向電極４（ｂ）はそれぞれ
共通な材料で形成されている。
【００２１】また本実施例では、開口率を確保するた
め、金属の第２対向電極４（ｂ）は、第１対向電極３
（ｂ）の一部の上に形成されている。
め、金属の第２対向電極４（ｂ）は、第１対向電極３
（ｂ）の一部の上に形成されている。
【００２２】ＴＦＴ部１０ではその上に厚さ３００ｎｍ
のプラズマＣＶＤで形成したＳｉＮ膜よりなるゲート絶
縁膜５が対向電極の絶縁層と共通で形成され、その上に
島状に厚さ３００ｎｍのアモルファスＳｉよりなる半導
体層６、厚さ１００ｎｍのアモルファス、あるいは微結
晶のｎ+Ｓｉよりなるオーミックコンタクト層７、さら
にＡｌよりなるドレイン電極８（ａ）、ソース電極８
（ｂ）が形成されている。一方蓄積容量部１１では、対
向電極の上にゲート絶縁層５を介して透明電極からなる
画素電極９が形成されている。本実施例では、図１，図
２でわかるように画素電極の一部の所に蓄積容量部１１
を形成している。画素電極１１は、ＴＦＴのソース電極
８（ｂ）と接続されている。その上部にＳｉＮx膜等か
らなるパッシベーション層１２を形成してある。
のプラズマＣＶＤで形成したＳｉＮ膜よりなるゲート絶
縁膜５が対向電極の絶縁層と共通で形成され、その上に
島状に厚さ３００ｎｍのアモルファスＳｉよりなる半導
体層６、厚さ１００ｎｍのアモルファス、あるいは微結
晶のｎ+Ｓｉよりなるオーミックコンタクト層７、さら
にＡｌよりなるドレイン電極８（ａ）、ソース電極８
（ｂ）が形成されている。一方蓄積容量部１１では、対
向電極の上にゲート絶縁層５を介して透明電極からなる
画素電極９が形成されている。本実施例では、図１，図
２でわかるように画素電極の一部の所に蓄積容量部１１
を形成している。画素電極１１は、ＴＦＴのソース電極
８（ｂ）と接続されている。その上部にＳｉＮx膜等か
らなるパッシベーション層１２を形成してある。
【００２３】この時、ＴＦＴ部１０のゲート電極を構成
する第２のゲート電極４（ａ）は、第１のゲート電極３
（ａ）よりも幅が広く、かつ少なくとも上部に半導体層
のあるＴＦＴ部では、第１のゲート電極の全面を覆うよ
うに形成されているので、ゲート電極の段差は、２層合
計の段差とはならず、各層の膜厚に基づく段差ですむ。
する第２のゲート電極４（ａ）は、第１のゲート電極３
（ａ）よりも幅が広く、かつ少なくとも上部に半導体層
のあるＴＦＴ部では、第１のゲート電極の全面を覆うよ
うに形成されているので、ゲート電極の段差は、２層合
計の段差とはならず、各層の膜厚に基づく段差ですむ。
【００２４】本実施例では、配線部での段差は１０００
Åとなるので、カバレージ不良の発生は見られなかっ
た。
Åとなるので、カバレージ不良の発生は見られなかっ
た。
【００２５】本実施例の液晶表示装置は、図２に示すと
おり背面（外側）に偏光板１８、液晶側にカラーフィル
ター１５、ＴＦＴ１０及びドレイン、ゲートのバスライ
ン上部のブラックマトリクス１６、さらにその上にＩＴ
Ｏ等の透明電極からなる共通電極１４、ガラス基板１７
と液晶１３を配して構成した。
おり背面（外側）に偏光板１８、液晶側にカラーフィル
ター１５、ＴＦＴ１０及びドレイン、ゲートのバスライ
ン上部のブラックマトリクス１６、さらにその上にＩＴ
Ｏ等の透明電極からなる共通電極１４、ガラス基板１７
と液晶１３を配して構成した。
【００２６】（実施例２）図３に第２の実施例のセルの
１部分の模式図を示す。ここではガラス基板からパッシ
ベーション膜までの断面図が示されている。
１部分の模式図を示す。ここではガラス基板からパッシ
ベーション膜までの断面図が示されている。
【００２７】図２と共通の部分には、図２と同じ番号を
つけている。
つけている。
【００２８】図３において、ＴＦＴ部１０のゲート配線
は、透明電極からなる第１のゲート電極３（ａ）よりも
金属からなる第２のゲート電極４（ａ）の方が幅が小さ
く形成されている。しかしＴＦＴのチャネル部は、全て
金属の第２のゲート電極上に形成されており、ＴＦＴの
スレシュホールド電圧Ｖｔｈのずれは実質的にない。
は、透明電極からなる第１のゲート電極３（ａ）よりも
金属からなる第２のゲート電極４（ａ）の方が幅が小さ
く形成されている。しかしＴＦＴのチャネル部は、全て
金属の第２のゲート電極上に形成されており、ＴＦＴの
スレシュホールド電圧Ｖｔｈのずれは実質的にない。
【００２９】その他の構成は図２と同様とした。
【００３０】
【発明の効果】以上説明したように、液晶と並列に接続
する蓄積容量の画素電極に対する対向電極を、透明電極
と透明電極上の一部に形成された金属配線の２層構造と
し、対向電極と共通の２層の電極材でＴＦＴのゲート電
極を構成（２層のゲート電極材は、どちらか一方が、他
方の電極の内側に配置した構成）することにより、高い
画素の開口率を保ちながら、蓄積容量を形成することが
できる。さらには、ゲート電極の段差を大きくしないで
ゲート電極の配線抵抗を下げることができ、大面積、高
精細の液晶表示装置においても、明るく応答の良好な液
晶表示装置を提供することができる。
する蓄積容量の画素電極に対する対向電極を、透明電極
と透明電極上の一部に形成された金属配線の２層構造と
し、対向電極と共通の２層の電極材でＴＦＴのゲート電
極を構成（２層のゲート電極材は、どちらか一方が、他
方の電極の内側に配置した構成）することにより、高い
画素の開口率を保ちながら、蓄積容量を形成することが
できる。さらには、ゲート電極の段差を大きくしないで
ゲート電極の配線抵抗を下げることができ、大面積、高
精細の液晶表示装置においても、明るく応答の良好な液
晶表示装置を提供することができる。
【図１】本発明の液晶表示装置の１例を示す模式図
【図２】図１のＡ−Ａ′断面を示す図
【図３】本発明の他の１例を示す模式図
【図４】従来の液晶表示装置を示す模式図
１，１７ ガラス ３（ａ） 第１ゲート電極 ３（ｂ） 第１対向電極 ４（ａ） 第２ゲート電極 ４（ｂ） 第２対向電極 １０ ＴＦＴ部 １１ 蓄積容量部 ９ 画素電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 3/36 Ｈ０１Ｌ 29/786
Claims (3)
- 【請求項１】 薄膜トランジスタをスイッチング素子に
用いた液晶表示装置において、 液晶と並列に接続される蓄積容量部の対向電極が透明電
極と、該透明電極上の一部に形成された金属配線の２層
構成からなり、 前記薄膜トランジスタのゲート電極が、対向電極とそれ
ぞれ共通の透明電極と金属配線による電極からなる２層
構成からなることを特徴とする液晶表示装置。 - 【請求項２】 前記薄膜トランジスタの２層構成のゲー
ト電極は、互いに幅が異なり、一方の電極が他方の電極
の内側に形成されている請求項１の液晶表示装置。 - 【請求項３】 前記蓄積容量部の対向電極と画素電極の
間に、ゲート絶縁膜と共通の絶縁膜が形成されている請
求項１の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28935693A JP3423380B2 (ja) | 1993-11-18 | 1993-11-18 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28935693A JP3423380B2 (ja) | 1993-11-18 | 1993-11-18 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07140489A true JPH07140489A (ja) | 1995-06-02 |
| JP3423380B2 JP3423380B2 (ja) | 2003-07-07 |
Family
ID=17742149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28935693A Expired - Fee Related JP3423380B2 (ja) | 1993-11-18 | 1993-11-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3423380B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10142630A (ja) * | 1996-11-13 | 1998-05-29 | Mitsubishi Electric Corp | 液晶ディスプレイ装置及びその製造方法 |
| KR100336887B1 (ko) * | 1998-08-24 | 2003-06-02 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 |
| KR100409259B1 (ko) * | 2000-07-24 | 2003-12-18 | 마쯔시다덴기산교 가부시키가이샤 | 액정 표시 장치 |
| KR100456137B1 (ko) * | 2001-07-07 | 2004-11-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 어레이 기판 및 그의 제조방법 |
| KR100462381B1 (ko) * | 1997-12-29 | 2005-06-07 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자의 제조 방법 |
| CN100454124C (zh) * | 2005-11-04 | 2009-01-21 | 北京京东方光电科技有限公司 | 一种底部栅极薄膜晶体管阵列结构及其制造方法 |
| WO2010106920A1 (ja) * | 2009-03-18 | 2010-09-23 | コニカミノルタホールディングス株式会社 | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
| JP2011029310A (ja) * | 2009-07-23 | 2011-02-10 | Mitsubishi Electric Corp | Ｔｆｔ基板及びその製造方法 |
| JP2017152714A (ja) * | 2009-03-05 | 2017-08-31 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
1993
- 1993-11-18 JP JP28935693A patent/JP3423380B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10142630A (ja) * | 1996-11-13 | 1998-05-29 | Mitsubishi Electric Corp | 液晶ディスプレイ装置及びその製造方法 |
| KR100462381B1 (ko) * | 1997-12-29 | 2005-06-07 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자의 제조 방법 |
| KR100336887B1 (ko) * | 1998-08-24 | 2003-06-02 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치 |
| KR100409259B1 (ko) * | 2000-07-24 | 2003-12-18 | 마쯔시다덴기산교 가부시키가이샤 | 액정 표시 장치 |
| KR100456137B1 (ko) * | 2001-07-07 | 2004-11-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 어레이 기판 및 그의 제조방법 |
| CN100454124C (zh) * | 2005-11-04 | 2009-01-21 | 北京京东方光电科技有限公司 | 一种底部栅极薄膜晶体管阵列结构及其制造方法 |
| JP2017152714A (ja) * | 2009-03-05 | 2017-08-31 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2018195836A (ja) * | 2009-03-05 | 2018-12-06 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020038965A (ja) * | 2009-03-05 | 2020-03-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
| WO2010106920A1 (ja) * | 2009-03-18 | 2010-09-23 | コニカミノルタホールディングス株式会社 | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
| JP2011029310A (ja) * | 2009-07-23 | 2011-02-10 | Mitsubishi Electric Corp | Ｔｆｔ基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3423380B2 (ja) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2924506B2 (ja) | アクティブマトリックス型液晶表示装置の画素構造 | |
| US6914260B2 (en) | Electro-optical device | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| JP4402197B2 (ja) | アクティブマトリクス型表示装置 | |
| US5426523A (en) | Liquid crystal display having a light blocking film on stepped portions | |
| JP3218322B2 (ja) | 液晶表示素子及びその製造方法 | |
| JP2001013520A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH0456828A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JP2003075871A (ja) | 液晶表示素子 | |
| JP3423380B2 (ja) | 液晶表示装置 | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| JP4703258B2 (ja) | 薄膜トランジスタ基板及び液晶表示パネル | |
| KR20000040730A (ko) | 액정표시장치의 축적캐패시터 구조 및 그 제조방법 | |
| JP2874256B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JPH0618921A (ja) | マトリックス型表示装置 | |
| JPH05297346A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0690373B2 (ja) | アクティブマトリクス基板 | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| JP3250005B2 (ja) | 薄膜トランジスタアレイ基板 | |
| JPH0588199A (ja) | 液晶表示装置 | |
| JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH06250224A (ja) | 液晶表示装置 | |
| JPH0572561A (ja) | アクテイブマトリクス基板 | |
| JPH0618922A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030408 |
|
| LAPS | Cancellation because of no payment of annual fees |