JPH07130937A

JPH07130937A - 表面実装型半導体装置およびその製造に用いるリードフレーム

Info

Publication number: JPH07130937A
Application number: JP5276844A
Authority: JP
Inventors: Takayuki Ochiai; 孝行落合
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-11-05
Filing date: 1993-11-05
Publication date: 1995-05-19

Abstract

(57)【要約】【目的】表面実装型半導体装置におけるリードフット
部の接着信頼度向上。【構成】表面実装型半導体装置１において、リードフ
ット部４に半田２２が吸い込まれる吸込孔５（空隙部１
１）が設けられ、配線基板２０のマウントパッド２１に
リードフット部４が半田２２で接着された際、前記吸込
孔５にも半田２２が入り込んで食込部２３が形成された
構造になっている。したがって、半田２２とリードフッ
ト部４との接触面積の増大およびリードフット部４の吸
込孔５内への半田２２の食込によって半田２２とリード
フット部４との接合強度の向上が図れ、配線基板２０に
対するリード３の接合（実装）の信頼性が高くなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表面実装型半導体装置お
よびその製造に用いるリードフレーム、特に配線基板の
マウントパッドにリード先端のリードフット部を半田に
よって接続する実装技術に関する。

【０００２】

【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化，小型化，薄型化が要請されてい
る。この結果、組み込まれる電子部品の端子（リード，
ピン）のピッチが狭小化するとともに、端子数も増大し
て多ピン化傾向にある。また、電子機器に組み込まれる
電子部品の多くは、表面実装（面付け）が可能な構造に
移行して来ている。また、電子部品の製造コスト低減の
ために、パッケージ形態としては、材料が安くかつ生産
性が良好な樹脂封止（レジンパッケージ）型半導体装置
が多用されている。レジンパッケージ型半導体装置とし
ては、金属製のリードフレームを用いるもの、表面にリ
ードを形成した絶縁性フィルムを用いるもの（ＴＣＰ：
Tape Carrier Package）等が知られている。

【０００３】表面実装（サーフェスマウント用パッケー
ジ）の動向については、たとえば、「ＮＥＣ技報」Vol.
40 No.10/1987 、P213〜P216に記載されている。この文
献には、現在のＩＣ用面付けパッケージとして、ＳＯＰ
(Small Outline Package),ＱＦＰ (Quad Flat Packag
e)，ＰＬＣＣ（Plastic Leaded Chip Carrier), ＳＯＪ
(Small Outline J-bend) を挙げている。また、この文
献には、面付けパッケージをリード形状で分類し、主要
なリード形状として、ガルウィング，Ｊベンド，バット
リードを挙げている。また、この文献には、ＥＩＡＪ
（日本電子機械工業会）によるＱＦＰの通則 (1986年)
に触れられ、パッケージから突出するリード寸法につい
て記載されている。パッケージから延在するリードの水
平方向の全長をＬ₁とし、マウントパッドに乗るリード
先端長さ（水平成分）をＬ、パッケージから突出する水
平部分の長さをＬ₂とした場合、現状では、Ｌ₁は２．
０〜４．０ｍｍ、Ｌは０．８〜２．８ｍｍ、Ｌ₂は１．
２ｍｍであるが、将来は、Ｌ₁は１．４〜１．８ｍｍ、
Ｌは０．６〜１．０ｍｍ、Ｌ₂は０．８ｍｍとなる旨記
載されている。さらに、この文献には、面付けパッケー
ジの問題点として、（１）はんだ付け信頼度が不透明
（はんだ付け方法の多様化と技術開発の遅れ）、（２）
熱ストレス印加後の信頼度が不透明（はんだ付け方法の
多様化と評価遅れ）が指摘されている。

【０００４】一方、工業調査会発行「電子材料」1991年
４月号、同年４月１日発行、Ｐ22〜Ｐ28には、ファイン
ピッチのＳＭＴ（Surface Mount Technology）実装につ
いて記載されている。この文献には、ファインピッチタ
イプのＩＣパッケージを一括リフローソルダリングで実
装する方法が開示されている。この実装方法では、配線
板に予備ハンダを付けた後、ハンダペーストを印刷す
る。つぎに、ＱＦＰ（Quad Flat Package ）をマウント
した後、ファインピッチパッケージとなるＴＣＰ（Tape
Carrier Package）を実装するために接着剤を塗布し、
その後ＴＣＰをマウントする。最後に一括リフローソル
ダリングを行ってＱＦＰおよびＴＣＰの実装が終了す
る。

【０００５】

【発明が解決しようとする課題】ＬＳＩのリードフレー
ムを実装基板に接着させる際に、あらかじめ両者に半田
処理を行いリフローを行っている。しかし、製造バラツ
キによる平坦度不足や微細ピッチ化に伴いフレームの接
着面が小さくなり、接着強度が弱くなってきている。そ
のため、強度向上策として、半田の量を過剰にして接着
強度を確保する方法、また、特定リードを太くし強度を
確保する方法が採用されている。しかし、従来のこの種
の方法では、ＬＳＩの表面実装技術において、リードを
実装基板に接着する際、半田プリッジやリード浮き（リ
ード剥がれ）が生じ、装置故障に至ってしまうことがあ
る。

【０００６】本発明の目的はリードフット部の接着信頼
度向上を達成できる表面実装型半導体装置を提供するこ
とにある。

【０００７】本発明の他の目的は、実装信頼性の向上が
達成できるリードフレームを提供することにある。本発
明の前記ならびにそのほかの目的と新規な特徴は、本明
細書の記述および添付図面からあきらかになるであろ
う。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の表面実装型半導
体装置においては、リードフット部に半田が吸い込まれ
る吸込孔（空隙部）が設けられ、配線基板のマウントパ
ッドにリードフット部が半田で接着された際、前記吸込
孔にも半田が入り込んで実装がなされる構造になってい
る。したがって、本発明の表面実装型半導体装置を製造
するためのリードフレームにおいては、リードフット部
となる部分に２つの吸込孔が設けられている。

【０００９】

【作用】本発明の表面実装型半導体装置は、配線基板に
実装される際、リードフット部の吸込孔（空隙部）にも
半田が吸い込まれて充填されることから、半田とリード
フット部との剥がれが置き難くなるとともに、半田とリ
ードフット部との接触面積の増大もあり、配線基板のマ
ウントパッドとの接合強度も高くなり、実装の信頼性が
高くなる。したがって、表面実装型半導体装置の完成
時、リードフット部に吸込孔が形成されるような本発明
のリードフレームは、実装信頼性を高めることができる
ようになる。

【００１０】

【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明の一実施例による表面実装型
半導体装置の実装状態を示す断面図、図２は同じく実装
状態のリードフット部を示す拡大斜視図、図３は本発明
の一実施例によるリードフレームを示す平面図、図４は
本発明による半導体装置を示す斜視図である。

【００１１】本発明の表面実装型半導体装置１は、外観
的には、図４に示すように、矩形のパッケージ２と、こ
のパッケージ２の周面から突出する複数のリード３とか
らなっている。この例では、前記リード３はガルウィン
グ型となっている。また、これが本発明の特徴の一つで
あるが、図１，図２，図４に示すように、前記リード３
の先端のリードフット部４には、上下に貫通する吸込孔
５がそれぞれ２個設けられている。前記吸込孔５は実装
時、溶けた半田が入り込む空隙部１１となる。前記半導
体装置１を配線基板２０に実装する場合、前記半導体装
置１のリード３の先端のリードフット部４が、配線基板
２０の表面に設けられたマウントパッド２１に載せられ
る。その後、リフローソルダリングによって、前記リー
ドフット部４やマウントパッド２１にあらかじめ付着さ
せておいた半田を溶かし、溶けた半田２２でマウントパ
ッド２１とリードフット部４とを固定する。この際、溶
けた半田２２は、リードフット部４の吸込孔５（空隙部
１１）に吸い込まれ、食込部２３が形成されることにな
る。この結果、前記食込部２３の存在によって、リード
フット部４と半田２２との接触面積が増大して、リード
フット部４と半田２２との接合強度が高くなる。また、
前記食込部２３は、リードフット部４に食い込む状態と
なり、吸込孔５に入り込んだ半田２２がリードフット部
４から抜け難くなり、接合強度は更に高くなる。したが
って、前記吸込孔５を上部に向かうに連れて徐々に孔径
が大きくなるテーパ孔あるいは上部の孔径が大きくなる
段付き孔とすれば、リードフット部４から食込部２３が
さらに抜け難くなる。

【００１２】ここで、半導体装置１の構造について、図
１を参照しながら簡単に説明する。半導体装置１はパッ
ケージ２の周面から複数のリード３を突出させる。同図
では、説明の便宜上リード３の数を大幅に少なくしてい
るが、実際には、百数十〜二百数十と多い。また、リー
ド３の幅は０．３ｍｍとなるとともに、リードピッチは
０．６５ｍｍとなる。また、リードフット部４の長さ
は、０．８ｍｍとなり、吸込孔５は直径０．１〜０．１
５ｍｍとなる。リード３はパッケージ２の内外に亘って
延在している。また、前記パッケージ２の中央には前記
リード３と同一の材質で形成されたタブ６が設けられて
いる。このタブ６の上面にはＬＳＩ等からなる半導体チ
ップ７が接合材９を介して固定されている。前記半導体
チップ７の図示しない電極と、前記リード３の内端は導
電性のワイヤ１０で電気的に接続されている。

【００１３】つぎに、本発明の半導体装置の製造方法に
ついて説明する。最初に図３に示すようにリードフレー
ム３１が用意される。このリードフレーム３１は、Ｆｅ
−Ｎｉ合金板やＣｕ合金板等をエッチングによりまたは
プレスによってパターニングすることによって製造され
る。リードフレーム３１は同図に示すように、一対の平
行に延在する外枠３２と、この一対の外枠３２を連結し
かつ外枠３２に直交する方向に延在する一対の内枠３３
とによって形成される枠構造となっている。また、前記
枠の中央には矩形状のタブ（支持体）６が配置されてい
るとともに、このタブ６は一対の枠の隅の太幅部３４か
ら延在するタブ吊りリード３５によって支持されてい
る。また、前記内枠３３および外枠３２から前記タブ６
に向かって複数のリード３が延在している。また、相互
に平行に延在するリード部分において、各リード３はダ
ム３６によって連結されている。このダム３６は、前記
内枠３３または外枠３２に平行に配置されるとともに、
枠の隅の太幅部３４に連結されている。また、これが本
発明の特徴の一つであるが、本発明のリードフレーム３
１においては、外枠３２および内枠３３に近い部分に吸
込孔５が設けられている。この吸込孔５が設けられる部
分は、本発明のリードフレーム３１を用いて表面実装型
半導体装置を製造した場合、すなわち、ガルウィング型
の半導体装置を製造した場合、図４および図２に示すよ
うにリードフット部４となる部分である。また、前記外
枠３２にはガイド孔３７，３９が設けられている。

【００１４】なお、リードフレーム３１は図では、説明
の便宜上リード３の数を大幅に少なくしているが、実際
には、百数十〜二百数十と多い。また、リード３の幅は
０．３ｍｍとなるとともに、リードピッチは０．６５ｍ
ｍとなる。また、リードフット部４の長さは、０．８ｍ
ｍとなり、吸込孔５は溶けた半田が吸い込める程度の大
きさのあな、たとえば、直径０．１〜０．１５ｍｍの孔
となっている。

【００１５】つぎに、このようなリードフレーム３１に
対してチップボンディング，ワイヤボンディングが行わ
れる。すなわち、前記リードフレーム３１のタブ６上に
接合材９（図１参照）を介して半導体チップ７が固定さ
れる。その後、半導体チップ７の図示しない電極と、リ
ード３の内端が導電性のワイヤ１０で接続される。図３
はチップボンディング，ワイヤボンディングが終了した
組立後のリードフレーム３１をも示す図である。

【００１６】つぎに、組立が終了したリードフレーム３
１は、常用のトランスファモールド装置によって、所定
部がモールドされてパッケージ２（図３参照）が形成さ
れる。その後、前記リードフレーム３１はトランスファ
モールド型から取り外され、不要リードフレーム部分が
切断除去されるとともに、リード成形が行われ、図１お
よび図４に示されるようなガルウィング型の半導体装置
１が製造される。このような半導体装置１においてリー
ド３のリードフット部４には、吸込孔５が形成されるこ
とになる。

【００１７】

【発明の効果】（１）本発明の表面実装型半導体装置
は、リードのリードフット部に空隙部を形成する吸込孔
が設けられていることから、配線基板にリフローソルダ
リングによって実装した場合、溶けた半田が前記吸込孔
内に入り込んで食込部が形成されるため、半田とリード
フット部との接着面積が増大し、接合強度の向上が図れ
るという効果が得られる。

【００１８】（２）上記（１）により、本発明の表面実
装型半導体装置は、リードフット部の吸込孔内に半田が
食い込むことから、食い込んだ半田が吸込孔から抜け難
くなり、半田とリードフット部との接合強度が向上する
という効果が得られる。

【００１９】（３）上記（１）により、本発明の表面実
装型半導体装置は、リードフット部の吸込孔に溶けた半
田を吸い込む構造となっていることから、溶けた半田が
隣接するマウントパッドに向かって流れ難くなり、半田
プリッジ等の不良発生頻度が極端に低くなるという効果
が得られる。

【００２０】（４）上記（１）〜（３）により、本発明
によれば表面実装型半導体装置の実装基板（配線基板）
への接合強度の向上が図れることから、電子機器製造に
おける表面実装型半導体装置の実装不良（システムダウ
ン）低減が達成できるという相乗効果が得られる。

【００２１】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
溶けた半田が入り込む空隙部としては、円形断面の吸込
孔５以外に、図５で示すように、四角形あるいは他の形
状でも良い。

【００２２】図６は本発明の他の実施例による半導体装
置の実装状態のリードフット部を示す拡大模式図であ
る。この実施例においては、空隙部１１をリードフット
部４の下面に設けた窪み４０で形成している。この例に
おいても、実装時前記窪み４０に半田を食い込ませるこ
とができることから、接着面積の増大および半田の食い
込みが図れ、半田とリードフット部４との接合強度向上
を図ることができる。前記窪み４０のパターンは、溶け
た半田２２が吸い込めるのならどのような形でもよい。

【００２３】図７は本発明の他の実施例による半導体装
置の実装状態のリードフット部を示す拡大模式図であ
る。この実施例においては、空隙部１１をリードフット
部４の下面に設けた複数の平行溝４１で形成してある。
この例でも実装時前記平行溝４１に半田を食い込ませる
ことができるため、接着面積の増大および半田の食い込
みが図れ、半田とリードフット部４との接合強度向上を
図ることができる。前記平行溝４１のパターンや断面形
状は、溶けた半田２２が吸い込めるのならどのような形
でもよい。

【００２４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である表面実
装型半導体装置の実装技術に適用した場合について説明
したが、それに限定されるものではない。本発明は少な
くとも表面実装型の電子部品にも同様に適用できる。

【図面の簡単な説明】

【図１】本発明の一実施例による半導体装置の実装状態
を示す断面図である。

【図２】本発明の一実施例による半導体装置の実装状態
のリードフット部を示す拡大斜視図である。

【図３】本発明の一実施例によるリードフレームを示す
平面図である。

【図４】本発明の一実施例による半導体装置を示す斜視
図である。

【図５】本発明の他の実施例による半導体装置の実装状
態のリードフット部を示す拡大斜視図である。

【図６】本発明の他の実施例による半導体装置の実装状
態のリードフット部を示す拡大模式図である。

【図７】本発明の他の実施例による半導体装置の実装状
態のリードフット部を示す拡大模式図である。

【符号の説明】

１…半導体装置、２…パッケージ、３…リード、４…リ
ードフット部、５…吸込孔、６…タブ、７…半導体チッ
プ、９…接合材、１０…ワイヤ、１１…空隙部、２０…
配線基板、２１…マウントパッド、２２…半田、２３…
食込部、３１…リードフレーム、３２…外枠、３３…内
枠、３４…太幅部、３５…タブ吊りリード、３６…ダ
ム、３７，３９…ガイド孔、４０…窪み、４１…平行
溝。

Claims

【特許請求の範囲】

【請求項１】パッケージと、このパッケージの周囲か
ら延在する複数のリードとからなり、かつ配線基板のマ
ウントパッドに前記リード先端のリードフット部が半田
を介して接続される構造の表面実装型半導体装置であっ
て、前記リードフット部に半田が吸い込まれる空隙部が
設けられていることを特徴とする表面実装型半導体装
置。
【請求項２】前記空隙部はリードフット部を実装面に
交差する貫通孔で形成されていることを特徴とする請求
項１記載の表面実装型半導体装置。
【請求項３】前記空隙部はリードフット部の実装面に
設けられた１乃至複数の窪みで形成されていることを特
徴とする請求項１記載の表面実装型半導体装置。
【請求項４】表面実装型半導体装置の製造に用いるリ
ードフレームであって、前記リードフレームにおける各
リードのリードフット部となる部分に貫通孔または少な
くとも１つの窪みで形成される空隙部が設けられている
ことを特徴とするリードフレーム。