JPH07129428A - Ａｓｉｃマイコン開発支援装置 - Google Patents
Ａｓｉｃマイコン開発支援装置Info
- Publication number
- JPH07129428A JPH07129428A JP5294096A JP29409693A JPH07129428A JP H07129428 A JPH07129428 A JP H07129428A JP 5294096 A JP5294096 A JP 5294096A JP 29409693 A JP29409693 A JP 29409693A JP H07129428 A JPH07129428 A JP H07129428A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- microcomputer
- asic
- unit
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 ＡＳＩＣマイコンの開発において、チップ作
成前にプロトタイプを完成でき、システム確認が可能な
装置を提供することにより、チップ再製作の時間と費用
を削減する。 【構成】 ＣＰＵのＩＣＥ１３と、ユーザ・ロジックを
実現したデバイスを実装するためのユーザ・ロジック実
装部１４と、実チップを実装するための実チップ・イン
タフェース部１５と、ターゲットと接続するためのター
ゲット・インタフェース部１６と、それらの間を自由に
配線できる配線部１７を持ち、ＡＳＩＣマイコンのチッ
プ作成以前にチップと同様な機能を実現しシステム・デ
バッグを可能とする。
成前にプロトタイプを完成でき、システム確認が可能な
装置を提供することにより、チップ再製作の時間と費用
を削減する。 【構成】 ＣＰＵのＩＣＥ１３と、ユーザ・ロジックを
実現したデバイスを実装するためのユーザ・ロジック実
装部１４と、実チップを実装するための実チップ・イン
タフェース部１５と、ターゲットと接続するためのター
ゲット・インタフェース部１６と、それらの間を自由に
配線できる配線部１７を持ち、ＡＳＩＣマイコンのチッ
プ作成以前にチップと同様な機能を実現しシステム・デ
バッグを可能とする。
Description
【０００１】
【産業上の利用分野】この発明は、ＣＰＵをコアとして
周辺ＬＳＩならびにユーザ個別のランダム・ロジックを
１チップ化したＡＳＩＣマイコンの開発支援装置につい
てのものである。
周辺ＬＳＩならびにユーザ個別のランダム・ロジックを
１チップ化したＡＳＩＣマイコンの開発支援装置につい
てのものである。
【０００２】
【従来の技術】ＡＳＩＣマイコンとは、ＣＰＵとユーザ
個別のランダム・ロジックならびに、場合によっては複
数の周辺ＬＳＩを１チップ化したものである。ＡＳＩＣ
マイコンの内部のブロック図の一例を図２に示す。図２
で、２１はＣＰＵコア、２２はＣＰＵ周辺機能のマクロ
セル、２３は自由に論理回路を組めるユーザ・ロジック
部である。
個別のランダム・ロジックならびに、場合によっては複
数の周辺ＬＳＩを１チップ化したものである。ＡＳＩＣ
マイコンの内部のブロック図の一例を図２に示す。図２
で、２１はＣＰＵコア、２２はＣＰＵ周辺機能のマクロ
セル、２３は自由に論理回路を組めるユーザ・ロジック
部である。
【０００３】このようにＡＳＩＣマイコンは、ＣＰＵと
ＣＰＵ周辺ＬＳＩならびに論理回路をバラバラで組んで
いたものを１チップ化できるので、機器の小型化・信頼
性向上・コストダウンを図ることができる。このように
ＡＳＩＣマイコンは、高機能、高信頼性、低価格を実現
できるので今後の成長が見込まれている。
ＣＰＵ周辺ＬＳＩならびに論理回路をバラバラで組んで
いたものを１チップ化できるので、機器の小型化・信頼
性向上・コストダウンを図ることができる。このように
ＡＳＩＣマイコンは、高機能、高信頼性、低価格を実現
できるので今後の成長が見込まれている。
【０００４】図３は、このようなＡＳＩＣマイコンを使
用した機器を開発するときの従来技術における開発フロ
ーである。以下、図３を参照して従来の開発手順を説明
する。システム設計後、ハードウェア／ソフトウェアの
個別設計に移る。そして、ハードウェア設計において、
ＡＳＩＣマイコンを使用する場合はどのブロックをＡＳ
ＩＣマイコンの中に入れるかの検討を行う。その後、ユ
ーザ・ロジック部の回路ができ上がればシミュレーショ
ンを行い、論理検証・タイミング検証を行う。
用した機器を開発するときの従来技術における開発フロ
ーである。以下、図３を参照して従来の開発手順を説明
する。システム設計後、ハードウェア／ソフトウェアの
個別設計に移る。そして、ハードウェア設計において、
ＡＳＩＣマイコンを使用する場合はどのブロックをＡＳ
ＩＣマイコンの中に入れるかの検討を行う。その後、ユ
ーザ・ロジック部の回路ができ上がればシミュレーショ
ンを行い、論理検証・タイミング検証を行う。
【０００５】ＡＳＩＣマイコンのチップ単体での検証が
終わればチップ作成に入り、サンプルを作成する。ＡＳ
ＩＣマイコンとして集積化する回路以外はプリント板に
回路が組まれ、ＡＳＩＣマイコンができあがった後、プ
リント板がアッセンブリされる。そこで初めてハードウ
ェア全体としての検証（デバック）が行われる。その時
点でＡＳＩＣマイコンチップの仕様に起因する不具合
（バグ）が発見されればチップの作り直し（チップ再製
作）を行う。ハードウェアの検証が終われば、ソフトウ
ェアとの結合試験（結合デバック）が行われ、システム
全体としての検証が行われる。ここでも、チップの仕様
に起因する不具合が発見されればチップの作り直しとい
うことになる。
終わればチップ作成に入り、サンプルを作成する。ＡＳ
ＩＣマイコンとして集積化する回路以外はプリント板に
回路が組まれ、ＡＳＩＣマイコンができあがった後、プ
リント板がアッセンブリされる。そこで初めてハードウ
ェア全体としての検証（デバック）が行われる。その時
点でＡＳＩＣマイコンチップの仕様に起因する不具合
（バグ）が発見されればチップの作り直し（チップ再製
作）を行う。ハードウェアの検証が終われば、ソフトウ
ェアとの結合試験（結合デバック）が行われ、システム
全体としての検証が行われる。ここでも、チップの仕様
に起因する不具合が発見されればチップの作り直しとい
うことになる。
【０００６】
【発明が解決しようとする課題】このように従来技術に
おけるＡＳＩＣマイコンの開発では、ＡＳＩＣマイコン
チップを作成してからデバックを行うが、システム的な
不具合は工程の後になればなるほど発見される確率が高
くなる。もし、システム的な不具合がチップに起因した
内容の場合、従来ではその都度チップの作り直しを行わ
なければならなかった。このため、ＡＳＩＣマイコンの
開発効率が非常に悪く、多大な開発時間と費用がかかっ
てしまうという問題がある。
おけるＡＳＩＣマイコンの開発では、ＡＳＩＣマイコン
チップを作成してからデバックを行うが、システム的な
不具合は工程の後になればなるほど発見される確率が高
くなる。もし、システム的な不具合がチップに起因した
内容の場合、従来ではその都度チップの作り直しを行わ
なければならなかった。このため、ＡＳＩＣマイコンの
開発効率が非常に悪く、多大な開発時間と費用がかかっ
てしまうという問題がある。
【０００７】この発明は、ＡＳＩＣマイコンチップが完
成する以前にプロトタイプを完成させ、機能検証、ソフ
トウェアのデバッグを先行して行うＡＳＩＣマイコン開
発支援装置を提供することを目的とする。
成する以前にプロトタイプを完成させ、機能検証、ソフ
トウェアのデバッグを先行して行うＡＳＩＣマイコン開
発支援装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、この発明は、ＡＳＩＣマイコンのマイコン部分をデ
バックするデバック部と、ユーザ・ロジックを実現した
デバイスを実装するためのユーザ・ロジック実装部と、
既存のチップを実装するための実チップ・インタフェー
ス部と、ＡＳＩＣマイコンが実装されるターゲットと接
続するためのターゲット・インタフェース部と、デバッ
ク部、ユーザ・ロジック実装部、実チップ・インタフェ
ース部およびターゲット・インタフェース部間を任意に
配線可能な配線部とを備え、配線部により各構成要素間
を有機的に接続することにより、ＡＳＩＣマイコンのチ
ップ作成以前にハードウェアとソフトウェアを結合した
システム・デバッグを行う。
に、この発明は、ＡＳＩＣマイコンのマイコン部分をデ
バックするデバック部と、ユーザ・ロジックを実現した
デバイスを実装するためのユーザ・ロジック実装部と、
既存のチップを実装するための実チップ・インタフェー
ス部と、ＡＳＩＣマイコンが実装されるターゲットと接
続するためのターゲット・インタフェース部と、デバッ
ク部、ユーザ・ロジック実装部、実チップ・インタフェ
ース部およびターゲット・インタフェース部間を任意に
配線可能な配線部とを備え、配線部により各構成要素間
を有機的に接続することにより、ＡＳＩＣマイコンのチ
ップ作成以前にハードウェアとソフトウェアを結合した
システム・デバッグを行う。
【０００９】
【作用】この発明によれば、開発するＡＳＩＣマイコン
に応じてＡＳＩＣマイコン開発支援装置内のデバック
部、ユーザ・ロジック実装部、実チップ・インタフェー
ス部およびターゲット・インタフェース部間の接続を配
線部により行うことで、ＡＳＩＣマイコンのチップを作
成したのと同様の試験環境を実現し、ＡＳＩＣマイコン
のチップ作成以前にハードウェアとソフトウェアを結合
したシステム・デバッグまでの試験を行う。
に応じてＡＳＩＣマイコン開発支援装置内のデバック
部、ユーザ・ロジック実装部、実チップ・インタフェー
ス部およびターゲット・インタフェース部間の接続を配
線部により行うことで、ＡＳＩＣマイコンのチップを作
成したのと同様の試験環境を実現し、ＡＳＩＣマイコン
のチップ作成以前にハードウェアとソフトウェアを結合
したシステム・デバッグまでの試験を行う。
【００１０】
【実施例】次に、この発明によるＡＳＩＣマイコン開発
支援装置の実施例の機能ブロック図を図１に示す。図１
において、１０はこの発明の実施例によるＡＳＩＣマイ
コン開発支援装置、１１はＡＳＩＣマイコン開発支援装
置１０を制御するためのホストコンピュータ、１２はＡ
ＳＩＣマイコンが実装される装置（以下、ターゲットと
称す）、１３はＡＳＩＣマイコンのマイコン部分をデバ
ックするＣＰＵ用ＩＣＥ、１４はユーザ・ロジックを実
装するためのブロック、１５は実際にある既存のチップ
を搭載するための実チップ・インタフェース部、１６は
ターゲット回路がある場合にそこにインサーキットする
ためのターゲット・インタフェース部、１７はこれらの
ブロックをプログラマブルに配線するためのプログラマ
ブル配線部である。
支援装置の実施例の機能ブロック図を図１に示す。図１
において、１０はこの発明の実施例によるＡＳＩＣマイ
コン開発支援装置、１１はＡＳＩＣマイコン開発支援装
置１０を制御するためのホストコンピュータ、１２はＡ
ＳＩＣマイコンが実装される装置（以下、ターゲットと
称す）、１３はＡＳＩＣマイコンのマイコン部分をデバ
ックするＣＰＵ用ＩＣＥ、１４はユーザ・ロジックを実
装するためのブロック、１５は実際にある既存のチップ
を搭載するための実チップ・インタフェース部、１６は
ターゲット回路がある場合にそこにインサーキットする
ためのターゲット・インタフェース部、１７はこれらの
ブロックをプログラマブルに配線するためのプログラマ
ブル配線部である。
【００１１】図１で、ＣＰＵ用ＩＣＥ１３は通常のＣＰ
ＵをデバックするＩＣＥ部であり、ＡＳＩＣ化するＣＰ
Ｕ１３１、制御部１３２、トリガ部１３３およびトレー
ス部１３４により構成されている。ＣＰＵ１３１・制御
部１３２・トリガ部１３３およびトレース部１３４はそ
れぞれバス接続されており、制御部１３２によりＩＣＥ
の制御が行われる。
ＵをデバックするＩＣＥ部であり、ＡＳＩＣ化するＣＰ
Ｕ１３１、制御部１３２、トリガ部１３３およびトレー
ス部１３４により構成されている。ＣＰＵ１３１・制御
部１３２・トリガ部１３３およびトレース部１３４はそ
れぞれバス接続されており、制御部１３２によりＩＣＥ
の制御が行われる。
【００１２】すなわち、制御部１３２は、トリガ部１３
３によりブレークポイントなどを制御し、トレース部１
３４によりＣＰＵ１３１の実行結果を記録する。このよ
うにＣＰＵ用ＩＣＥ１３により、ＣＰＵの実行・停止な
どの制御を行い、ソフトウェアのデバッグを可能とす
る。また、トレース機能によりＣＰＵの実行過程を記録
しておくことが可能である。
３によりブレークポイントなどを制御し、トレース部１
３４によりＣＰＵ１３１の実行結果を記録する。このよ
うにＣＰＵ用ＩＣＥ１３により、ＣＰＵの実行・停止な
どの制御を行い、ソフトウェアのデバッグを可能とす
る。また、トレース機能によりＣＰＵの実行過程を記録
しておくことが可能である。
【００１３】ユーザロジック・実装部１４は、ＡＳＩＣ
マイコンの一部として集積化されるユーザ・ロジックを
実装する部分で、たとえば外部で書き込んだ試作ゲート
アレイであるＦＰＧＡ（Field Programmable Gate Arra
y)を実装でき、ユーザのロジック回路を実現する。ま
た、たとえばこの部分をＳＲＡＭベースのＦＰＧＡで構
成すれば、本装置内でユーザ回路を書き込んだり、変更
したりすることが可能となる。
マイコンの一部として集積化されるユーザ・ロジックを
実装する部分で、たとえば外部で書き込んだ試作ゲート
アレイであるＦＰＧＡ（Field Programmable Gate Arra
y)を実装でき、ユーザのロジック回路を実現する。ま
た、たとえばこの部分をＳＲＡＭベースのＦＰＧＡで構
成すれば、本装置内でユーザ回路を書き込んだり、変更
したりすることが可能となる。
【００１４】実チップ実装部１５は実チップとのインタ
フェースをとる部分である。この実チップ実装部１５に
より、ＡＳＩＣマイコンの一部にたとえばＤＭＡＣ、Ｓ
ＩＯなど既存のＬＳＩの機能を盛り込む場合、実際にチ
ップがある場合はここに実装することでインタフェース
できる。
フェースをとる部分である。この実チップ実装部１５に
より、ＡＳＩＣマイコンの一部にたとえばＤＭＡＣ、Ｓ
ＩＯなど既存のＬＳＩの機能を盛り込む場合、実際にチ
ップがある場合はここに実装することでインタフェース
できる。
【００１５】ターゲット・インタフェース部１６はＡＳ
ＩＣマイコンが搭載されるターゲットとのインタフェー
ス部である。ＡＳＩＣマイコンを実装する基板がすでに
ある場合、この基板と接続することでシステム全体とし
ての確認が可能となる。つまり、一般的なＣＰＵ用のＩ
ＣＥがＣＰＵのソケットにインサーキットするように、
ＡＳＩＣマイコンが実装されるはずのソケットにインサ
ーキットすることができる。
ＩＣマイコンが搭載されるターゲットとのインタフェー
ス部である。ＡＳＩＣマイコンを実装する基板がすでに
ある場合、この基板と接続することでシステム全体とし
ての確認が可能となる。つまり、一般的なＣＰＵ用のＩ
ＣＥがＣＰＵのソケットにインサーキットするように、
ＡＳＩＣマイコンが実装されるはずのソケットにインサ
ーキットすることができる。
【００１６】プログラマブル配線１７は内部配線が自由
なプログラマブル配線部であり、これにより必要に応じ
て前述の各ブロック間の接続を任意に行うことができ
る。
なプログラマブル配線部であり、これにより必要に応じ
て前述の各ブロック間の接続を任意に行うことができ
る。
【００１７】以上のような構成の装置を用いた具体的な
使用方法を以下に示す。ユーザ・ロジック回路は外部で
ＦＰＧＡ化し、ユーザ・ロジック実装部１４に実装す
る。もし、周辺ＬＳＩが実際のチップとしてすでにある
ならば、実チップ実装部１５に実装する。また、ターゲ
ットがあればターゲット・インタフェース部１６を通し
てターゲット１２に接続する。
使用方法を以下に示す。ユーザ・ロジック回路は外部で
ＦＰＧＡ化し、ユーザ・ロジック実装部１４に実装す
る。もし、周辺ＬＳＩが実際のチップとしてすでにある
ならば、実チップ実装部１５に実装する。また、ターゲ
ットがあればターゲット・インタフェース部１６を通し
てターゲット１２に接続する。
【００１８】これら構成要素間の接続情報は、たとえば
ネットリストとしてホスト１１に与えられ、ホスト１１
からＡＳＩＣマイコン開発支援装置１０に与えられる。
これにより、プログラマブル配線部１７の内部配線が変
更され、各構成要素が有機的に接続されて所望のＡＳＩ
Ｃマイコンの機能が得られる。その後、ＣＰＵ用ＩＣＥ
１３を用いてソフトウェアのデバッグが行われ、システ
ム・デバッグが可能となる。
ネットリストとしてホスト１１に与えられ、ホスト１１
からＡＳＩＣマイコン開発支援装置１０に与えられる。
これにより、プログラマブル配線部１７の内部配線が変
更され、各構成要素が有機的に接続されて所望のＡＳＩ
Ｃマイコンの機能が得られる。その後、ＣＰＵ用ＩＣＥ
１３を用いてソフトウェアのデバッグが行われ、システ
ム・デバッグが可能となる。
【００１９】また、たとえばユーザ・ロジック実装部１
４にＳＲＡＭベースのＦＰＧＡを用いることにより、こ
の装置内で自由に回路を書き換えることが可能となり、
回路変更を即時に反映することができる。
４にＳＲＡＭベースのＦＰＧＡを用いることにより、こ
の装置内で自由に回路を書き換えることが可能となり、
回路変更を即時に反映することができる。
【００２０】次に、図１に示したこの発明の実施例にお
けるＡＳＩＣマイコン開発支援装置１０を用いたときの
ＡＳＩＣマイコン開発のフローチャートを図４に示す。
図４に示すように、ＡＳＩＣマイコン開発支援装置１０
を用いれば、図３で示した結合デバック３００をＡＳＩ
Ｃマイコンチップ作成前に行う結合デバック４００で可
能となる。
けるＡＳＩＣマイコン開発支援装置１０を用いたときの
ＡＳＩＣマイコン開発のフローチャートを図４に示す。
図４に示すように、ＡＳＩＣマイコン開発支援装置１０
を用いれば、図３で示した結合デバック３００をＡＳＩ
Ｃマイコンチップ作成前に行う結合デバック４００で可
能となる。
【００２１】このようにこの発明の実施例によれば、シ
ステム全体の結合デバッグ４００をチップ作成前にでき
るので、チップの仕様に起因したシステム的な不具合は
チップ作成以前に発見することができる。したがって従
来技術において、作成したプリント板とＡＳＩＣマイコ
ンチップとをアッセンブリした後に行われたデバックに
より発生したチップの再製作と、このアッセンブリ後の
ハードウェアとソフトウェアとの結合デバックで発生し
たチップの再製作の発生を防ぐことができる。
ステム全体の結合デバッグ４００をチップ作成前にでき
るので、チップの仕様に起因したシステム的な不具合は
チップ作成以前に発見することができる。したがって従
来技術において、作成したプリント板とＡＳＩＣマイコ
ンチップとをアッセンブリした後に行われたデバックに
より発生したチップの再製作と、このアッセンブリ後の
ハードウェアとソフトウェアとの結合デバックで発生し
たチップの再製作の発生を防ぐことができる。
【００２２】チップ作成後（４０２）、本実施例でもデ
バック４０４と結合デバック４０６を行うが、これらデ
バックは確認程度で済み、システム的な不具合が潜んで
いる確率は低くなる。このため、実質的にはＡＳＩＣマ
イコンチップを再製作するようなことはない。
バック４０４と結合デバック４０６を行うが、これらデ
バックは確認程度で済み、システム的な不具合が潜んで
いる確率は低くなる。このため、実質的にはＡＳＩＣマ
イコンチップを再製作するようなことはない。
【００２３】
【発明の効果】この発明によるＡＳＩＣマイコン開発支
援装置を用いることにより、ＡＳＩＣマイコンのチップ
を作成する前にチップと同じ機能を実現することがで
き、ＡＳＩＣマイコンのＩＣＥとして、システム全体の
ハードウェア／ソフトウェアの確認が可能となり、チッ
プを再製作する時間と費用を削減することができる。
援装置を用いることにより、ＡＳＩＣマイコンのチップ
を作成する前にチップと同じ機能を実現することがで
き、ＡＳＩＣマイコンのＩＣＥとして、システム全体の
ハードウェア／ソフトウェアの確認が可能となり、チッ
プを再製作する時間と費用を削減することができる。
【図１】この発明によるＡＳＩＣマイコン開発支援装置
の一実施例を示すブロック図である。
の一実施例を示すブロック図である。
【図２】ＡＳＩＣマイコンの内部構成を示すブロック図
である。
である。
【図３】従来のＡＳＩＣマイコンの開発フローチャート
である。
である。
【図４】図１のＡＳＩＣマイコン開発支援装置を使用し
た場合のＡＳＩＣマイコンの開発フローチャートであ
る。
た場合のＡＳＩＣマイコンの開発フローチャートであ
る。
１０ ＡＳＩＣマイコン開発支援装置 １１ ホスト １２ ターゲット １３ ＣＰＵ用ＩＣＥ １４ ユーザ・ロジック実装部 １５ 実チップ実装部 １６ ターゲット・インタフェース部 １７ プログラマブル配線部 ２１ ＣＰＵコア ２２ 周辺機能のマクロセル ２３ ユーザ・ロジック部 ３１ ＣＰＵ １３２ ＩＣＥ制御 １３３ トリガ部 １３４ トレース部
Claims (1)
- 【請求項１】 ＡＳＩＣマイコンのマイコン部分をデバ
ックするデバック部と、 ユーザ・ロジックを実現したデバイスを実装するための
ユーザ・ロジック実装部と、 既存のチップを実装するための実チップ・インタフェー
ス部と、 前記ＡＳＩＣマイコンが実装されるターゲットと接続す
るためのターゲット・インタフェース部と、 前記デバック部、ユーザ・ロジック実装部、実チップ・
インタフェース部およびターゲット・インタフェース部
間を任意に配線可能な配線部と備え、 前記配線部により前記各構成要素間を有機的に接続する
ことにより、前記ＡＳＩＣマイコンのチップ作成以前に
ハードウェアとソフトウェアを結合したシステム・デバ
ッグを行うＡＳＩＣマイコン開発支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294096A JPH07129428A (ja) | 1993-10-29 | 1993-10-29 | Ａｓｉｃマイコン開発支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5294096A JPH07129428A (ja) | 1993-10-29 | 1993-10-29 | Ａｓｉｃマイコン開発支援装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07129428A true JPH07129428A (ja) | 1995-05-19 |
Family
ID=17803240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5294096A Pending JPH07129428A (ja) | 1993-10-29 | 1993-10-29 | Ａｓｉｃマイコン開発支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07129428A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2349487A (en) * | 1998-12-11 | 2000-11-01 | Mitel Semiconductor Ltd | Integration of externally developed logic |
| US7283946B2 (en) | 2001-11-30 | 2007-10-16 | Fujitsu Ten Limited | Microcomputer logic development system |
| US7539610B2 (en) | 2003-01-31 | 2009-05-26 | Fujitsu Ten Limited | Microcomputer logic development |
-
1993
- 1993-10-29 JP JP5294096A patent/JPH07129428A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2349487A (en) * | 1998-12-11 | 2000-11-01 | Mitel Semiconductor Ltd | Integration of externally developed logic |
| US6460164B1 (en) | 1998-12-11 | 2002-10-01 | Mitel Semiconductor Limited | Integration of externally developed logic in a memory mapped system |
| GB2349487B (en) * | 1998-12-11 | 2003-07-16 | Mitel Semiconductor Ltd | Integration of externally developed logic in a memory mapped system |
| US7283946B2 (en) | 2001-11-30 | 2007-10-16 | Fujitsu Ten Limited | Microcomputer logic development system |
| US7650274B2 (en) | 2001-11-30 | 2010-01-19 | Fujitsu Ten Limited | Microcomputer logic development system |
| US7539610B2 (en) | 2003-01-31 | 2009-05-26 | Fujitsu Ten Limited | Microcomputer logic development |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6678645B1 (en) | Method and apparatus for SoC design validation | |
| US6006022A (en) | Cross-linked development and deployment apparatus and method | |
| US20050165597A1 (en) | Apparatus and method for performing hardware and software co-verification testing | |
| US8112267B2 (en) | System and a method for checking lock-step consistency between an in circuit emulation and a microcontroller | |
| US7475288B2 (en) | Accelerated hardware emulation environment for processor-based systems | |
| Ganapathy et al. | Hardware emulation for functional verification of K5 | |
| EP1205848A1 (en) | Embedded microcontroller bound-out chip as preprocessor for a logic analyser | |
| WO2001040941A2 (en) | Hardware debugging in a hardware description language | |
| JP2009503749A (ja) | 複製されたロジックを使用するデバッグ及びテスト方法並びにシステム | |
| Bartley et al. | A comparison of three verification techniques: directed testing, pseudo-random testing and property checking | |
| US7454726B2 (en) | Technique for generating input stimulus to cover properties not covered in random simulation | |
| US20030145290A1 (en) | System for controlling external models used for verification of system on a chip (SOC) interfaces | |
| US20050076282A1 (en) | System and method for testing a circuit design | |
| JPH07129428A (ja) | Ａｓｉｃマイコン開発支援装置 | |
| US20070220338A1 (en) | Method and system for generating checkpoints of hardware description language simulations that include a specific model state together with a software testcase state | |
| Eklow et al. | Simulation based system level fault insertion using co-verification tools | |
| US20040230414A1 (en) | Method for verification of hardware designs with multiple asynchronous frequency domains | |
| JP2011145880A (ja) | 半導体集積回路の論理検証にて使用するテストタスクの生成方法 | |
| Brodnax et al. | Implementation of the PowerPC 601 microprocessor | |
| JP3459293B2 (ja) | 論理シミュレーション支援システム | |
| JP2001084286A (ja) | 論理検証装置 | |
| Wachs et al. | Bringing up a chip on the cheap | |
| US20040107393A1 (en) | Method and device for testing the mapping/implementation of a model of a logic circuit onto/in a hardware emulator | |
| Peryer et al. | A path out of the verification wilderness | |
| Sathe | Functional level fault simulation of LSI devices |