JPH07120788B2 - プレ−ナ型半導体装置 - Google Patents
プレ−ナ型半導体装置Info
- Publication number
- JPH07120788B2 JPH07120788B2 JP61167171A JP16717186A JPH07120788B2 JP H07120788 B2 JPH07120788 B2 JP H07120788B2 JP 61167171 A JP61167171 A JP 61167171A JP 16717186 A JP16717186 A JP 16717186A JP H07120788 B2 JPH07120788 B2 JP H07120788B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- semiconductor
- junction
- planar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、プレーナ型半導体装置に関し、特に双方向性
２端子半導体素子であるダイアックに関する。
２端子半導体素子であるダイアックに関する。
従来の技術 ダイアック〔DIAC〕はメサ型のものと、プレーナ型のも
のに大別される。メサ型ダイアックの一例を第10図の断
面図から説明すると、（１）は低濃度のＰ型不純物が拡
散された半導体基板、（２）（２）は半導体基板（１）
の両面にＰ型不純物を高濃度に拡散したP+型領域、
（３）（３）は両面のP+型領域（２）（２）にＮ型不純
物を高濃度に拡散したN+型領域、（４）（４）は半導体
基板（１）の両面に形成された絶縁膜、（５）（５）は
絶縁膜（４）（４）の中央部に形成された窓穴（４′）
（４′）からN+型領域（３）（３）上に形成された電極
である。（６）（６）は半導体基板（１）の上下の各隅
部に形成されたメサ溝で、P+型領域（２）（２）とN+型
領域（３）（３）の間のPN接合部（７）（７）より深く
形成される。（８）（８）はメサ溝（６）（６）に被着
されて、メサ溝（６）（６）の汚れによる耐圧劣化を防
止するパシベーションガラスである。
のに大別される。メサ型ダイアックの一例を第10図の断
面図から説明すると、（１）は低濃度のＰ型不純物が拡
散された半導体基板、（２）（２）は半導体基板（１）
の両面にＰ型不純物を高濃度に拡散したP+型領域、
（３）（３）は両面のP+型領域（２）（２）にＮ型不純
物を高濃度に拡散したN+型領域、（４）（４）は半導体
基板（１）の両面に形成された絶縁膜、（５）（５）は
絶縁膜（４）（４）の中央部に形成された窓穴（４′）
（４′）からN+型領域（３）（３）上に形成された電極
である。（６）（６）は半導体基板（１）の上下の各隅
部に形成されたメサ溝で、P+型領域（２）（２）とN+型
領域（３）（３）の間のPN接合部（７）（７）より深く
形成される。（８）（８）はメサ溝（６）（６）に被着
されて、メサ溝（６）（６）の汚れによる耐圧劣化を防
止するパシベーションガラスである。
このようなダイアックは両面メサ型と呼ばれ、その製造
は、第11図の半導体ウェーハ（９）の部分断面図に示す
ように、P-型の半導体ウェーハ（９）の両面にP+型領域
（２）（２）、N+型領域（３）（３）、電極（５）
（５）及び断面Ｕ字状のメサ溝（６）（６）を形成し、
メサ溝（６）（６）にパシベーションガラス（８）
（８）を形成した後で、第11図の破線矢印方向から、半
導体ウェーハ（９）を細分割することで行われる。
は、第11図の半導体ウェーハ（９）の部分断面図に示す
ように、P-型の半導体ウェーハ（９）の両面にP+型領域
（２）（２）、N+型領域（３）（３）、電極（５）
（５）及び断面Ｕ字状のメサ溝（６）（６）を形成し、
メサ溝（６）（６）にパシベーションガラス（８）
（８）を形成した後で、第11図の破線矢印方向から、半
導体ウェーハ（９）を細分割することで行われる。
この両面メサ型ダイアックは高耐圧で、且つ、耐圧が安
定することが知られているが、両面にメサ溝（６）
（６）が形成された半導体ウェーハ（９）は、上下のメ
サ溝（６）（６）の間が薄くて割れ易く、そのため、取
扱いが不便であり、製造の歩留りが悪いといった問題が
ある。
定することが知られているが、両面にメサ溝（６）
（６）が形成された半導体ウェーハ（９）は、上下のメ
サ溝（６）（６）の間が薄くて割れ易く、そのため、取
扱いが不便であり、製造の歩留りが悪いといった問題が
ある。
そこで、最近はメサ型よりも製造が容易であるプレーナ
型ダイアックが量産化されるようになっている。プレー
ナ型ダイアックの一例を、第12図の断面図より説明する
と、（10）はプレーナ型のP-型半導体基板、（11）、
（11）は半導体基板（10）の両面中央部にＰ型不純物を
高濃度で選択拡散して形成されたP+型領域、（12）（1
2）はP+型領域（11）（11）に少し食み出す範囲でＮ型
不純物を高濃度で選択拡散して形成されたN+型領域、
（13）（13）は半導体基板（10）の両面に形成した絶縁
膜、（14）（14）は絶縁膜（13）（13）の窓穴（13′）
（13′）からＮ型領域（12）（12）上に形成された電極
である。
型ダイアックが量産化されるようになっている。プレー
ナ型ダイアックの一例を、第12図の断面図より説明する
と、（10）はプレーナ型のP-型半導体基板、（11）、
（11）は半導体基板（10）の両面中央部にＰ型不純物を
高濃度で選択拡散して形成されたP+型領域、（12）（1
2）はP+型領域（11）（11）に少し食み出す範囲でＮ型
不純物を高濃度で選択拡散して形成されたN+型領域、
（13）（13）は半導体基板（10）の両面に形成した絶縁
膜、（14）（14）は絶縁膜（13）（13）の窓穴（13′）
（13′）からＮ型領域（12）（12）上に形成された電極
である。
このプレーナ型ダイアックは、半導体ウェーハ〔図示せ
ず〕にメサ溝を形成すること無く製造されるので、製造
時の半導体ウェーハの取扱いが容易であり、歩留り良く
製造できるが、耐圧が悪く、不安定であるプレーナ型特
有の欠陥を有している。
ず〕にメサ溝を形成すること無く製造されるので、製造
時の半導体ウェーハの取扱いが容易であり、歩留り良く
製造できるが、耐圧が悪く、不安定であるプレーナ型特
有の欠陥を有している。
発明が解決しようとする問題点 即ち、上記プレーナ型ダイアックのP+型領域（11）とN+
型領域（12）の高濃度PN接合部（15）に、第13図の部分
拡大図に示すように逆バイアス電圧を加えると、PN接合
部（15）に第13図の破線で示すような空乏層（16）が形
成される。この空乏層（16）の広がりは不純物濃度が高
い程に小さく、低い程に大きく、従って、空乏層（16）
のPN接合部（15）のP+型領域（11）に含まれる中央部
（15a）のN+型領域（12）の内での広がり厚をl1、P+型
領域（11）内での広がり厚をl2とすると、N+型領域不純
物濃度＞P+型領域不純物濃度なる関係で、l1＜l2であ
り、半導体基板（１）のP-型領域（10′）に食み出すPN
接合部（15）の外周部（15b）における空乏層（16）
の、N+型領域（12）での広がり厚をl3、P-型領域
（１′）での広がり厚をl4とすると、l3＜l4である。特
に、空乏層（16）のP-型領域（10′）への広がり長l4が
最も大きく、この広がりに引張られてl3はl1より小さく
なっている。このような空乏層（16）の広がり方は、耐
圧特性を決める上で重要なものであるが、空乏層（16）
はP+型領域（11）からP-型領域（10′）の間で〔l4−
l2〕の段差で急崚に変る変曲部分（16′）を有し、この
変曲部分（16′）に電界集中が生じて、変曲部分（1
6′）で絶縁破壊が起り易い。そのため、空乏層（16）
は変曲部分（16′）の耐圧が最も小さくて、この耐圧で
プレーナ型ダイアックの耐圧が決まっているが、この耐
圧は不安定で、且つ小さい問題を含んでいた。
型領域（12）の高濃度PN接合部（15）に、第13図の部分
拡大図に示すように逆バイアス電圧を加えると、PN接合
部（15）に第13図の破線で示すような空乏層（16）が形
成される。この空乏層（16）の広がりは不純物濃度が高
い程に小さく、低い程に大きく、従って、空乏層（16）
のPN接合部（15）のP+型領域（11）に含まれる中央部
（15a）のN+型領域（12）の内での広がり厚をl1、P+型
領域（11）内での広がり厚をl2とすると、N+型領域不純
物濃度＞P+型領域不純物濃度なる関係で、l1＜l2であ
り、半導体基板（１）のP-型領域（10′）に食み出すPN
接合部（15）の外周部（15b）における空乏層（16）
の、N+型領域（12）での広がり厚をl3、P-型領域
（１′）での広がり厚をl4とすると、l3＜l4である。特
に、空乏層（16）のP-型領域（10′）への広がり長l4が
最も大きく、この広がりに引張られてl3はl1より小さく
なっている。このような空乏層（16）の広がり方は、耐
圧特性を決める上で重要なものであるが、空乏層（16）
はP+型領域（11）からP-型領域（10′）の間で〔l4−
l2〕の段差で急崚に変る変曲部分（16′）を有し、この
変曲部分（16′）に電界集中が生じて、変曲部分（1
6′）で絶縁破壊が起り易い。そのため、空乏層（16）
は変曲部分（16′）の耐圧が最も小さくて、この耐圧で
プレーナ型ダイアックの耐圧が決まっているが、この耐
圧は不安定で、且つ小さい問題を含んでいた。
問題点を解決するための手段 本発明は、低濃度で一導電型のプレーナ型半導体基板の
両面中央部に、同一導電型不純物を高濃度に拡散した第
１半導体領域と、第１半導体領域に異なる導電型不純物
を、第１半導体領域の拡散深さより浅くなるように、高
濃度に拡散した第２半導体領域とでPN接合部を形成した
ものにおいて、前記PN接合部の外周域に、前記第２半導
体領域の拡散深さより深く、かつ、第１半導体領域を囲
むように、第２半導体領域と同一導電型で低濃度の第３
半導体領域を形成したことを特徴とするプレーナ型半導
体装置により上記問題点を解決したものである。
両面中央部に、同一導電型不純物を高濃度に拡散した第
１半導体領域と、第１半導体領域に異なる導電型不純物
を、第１半導体領域の拡散深さより浅くなるように、高
濃度に拡散した第２半導体領域とでPN接合部を形成した
ものにおいて、前記PN接合部の外周域に、前記第２半導
体領域の拡散深さより深く、かつ、第１半導体領域を囲
むように、第２半導体領域と同一導電型で低濃度の第３
半導体領域を形成したことを特徴とするプレーナ型半導
体装置により上記問題点を解決したものである。
作用 半導体基板における第３半導体領域は、PN接合部に逆バ
イアス電圧を印加した時に形成される空乏層の、PN接合
部の中央部と外周部間の変り方を小さくして、電界集中
を起り難くする。
イアス電圧を印加した時に形成される空乏層の、PN接合
部の中央部と外周部間の変り方を小さくして、電界集中
を起り難くする。
実施例 本発明の第１の実施例を第１図及び第２図に、第２の実
施例を第３図及び第４図に示し、以下順次に説明する。
施例を第３図及び第４図に示し、以下順次に説明する。
第１図はプレーナ型ダイアックの断面図で、（17）は例
えばＰ型不純物が低濃度で拡散された半導体基板、（1
8）（18）は半導体基板（17）の両面中央部にＰ型不純
物を高濃度で拡散して形成された第１半導体領域〔以
下、P+型領域と称す〕、（19）（19）はP+型領域（18）
（18）にＮ型不純物を高濃度で拡散して形成した第２半
導体領域〔以下、N+型領域と称す〕、（20）（20）はN+
型領域（19）（19）とP+型領域（18）（18）間の高濃度
PN接合部（21）（21）の外周域に相当する部分に、Ｎ型
不純物を低濃度で拡散して形成された第３半導体領域
〔以下、N-型領域と称す〕である。但し、N+型領域（1
9）（19）とN-型領域（20）（20）の形成順序は逆であ
ってもよい。（22）（22）は半導体基板（19）の両面に
形成された絶縁膜、（23）（23）は絶縁膜（22）（22）
の中央部に形成された窓孔（22′）（22′）からN+型領
域（19）（19）上に形成された電極である。
えばＰ型不純物が低濃度で拡散された半導体基板、（1
8）（18）は半導体基板（17）の両面中央部にＰ型不純
物を高濃度で拡散して形成された第１半導体領域〔以
下、P+型領域と称す〕、（19）（19）はP+型領域（18）
（18）にＮ型不純物を高濃度で拡散して形成した第２半
導体領域〔以下、N+型領域と称す〕、（20）（20）はN+
型領域（19）（19）とP+型領域（18）（18）間の高濃度
PN接合部（21）（21）の外周域に相当する部分に、Ｎ型
不純物を低濃度で拡散して形成された第３半導体領域
〔以下、N-型領域と称す〕である。但し、N+型領域（1
9）（19）とN-型領域（20）（20）の形成順序は逆であ
ってもよい。（22）（22）は半導体基板（19）の両面に
形成された絶縁膜、（23）（23）は絶縁膜（22）（22）
の中央部に形成された窓孔（22′）（22′）からN+型領
域（19）（19）上に形成された電極である。
この第１の実施例におけるN-型領域（20）はN+型領域
（19）より深く、P+型領域（18）より浅く形成される。
このプレーナ型ダイアックの製造工程例を、第５図乃至
第９図から説明すると、生ず第５図に示すように、P-型
の半導体ウェーハ（24）を用意し、この半導体ウェーハ
（24）の両面に、第６図に示すようにP+型領域（18）
（18）…を形成する。次に、第７図に示すように、各Ｐ
型領域（18）（18）…の外周部にN-型領域（20）（20）
…を形成する。次に、第８図に示すようにN-型領域（2
0）（20）…で囲まれるP+型領域（18）（18）…にN+型
領域（19）（19）…を形成する。而して、第９図に示す
ように各N+型領域（19）（19）…上に電極（23）（23）
…を形成して、半導体ウェーハ（24）を第９図の破線矢
印箇所から切断して細分割する。
（19）より深く、P+型領域（18）より浅く形成される。
このプレーナ型ダイアックの製造工程例を、第５図乃至
第９図から説明すると、生ず第５図に示すように、P-型
の半導体ウェーハ（24）を用意し、この半導体ウェーハ
（24）の両面に、第６図に示すようにP+型領域（18）
（18）…を形成する。次に、第７図に示すように、各Ｐ
型領域（18）（18）…の外周部にN-型領域（20）（20）
…を形成する。次に、第８図に示すようにN-型領域（2
0）（20）…で囲まれるP+型領域（18）（18）…にN+型
領域（19）（19）…を形成する。而して、第９図に示す
ように各N+型領域（19）（19）…上に電極（23）（23）
…を形成して、半導体ウェーハ（24）を第９図の破線矢
印箇所から切断して細分割する。
上記プレーナ型ダイアックのPN接合部（21）に逆バイア
ス電圧を印加した時、第２図に示すように、PN接合部
（21）に空乏層（25）が形成される。いま、PN接合部
（21）のP+型領域（18）とN+型領域（19）間の中央部
（21a）のN+型領域（19）での広がり厚をl5、P+型領域
（18）での広がり厚をl6とし、PN接合部（21）の半導体
基板（17）のP-型領域（17′）とN-型領域（20）との間
の外周部（21b）における空乏層（25）のN-型領域（2
0）での広がり厚をl7、P-型領域（17′）での広がり厚
をl8とすると、l5＜l6であり、l7＜l8でl5＜l7、l6＜l8
であって、N-型領域（20）が空乏層（25）の外周域での
変曲部分（25′）はなだらかである。従って、変曲部分
（25′）での電界集中が起り難く、これにより空乏層
（25）の耐圧は、PN接合部（21）の中央部（21a）の最
も安定した耐圧で決まり、従って、プレーナ型ダイアッ
クの耐圧は大きく、安定することが分る。
ス電圧を印加した時、第２図に示すように、PN接合部
（21）に空乏層（25）が形成される。いま、PN接合部
（21）のP+型領域（18）とN+型領域（19）間の中央部
（21a）のN+型領域（19）での広がり厚をl5、P+型領域
（18）での広がり厚をl6とし、PN接合部（21）の半導体
基板（17）のP-型領域（17′）とN-型領域（20）との間
の外周部（21b）における空乏層（25）のN-型領域（2
0）での広がり厚をl7、P-型領域（17′）での広がり厚
をl8とすると、l5＜l6であり、l7＜l8でl5＜l7、l6＜l8
であって、N-型領域（20）が空乏層（25）の外周域での
変曲部分（25′）はなだらかである。従って、変曲部分
（25′）での電界集中が起り難く、これにより空乏層
（25）の耐圧は、PN接合部（21）の中央部（21a）の最
も安定した耐圧で決まり、従って、プレーナ型ダイアッ
クの耐圧は大きく、安定することが分る。
第３図及び第４の第２実施例は、上記第１の実施例にお
けるN-型領域（20）（20）をP+型領域（18）よりも深く
形成したものである。この第２の実施例におけるN-型領
域（20′）は、第４図に示すように、PN接合部（21′）
に逆バイアス電圧を印加したときに形成される空乏層
（26）の外周部を、第１の実施例よりもよりなだらかに
して、耐圧特性をより安定させる。
けるN-型領域（20）（20）をP+型領域（18）よりも深く
形成したものである。この第２の実施例におけるN-型領
域（20′）は、第４図に示すように、PN接合部（21′）
に逆バイアス電圧を印加したときに形成される空乏層
（26）の外周部を、第１の実施例よりもよりなだらかに
して、耐圧特性をより安定させる。
発明の効果 本発明によれば、PN接合部の逆バイアス印加時に形成さ
れる空乏層の周辺部分での変化がなだらかとなって、空
乏層の周辺部分での耐圧が改善され、高耐圧で、且つ耐
圧特性の安定したプレーナ型半導体装置が提供できる。
れる空乏層の周辺部分での変化がなだらかとなって、空
乏層の周辺部分での耐圧が改善され、高耐圧で、且つ耐
圧特性の安定したプレーナ型半導体装置が提供できる。
第１図は本発明の一実施例のプレーナ型半導体装置を示
す断面図、第２図は第１図の装置の一部拡大図、第３図
は本発明の他の実施例を示す断面図、第４図は第３図の
装置の一部拡大図、第５図乃至第９図は第１図の装置の
製造工程を説明するための各製造工程における半導体ウ
ェーハの部分断面図である。 第10図はメサ型半導体装置の断面図、第11図は第10図の
装置を製造する半導体ウェーハの部分断面図、第12図は
従来のプレーナ型半導体装置の断面図、第13図は第12図
の装置の一部拡大図である。 （17）……半導体基板、（18）……第１半導体領域、 （19）……第２半導体領域、 （20）（20′）……第３半導体領域、 （21）（21′）……PN接合部。
す断面図、第２図は第１図の装置の一部拡大図、第３図
は本発明の他の実施例を示す断面図、第４図は第３図の
装置の一部拡大図、第５図乃至第９図は第１図の装置の
製造工程を説明するための各製造工程における半導体ウ
ェーハの部分断面図である。 第10図はメサ型半導体装置の断面図、第11図は第10図の
装置を製造する半導体ウェーハの部分断面図、第12図は
従来のプレーナ型半導体装置の断面図、第13図は第12図
の装置の一部拡大図である。 （17）……半導体基板、（18）……第１半導体領域、 （19）……第２半導体領域、 （20）（20′）……第３半導体領域、 （21）（21′）……PN接合部。
Claims (1)
- 【請求項１】低濃度で一導電型のプレーナ型半導体基板
の両面中央部に、同一導電型不純物を高濃度に拡散した
第１半導体領域と、第１半導体領域に異なる導電型不純
物を、第１半導体領域の拡散深さより浅くなるように、
高濃度に拡散した第２半導体領域とでPN接合部を形成し
たものにおいて、 前記PN接合部の外周域に、前記第２半導体領域の拡散深
さより深く、かつ第１半導体領域を囲むように、第２半
導体装領域と同一導電型で低濃度の第３半導体領域を形
成したことを特徴とするプレーナ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61167171A JPH07120788B2 (ja) | 1986-07-16 | 1986-07-16 | プレ−ナ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61167171A JPH07120788B2 (ja) | 1986-07-16 | 1986-07-16 | プレ−ナ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6323359A JPS6323359A (ja) | 1988-01-30 |
| JPH07120788B2 true JPH07120788B2 (ja) | 1995-12-20 |
Family
ID=15844735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61167171A Expired - Lifetime JPH07120788B2 (ja) | 1986-07-16 | 1986-07-16 | プレ−ナ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120788B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2815473B1 (fr) * | 2000-10-13 | 2003-03-21 | St Microelectronics Sa | Diac planar symetrique |
| FR2815472B1 (fr) * | 2000-10-13 | 2003-03-21 | St Microelectronics Sa | Diac planar |
| JP4856419B2 (ja) * | 2005-11-29 | 2012-01-18 | ルネサスエレクトロニクス株式会社 | 双方向プレーナ型ダイオード |
-
1986
- 1986-07-16 JP JP61167171A patent/JPH07120788B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6323359A (ja) | 1988-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890004469B1 (ko) | 종형 mosfet와 그 제조방법 | |
| US5406113A (en) | Bipolar transistor having a buried collector layer | |
| JP3718223B2 (ja) | 縦の溝を有する高電圧用の半導体デバイス | |
| JPH02208952A (ja) | 半導体装置及びその製造方法 | |
| JPH07120788B2 (ja) | プレ−ナ型半導体装置 | |
| US5246877A (en) | Method of manufacturing a semiconductor device having a polycrystalline electrode region | |
| JPH04125972A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| US4284998A (en) | Junction type field effect transistor with source at oxide-gate interface depth to maximize μ | |
| JPS6153774A (ja) | 半導体装置およびその製造方法 | |
| JPS6324672A (ja) | 半導体装置の製造方法 | |
| EP0690513A2 (en) | Step-cut insulated gate static induction transistors and method of manufacturing the same | |
| US4977107A (en) | Method for manufacturing semiconductor rectifier | |
| JP3157245B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63229744A (ja) | 半導体装置 | |
| KR100305674B1 (ko) | 가변용량 다이오드 및 그 제조방법 | |
| JP2643431B2 (ja) | 高耐圧半導体装置の製造方法 | |
| KR100264519B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR910004316B1 (ko) | 고전압용 반도체 소자 및 그 제조방법 | |
| JPH03155659A (ja) | 半導体装置 | |
| JPH0334571A (ja) | 半導体装置 | |
| JPH1027915A (ja) | 半導体装置の製造方法 | |
| JPH0677237A (ja) | プレーナ型ダイオードの製造方法 | |
| JPS63142867A (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| KR19980074222A (ko) | 반도체 장치의 제조방법 | |
| JPS61135135A (ja) | 半導体装置 |