JPH07113731B2 - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPH07113731B2 JPH07113731B2 JP20524090A JP20524090A JPH07113731B2 JP H07113731 B2 JPH07113731 B2 JP H07113731B2 JP 20524090 A JP20524090 A JP 20524090A JP 20524090 A JP20524090 A JP 20524090A JP H07113731 B2 JPH07113731 B2 JP H07113731B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- storage capacitor
- liquid crystal
- pixel electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 50
- 239000003990 capacitor Substances 0.000 claims description 100
- 239000000758 substrate Substances 0.000 claims description 57
- 230000002093 peripheral effect Effects 0.000 claims description 20
- 238000006073 displacement reaction Methods 0.000 claims description 6
- 239000010409 thin film Substances 0.000 description 35
- 239000010408 film Substances 0.000 description 21
- 238000002834 transmittance Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- GVGLGOZIDCSQPN-PVHGPHFFSA-N Heroin Chemical compound O([C@H]1[C@H](C=C[C@H]23)OC(C)=O)C4=C5[C@@]12CCN(C)[C@@H]3CC5=CC=C4OC(C)=O GVGLGOZIDCSQPN-PVHGPHFFSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、TFTアクティブマトリックス型の液晶表示素
子に関するものである。
子に関するものである。
TFTアクティブマトリックス型の液晶表示素子は、液晶
層をはさんで対向する一対の透明基板のうち一方の基板
に、多数の薄膜トランジスタ（TFT）とこの各薄膜トラ
ンジスタにそれぞれ接続された多数の画素電極を形成
し、他方の基板には前記画素電極と対向する対向電極を
形成した構造となっている。
層をはさんで対向する一対の透明基板のうち一方の基板
に、多数の薄膜トランジスタ（TFT）とこの各薄膜トラ
ンジスタにそれぞれ接続された多数の画素電極を形成
し、他方の基板には前記画素電極と対向する対向電極を
形成した構造となっている。
ところで、最近、上記液晶表示素子として、画素電極の
下にストレージキャパシタを形成し、画素電極の非選択
時（１フレーム周期中、選択駆動された画素電極が次に
選択駆動されるまでの期間）にも上記ストレージキャパ
シタから画素電極に電圧を印加しておけるようにしたも
のが開発されている。
下にストレージキャパシタを形成し、画素電極の非選択
時（１フレーム周期中、選択駆動された画素電極が次に
選択駆動されるまでの期間）にも上記ストレージキャパ
シタから画素電極に電圧を印加しておけるようにしたも
のが開発されている。
第５図はストレージキャパシタを有する従来の液晶表示
素子の一部分の断面図であり、この液晶表示素子は次の
ような構成となっている。
素子の一部分の断面図であり、この液晶表示素子は次の
ような構成となっている。
第５図において、図中1,2は液晶層（図示せず）をはさ
んで対向する一対の透明基板（ガラス板）であり、一方
の基板（図では下基板）１の液晶層対向面には、薄膜ト
ランジスタ３と透明な画素電極11が形成されている。な
お、この薄膜トランジスタ３と画素電極11は、多数個縦
横に配列形成されている。前記薄膜トランジスタ３は例
えば逆スタガー型のものとされており、この薄膜トラン
ジスタ３は、基板１上に形成されたゲート電極４と、こ
のゲート電極４の上に基板１のほぼ全面にわたって形成
された窒化シリコン（SiN）等からなる透明なゲート絶
縁膜５と、このゲート絶縁膜５の上に前記ゲート電極４
と対向させて形成されたｉ型アモルファスシリコン（ｉ
−ａ−Si）等からなるｉ型半導体層６と、このｉ型半導
体層６の両側部の上にｎ型アモルファスシリコン（n+−
ａ−Si）等からなるｎ型半導体層７を介して積層形成さ
れたソース電極８およひドレイン電極９とからなってい
る。なお、この薄膜トランジスタ３のゲート電極４は基
板１上に形成された走査ライン（図示せず）につながっ
ており、ドレイン電極９はゲート絶縁膜５の上に前記走
査ラインと直交させて形成された信号ライン10に接続さ
れている。また、前記画素電極11は前記ゲート絶縁膜５
の上に形成されており、その側縁部において前記薄膜ト
ランジスタ３のソース電極８に接続されている。12は前
記画素電極11の下に設けられたストレージキャパシタ用
電極である。このストレージキャパシタ用電極12は、IT
O等からなる透明電極とされており、このストレジーキ
ャパシタ用電極12は、画素電極11の薄膜トランジスタ接
続部11aを除く領域全体に対向する面積に形成されてお
り、薄膜トランジスタ３のゲート絶縁膜４を介して画素
電極11と対向している。なお、このストレージキャパシ
タ用電極12は各画素電極11にそれぞれ対応させて形成さ
れており、この各ストレージキャパシタ用電極12は、互
いに共通接続されて接地ラインに接続されている。そし
て、ストレージキャパシタＣは、ストレージキャパシタ
用電極12と画素電極11およびその間のゲート絶縁膜５と
で構成されており、このストレージキャパシタＣは、画
素電極11の選択時に薄膜トランジスタ３から画素電極11
に印加される電荷を蓄積し、画素電極11の電位を保つよ
うになっている。なお、13は薄膜トランジスタ３を覆う
酸化シリコン（SiO2）等からなる透明な保護絶縁膜であ
る。
んで対向する一対の透明基板（ガラス板）であり、一方
の基板（図では下基板）１の液晶層対向面には、薄膜ト
ランジスタ３と透明な画素電極11が形成されている。な
お、この薄膜トランジスタ３と画素電極11は、多数個縦
横に配列形成されている。前記薄膜トランジスタ３は例
えば逆スタガー型のものとされており、この薄膜トラン
ジスタ３は、基板１上に形成されたゲート電極４と、こ
のゲート電極４の上に基板１のほぼ全面にわたって形成
された窒化シリコン（SiN）等からなる透明なゲート絶
縁膜５と、このゲート絶縁膜５の上に前記ゲート電極４
と対向させて形成されたｉ型アモルファスシリコン（ｉ
−ａ−Si）等からなるｉ型半導体層６と、このｉ型半導
体層６の両側部の上にｎ型アモルファスシリコン（n+−
ａ−Si）等からなるｎ型半導体層７を介して積層形成さ
れたソース電極８およひドレイン電極９とからなってい
る。なお、この薄膜トランジスタ３のゲート電極４は基
板１上に形成された走査ライン（図示せず）につながっ
ており、ドレイン電極９はゲート絶縁膜５の上に前記走
査ラインと直交させて形成された信号ライン10に接続さ
れている。また、前記画素電極11は前記ゲート絶縁膜５
の上に形成されており、その側縁部において前記薄膜ト
ランジスタ３のソース電極８に接続されている。12は前
記画素電極11の下に設けられたストレージキャパシタ用
電極である。このストレージキャパシタ用電極12は、IT
O等からなる透明電極とされており、このストレジーキ
ャパシタ用電極12は、画素電極11の薄膜トランジスタ接
続部11aを除く領域全体に対向する面積に形成されてお
り、薄膜トランジスタ３のゲート絶縁膜４を介して画素
電極11と対向している。なお、このストレージキャパシ
タ用電極12は各画素電極11にそれぞれ対応させて形成さ
れており、この各ストレージキャパシタ用電極12は、互
いに共通接続されて接地ラインに接続されている。そし
て、ストレージキャパシタＣは、ストレージキャパシタ
用電極12と画素電極11およびその間のゲート絶縁膜５と
で構成されており、このストレージキャパシタＣは、画
素電極11の選択時に薄膜トランジスタ３から画素電極11
に印加される電荷を蓄積し、画素電極11の電位を保つよ
うになっている。なお、13は薄膜トランジスタ３を覆う
酸化シリコン（SiO2）等からなる透明な保護絶縁膜であ
る。
また、他方の基板（図では上基板）２の液晶層対向面に
は、そのほぼ全面にわたって、前記一方の基板１側の各
画素電極11と対向する透明な対向電極14が形成されてお
り、さらにこの基板２の前記各画素電極11と対向する部
分には、この画素電極11の幅（薄膜トランジスタ接続部
11aを除く幅）Waより僅かに小さい幅Wbの開口を有する
格子状のブラックマスク15が形成されている。このブラ
ックマスク15はクロム等の金属膜で形成されており、対
向電極14はブラックマスク15の上（液晶層対向面側）に
形成されている。
は、そのほぼ全面にわたって、前記一方の基板１側の各
画素電極11と対向する透明な対向電極14が形成されてお
り、さらにこの基板２の前記各画素電極11と対向する部
分には、この画素電極11の幅（薄膜トランジスタ接続部
11aを除く幅）Waより僅かに小さい幅Wbの開口を有する
格子状のブラックマスク15が形成されている。このブラ
ックマスク15はクロム等の金属膜で形成されており、対
向電極14はブラックマスク15の上（液晶層対向面側）に
形成されている。
なお、図示しないが、前記一対の基板1,2の電極形成面
上には、両基板1,2間に封入される液晶の分子を所定の
配向状態に配向させる配向膜が形成されている。
上には、両基板1,2間に封入される液晶の分子を所定の
配向状態に配向させる配向膜が形成されている。
この液晶表示素子によれば、画素電極11の下にストレー
ジキャパシタＣを形成しているため、画素電極11が非選
択状態となった後も、上記ストレージキャパシタＣから
画素電極11に電圧を印加しておくことができ、したがっ
て、画素電極11の非選択時、つまり選択駆動された画素
電極11が次に選択駆動されるまでの１フレーム周期にも
液晶を電界印加状態に保持して、表示品質を向上させる
ことができる。
ジキャパシタＣを形成しているため、画素電極11が非選
択状態となった後も、上記ストレージキャパシタＣから
画素電極11に電圧を印加しておくことができ、したがっ
て、画素電極11の非選択時、つまり選択駆動された画素
電極11が次に選択駆動されるまでの１フレーム周期にも
液晶を電界印加状態に保持して、表示品質を向上させる
ことができる。
しかしながら、上記従来の液晶表示素子では、ストレー
ジキャパシタＣを形成するストレージキャパシタ用電極
12を、画素電極11の薄膜トランジスタ接続部11aを除く
領域全体に対向する面積に形成しているため、液晶表示
素子を透過する光が、ストレージキャパシタ用電極12と
画素電極11との２つの電極を通ることになり、そのため
に光透過率が低下して、表示コントラストが悪くなると
いう問題をもっていた。
ジキャパシタＣを形成するストレージキャパシタ用電極
12を、画素電極11の薄膜トランジスタ接続部11aを除く
領域全体に対向する面積に形成しているため、液晶表示
素子を透過する光が、ストレージキャパシタ用電極12と
画素電極11との２つの電極を通ることになり、そのため
に光透過率が低下して、表示コントラストが悪くなると
いう問題をもっていた。
本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、画素電極の下にスト
レージキャパシタを形成したものでありながら、光透過
率を高くして表示コントラストを向上させることができ
る液晶表示素子を提供することにある。
あって、その目的とするところは、画素電極の下にスト
レージキャパシタを形成したものでありながら、光透過
率を高くして表示コントラストを向上させることができ
る液晶表示素子を提供することにある。
本発明の液晶表示素子は、液晶層をはさんで対向する一
対の透明基板のうちの一方の基板に、多数のスイッチン
グ素子とこの各スイッチング素子にそれぞれ接続された
多数の画素電極を形成するとともに、前記各画素電極の
下に絶縁膜を介して前記画素電極の外周部のみに対向す
る枠状のストレージキャパシタ用電極を形成し、他方の
基板に前記各画素電極と対向する部分に開口を有する格
子状のブラックマスクと共通電極を形成した液晶表示素
子において、 前記ブラックマスクの開口幅を前記ストレージキャパシ
タ用電極の内幅よりも大きくし、且つ、前記画素電極の
幅を前記ブラックマスクの開口幅に対して前記一対の基
板の位置合せ誤差によるずれ量よりも大きくしたことを
特徴とするものである。
対の透明基板のうちの一方の基板に、多数のスイッチン
グ素子とこの各スイッチング素子にそれぞれ接続された
多数の画素電極を形成するとともに、前記各画素電極の
下に絶縁膜を介して前記画素電極の外周部のみに対向す
る枠状のストレージキャパシタ用電極を形成し、他方の
基板に前記各画素電極と対向する部分に開口を有する格
子状のブラックマスクと共通電極を形成した液晶表示素
子において、 前記ブラックマスクの開口幅を前記ストレージキャパシ
タ用電極の内幅よりも大きくし、且つ、前記画素電極の
幅を前記ブラックマスクの開口幅に対して前記一対の基
板の位置合せ誤差によるずれ量よりも大きくしたことを
特徴とするものである。
なお、前記各ストレージキャパシタ用電極は、隣接のス
トレージキャパシタ用電極と２箇所以上の接続部で接続
され、そのうちの少なくとも１箇所の接続部は、各スト
レージキャパシタ用電極間に配置されるようにすること
ができる。
トレージキャパシタ用電極と２箇所以上の接続部で接続
され、そのうちの少なくとも１箇所の接続部は、各スト
レージキャパシタ用電極間に配置されるようにすること
ができる。
すなわち、本発明は、ブラックマスクの開口幅を前記ス
トレージキャパシタ用電極の内幅よりも大きくし、且
つ、画素電極の幅を前記ブラックマスクの開口幅に対し
て前記一対の基板の位置合せ誤差によるずれ量よりも大
きくしたものであるから、一対の基板の位置合わせ誤差
によって、ブラックマスクの開口縁部とストレージキャ
パシタ用電極の内縁部とが位置ずれを起こしても、ブラ
ックマスクの内縁によって決定される開口率は一定とな
るばかりでなく、各画素電極の外周縁部とブラックマス
クの外側縁部が位置ずれを起こしても各画素電極を介し
て液晶層には駆動電圧が給電されるので、表示状態にお
ける光透過率を一定にすることができる。
トレージキャパシタ用電極の内幅よりも大きくし、且
つ、画素電極の幅を前記ブラックマスクの開口幅に対し
て前記一対の基板の位置合せ誤差によるずれ量よりも大
きくしたものであるから、一対の基板の位置合わせ誤差
によって、ブラックマスクの開口縁部とストレージキャ
パシタ用電極の内縁部とが位置ずれを起こしても、ブラ
ックマスクの内縁によって決定される開口率は一定とな
るばかりでなく、各画素電極の外周縁部とブラックマス
クの外側縁部が位置ずれを起こしても各画素電極を介し
て液晶層には駆動電圧が給電されるので、表示状態にお
ける光透過率を一定にすることができる。
この場合、前記各ストレージキャパシタ用電極は、隣接
のストレージキャパシタ用電極と２箇所以上の接続部で
接続され、そのうちの少なくとも１箇所の接続部は、各
ストレートキャパシタ用電極間に配置されるようにする
と接続の信頼性が向上して望ましい。
のストレージキャパシタ用電極と２箇所以上の接続部で
接続され、そのうちの少なくとも１箇所の接続部は、各
ストレートキャパシタ用電極間に配置されるようにする
と接続の信頼性が向上して望ましい。
以下、本発明の一実施例を第１図〜第４図を参照して説
明する。
明する。
第１図は液晶表示素子の一方の基板の一部分の平面図、
第２図は第１図のII-II線に沿う液晶表示素子の拡大断
面図、第３図は他方の基板に形成されるブラックマスク
の一部分の平面図、第４図は一対の基板の位置合せ精度
に誤差がある場合の液晶表示素子の断面図である。
第２図は第１図のII-II線に沿う液晶表示素子の拡大断
面図、第３図は他方の基板に形成されるブラックマスク
の一部分の平面図、第４図は一対の基板の位置合せ精度
に誤差がある場合の液晶表示素子の断面図である。
第１図および第２図において、図中21,22は液晶層（図
示せず）をはさんで対向する一対の透明基板（ガラス
板）であり、一方の基板（下基板）21の液晶層対向面に
は、薄形トランジスタ23と透明な画素電極31が形成され
ている。なお、この薄膜トランジスタ23と画素電極31
は、多数個縦横に配列形成されている。前記薄膜トラン
ジスタ23は例えば逆スタガー型のものとされており、こ
の薄膜トランジスタ23は、基板21上に形成されたゲート
電極24と、このゲート電極24の上に基板21のほぼ全面に
わたって形成された窒化シリコン（SiN）等からなる透
明なゲート絶縁膜25と、このゲート絶縁膜25の上に前記
ゲート電極24と対向させて形成されたｉ型アモルファス
シリコン（ｉ−ａ−Si）等からなるｉ型半導体層26と、
このｉ型半導体層26の両側部の上にｎ型アモルファスシ
リコン（n+−ａ−Si）等からなるｎ型半導体層27を介し
て積層形成されたソース電極28およびドレイン電極29と
からなっている。なお、この実施例では、１つの画素電
極31に対してそれぞれ２つの薄膜トランジスタ23を設け
ており、この２つの薄膜トランジスタ23は、基板21上に
形成した走査ライン24Aの上にこの走査ライン24Aの長さ
方向に並べて形成されて、同時にON−OFF動作するよう
になっている。すなわち、この２つの薄膜トランジスタ
23は、同じ走査ライン24Aの一部をゲート電極24として
おり、また両薄膜トランジスタ23のドレイン電極29はそ
れぞれ同じ信号ライン30に接続されている。この信号ラ
イン30は、ゲート絶縁膜25の上に前記走査ライン24Aと
直交させて形成されており、両薄膜トランジスタ23のド
レイン電極29は、この信号ライン30から走査ライン24A
と平行に導出した分岐部30aに接続されている。また、
前記画素電極31は前記ゲート絶縁膜25の上に形成されて
おり、その側縁部において前記２つの薄膜トランジスタ
23のソース電極28に接続されている。
示せず）をはさんで対向する一対の透明基板（ガラス
板）であり、一方の基板（下基板）21の液晶層対向面に
は、薄形トランジスタ23と透明な画素電極31が形成され
ている。なお、この薄膜トランジスタ23と画素電極31
は、多数個縦横に配列形成されている。前記薄膜トラン
ジスタ23は例えば逆スタガー型のものとされており、こ
の薄膜トランジスタ23は、基板21上に形成されたゲート
電極24と、このゲート電極24の上に基板21のほぼ全面に
わたって形成された窒化シリコン（SiN）等からなる透
明なゲート絶縁膜25と、このゲート絶縁膜25の上に前記
ゲート電極24と対向させて形成されたｉ型アモルファス
シリコン（ｉ−ａ−Si）等からなるｉ型半導体層26と、
このｉ型半導体層26の両側部の上にｎ型アモルファスシ
リコン（n+−ａ−Si）等からなるｎ型半導体層27を介し
て積層形成されたソース電極28およびドレイン電極29と
からなっている。なお、この実施例では、１つの画素電
極31に対してそれぞれ２つの薄膜トランジスタ23を設け
ており、この２つの薄膜トランジスタ23は、基板21上に
形成した走査ライン24Aの上にこの走査ライン24Aの長さ
方向に並べて形成されて、同時にON−OFF動作するよう
になっている。すなわち、この２つの薄膜トランジスタ
23は、同じ走査ライン24Aの一部をゲート電極24として
おり、また両薄膜トランジスタ23のドレイン電極29はそ
れぞれ同じ信号ライン30に接続されている。この信号ラ
イン30は、ゲート絶縁膜25の上に前記走査ライン24Aと
直交させて形成されており、両薄膜トランジスタ23のド
レイン電極29は、この信号ライン30から走査ライン24A
と平行に導出した分岐部30aに接続されている。また、
前記画素電極31は前記ゲート絶縁膜25の上に形成されて
おり、その側縁部において前記２つの薄膜トランジスタ
23のソース電極28に接続されている。
32は前記画素電極31の下に設けられたストレージキャパ
シタ用電極32である。このストレージキャパシタ用電極
32は、基板21上に形成されており、前記薄膜トランジス
タ23のゲート絶縁膜25を介して画素電極11と対向してい
る。このストレージキャパシタ用電極32は、画素電極31
の外周縁部のみに対向する枠状電極とされており、また
このストレージキャパシタ用電極32は、前記薄膜トラン
ジスタ23の下側の電極であるゲート電極24および走査ラ
イン24Aと同じ金属（例えばクロム）で形成されてい
る。このストレージキャパシタ用電極32は各画素電極31
にそれぞれ対応させて形成されており、各ストレージキ
ャパシタ用電極32は互いに共通接続されて接地ラインに
接続されている。なお、この実施例では、走査ライン24
Aの長さ方向に並ぶ各ストレージキャパシタ用電極32同
士を共通接続し、この共通接続された電極群を基板21の
側縁部において互いに接続している。第１図において32
aは走査ライン24Aの長さ方向に並ぶ各ストレージキャパ
シタ用電極32を接続する接続部であり、この接続部32a
は、各ストレージキャパシタ用電極32の互いに隣接する
辺間の複数箇所（図では２箇所）にストレージキャパシ
タ用電極32と一体に形成されている。
シタ用電極32である。このストレージキャパシタ用電極
32は、基板21上に形成されており、前記薄膜トランジス
タ23のゲート絶縁膜25を介して画素電極11と対向してい
る。このストレージキャパシタ用電極32は、画素電極31
の外周縁部のみに対向する枠状電極とされており、また
このストレージキャパシタ用電極32は、前記薄膜トラン
ジスタ23の下側の電極であるゲート電極24および走査ラ
イン24Aと同じ金属（例えばクロム）で形成されてい
る。このストレージキャパシタ用電極32は各画素電極31
にそれぞれ対応させて形成されており、各ストレージキ
ャパシタ用電極32は互いに共通接続されて接地ラインに
接続されている。なお、この実施例では、走査ライン24
Aの長さ方向に並ぶ各ストレージキャパシタ用電極32同
士を共通接続し、この共通接続された電極群を基板21の
側縁部において互いに接続している。第１図において32
aは走査ライン24Aの長さ方向に並ぶ各ストレージキャパ
シタ用電極32を接続する接続部であり、この接続部32a
は、各ストレージキャパシタ用電極32の互いに隣接する
辺間の複数箇所（図では２箇所）にストレージキャパシ
タ用電極32と一体に形成されている。
そして、ストレージキャパシタＣは、前記ストレージキ
ャパシタ用電極32と画素電極31およびその間のゲート絶
縁膜25とで構成されており、このストレージキャパシタ
Ｃは、前記ストレージキャパシタ用電極32が枠状の電極
であるために、画素電極31の外周縁部に沿う枠状のキャ
パシタとなっている。
ャパシタ用電極32と画素電極31およびその間のゲート絶
縁膜25とで構成されており、このストレージキャパシタ
Ｃは、前記ストレージキャパシタ用電極32が枠状の電極
であるために、画素電極31の外周縁部に沿う枠状のキャ
パシタとなっている。
なお、第２図において、33は薄膜トランジスタ３を覆う
酸化シリコン（SiO2）等からなる透明な保護絶縁膜であ
り、この保護絶縁膜33は走査ライン24Aに沿わせてその
ほぼ全長に設けられている。
酸化シリコン（SiO2）等からなる透明な保護絶縁膜であ
り、この保護絶縁膜33は走査ライン24Aに沿わせてその
ほぼ全長に設けられている。
また、他方の基板（上基板）22の液晶層対向面には、そ
のほぼ全面にわたって、前記一方の基板11側の各画素電
極31と対向する透明な対向電極34が形成されており、さ
らにこの基板22の前記各画素電極31と対向する部分に
は、第３図に示すようなパターンのブラックマスク35が
形成されている。すなわち、このブラックマスク35は、
画素電極31の幅（薄膜トランジスタ接続部31aを除く
幅）Waより僅かに小さい幅Wbの開口を有する格子状をな
しており、その各辺はそれぞれ前記一方の基板21の走査
ライン24Aおよび信号ライン30に対向している。なお、
このブラックマスク35の各辺の幅は、隣接する画素電極
31間の間隔より僅かに広い幅となっており、また、薄膜
トランジスタ23が対向する部分の幅は、この薄膜トラン
ジスタ23の幅より大きくなっている。このブラックマス
ク35はクロム等の金属膜で形成されており、対向電極24
はブラックマスク35の上（液晶層対向面側）に形成され
ている。
のほぼ全面にわたって、前記一方の基板11側の各画素電
極31と対向する透明な対向電極34が形成されており、さ
らにこの基板22の前記各画素電極31と対向する部分に
は、第３図に示すようなパターンのブラックマスク35が
形成されている。すなわち、このブラックマスク35は、
画素電極31の幅（薄膜トランジスタ接続部31aを除く
幅）Waより僅かに小さい幅Wbの開口を有する格子状をな
しており、その各辺はそれぞれ前記一方の基板21の走査
ライン24Aおよび信号ライン30に対向している。なお、
このブラックマスク35の各辺の幅は、隣接する画素電極
31間の間隔より僅かに広い幅となっており、また、薄膜
トランジスタ23が対向する部分の幅は、この薄膜トラン
ジスタ23の幅より大きくなっている。このブラックマス
ク35はクロム等の金属膜で形成されており、対向電極24
はブラックマスク35の上（液晶層対向面側）に形成され
ている。
そして、前記ストレージキャパシタ用電極32は、その内
幅Wcが、前記格子状ブラックマスク35の開口幅Wbより僅
かに小さく、かつ外周縁が前記画素電極31の外周縁より
僅かに外側に張出す大きさに形成されている。ただし、
このストレージキャパシタ用電極32のうち、画素電極31
の薄膜トランジスタ接続部31aに対応する部分は、この
薄膜トランジスタ接続部31aを避けて、その外側縁より
内側に対向している。
幅Wcが、前記格子状ブラックマスク35の開口幅Wbより僅
かに小さく、かつ外周縁が前記画素電極31の外周縁より
僅かに外側に張出す大きさに形成されている。ただし、
このストレージキャパシタ用電極32のうち、画素電極31
の薄膜トランジスタ接続部31aに対応する部分は、この
薄膜トランジスタ接続部31aを避けて、その外側縁より
内側に対向している。
なお、図示しないが、前記一対の基板21,22の電極形成
面上には、両基板21,22間に封入される液晶の分子を所
定の配向状態に配向させる配向膜が形成されている。
面上には、両基板21,22間に封入される液晶の分子を所
定の配向状態に配向させる配向膜が形成されている。
そして、この実施例の液晶表示素子においては、画素電
極31の下にストレージキャパシタＣを形成するためのス
トレージキャパシタ電極32を、画素電極31の外周縁部の
みに対向する枠状電極とすることによって、画素電極31
の外周縁部の下のみにストレージキャパシタＣを形成し
ているから、画素電極31の外周縁部を除く部分にはスト
レージキャパシタ用電極32が対向しておらず、したがっ
て、この部分の光透過率を高くすることができる。すな
わち、第５図に示した従来の液晶表示素子では、透過光
がストレージキャパシタ用電極12と画素電極11との２つ
の電極を通るために、光透過率の低下が大きいが、上記
実施例の液晶表示素子では、ストレージキャパシタ電極
32を枠状電極としているため、電極を通ることによる光
透過率の低下は画素電極31において生ずるだけである。
したがって、この液晶表示素子によれば、画素電極31の
下にストレージキャパシタＣを形成したものでありなが
ら、光透過率を高くして表示コントラストを向上させる
ことができる。なお、このように画素電極31の外周縁部
の下のみにストレージキャパシタＣを形成すると、この
ストレージキャパシタＣの面積が小さくなった分だけそ
の容量が小さくなるが、このストレージキャパシタＣ
は、選択駆動された画素電極31が次に選択駆動されるま
での１フレーム周期間だけ画素電極31に電圧を継続して
印加できる容量があれば十分であるから、この容量が得
られるように前記ストレージキャパシタ用電極32の画素
電極対向部分の面積を設定しておきさえすれば、前記ス
トレージキャパシタＣの容量減少は何等問題とはならな
い。
極31の下にストレージキャパシタＣを形成するためのス
トレージキャパシタ電極32を、画素電極31の外周縁部の
みに対向する枠状電極とすることによって、画素電極31
の外周縁部の下のみにストレージキャパシタＣを形成し
ているから、画素電極31の外周縁部を除く部分にはスト
レージキャパシタ用電極32が対向しておらず、したがっ
て、この部分の光透過率を高くすることができる。すな
わち、第５図に示した従来の液晶表示素子では、透過光
がストレージキャパシタ用電極12と画素電極11との２つ
の電極を通るために、光透過率の低下が大きいが、上記
実施例の液晶表示素子では、ストレージキャパシタ電極
32を枠状電極としているため、電極を通ることによる光
透過率の低下は画素電極31において生ずるだけである。
したがって、この液晶表示素子によれば、画素電極31の
下にストレージキャパシタＣを形成したものでありなが
ら、光透過率を高くして表示コントラストを向上させる
ことができる。なお、このように画素電極31の外周縁部
の下のみにストレージキャパシタＣを形成すると、この
ストレージキャパシタＣの面積が小さくなった分だけそ
の容量が小さくなるが、このストレージキャパシタＣ
は、選択駆動された画素電極31が次に選択駆動されるま
での１フレーム周期間だけ画素電極31に電圧を継続して
印加できる容量があれば十分であるから、この容量が得
られるように前記ストレージキャパシタ用電極32の画素
電極対向部分の面積を設定しておきさえすれば、前記ス
トレージキャパシタＣの容量減少は何等問題とはならな
い。
また、上記実施例では、前記ストレージキャパシタ用電
極32を、薄膜トランジスタ23の下側の電極であるゲート
電極24および走査ライン24Aと同じ金属で形成している
ため、液晶表示素子の製造に際して、薄膜トランジスタ
23のゲート電極24および走査ライン24Aとストレージキ
ャパシタ用電極32とを同時に形成することができる。
極32を、薄膜トランジスタ23の下側の電極であるゲート
電極24および走査ライン24Aと同じ金属で形成している
ため、液晶表示素子の製造に際して、薄膜トランジスタ
23のゲート電極24および走査ライン24Aとストレージキ
ャパシタ用電極32とを同時に形成することができる。
しかも、上記実施例では、前記ストレージキャパシタ用
電極32を金属電極とするとともに、このストレージキャ
パシタ用電極32を、その内幅Wcが他方の基板22に形成さ
れている格子状ブラックマスク35の開口幅Wbより僅かに
小さい大きさに形成しているため、画素電極31の外周縁
部に対応する部分を透過する光をストレージキャパシタ
用電極32によっても遮光することができ、したがって、
このストレージキャパシタ用電極32を、表示画素の大き
さを規制する前記ブラックマスク35の一部として利用す
ることができる。なお、このようにストレージキャパシ
タ用電極32の内幅Wcをブラックマスク35の開口幅Wbより
小さくすると、表示画素の大きさがストレージキャパシ
タ用電極32の内幅Wcで規制されて小さくなため、開口率
が下がるが、ストレージキャパシタ用電極32の内幅Wcと
ブラックマスク35の開口幅Wbとの差は僅かであるから、
上記開口率の低下の度合は極めて僅かである。
電極32を金属電極とするとともに、このストレージキャ
パシタ用電極32を、その内幅Wcが他方の基板22に形成さ
れている格子状ブラックマスク35の開口幅Wbより僅かに
小さい大きさに形成しているため、画素電極31の外周縁
部に対応する部分を透過する光をストレージキャパシタ
用電極32によっても遮光することができ、したがって、
このストレージキャパシタ用電極32を、表示画素の大き
さを規制する前記ブラックマスク35の一部として利用す
ることができる。なお、このようにストレージキャパシ
タ用電極32の内幅Wcをブラックマスク35の開口幅Wbより
小さくすると、表示画素の大きさがストレージキャパシ
タ用電極32の内幅Wcで規制されて小さくなため、開口率
が下がるが、ストレージキャパシタ用電極32の内幅Wcと
ブラックマスク35の開口幅Wbとの差は僅かであるから、
上記開口率の低下の度合は極めて僅かである。
また、ストレージキャパシタ用電極を透明電極としてい
る液晶表示素子においては、表示画素の大きさが格子状
ブラックマスクの開口幅で規制されるため、一対の基板
の位置合せ精度の誤差によって表示画素の大きさがばら
つくが、上記実施例のように、ストレージキャパシタ用
電極32を金属電極とし、しかもこのストレージキャパシ
タ用電極32の内幅Wcを格子状ブラックマスク35の開口幅
Wbより小さくしておけば、このストレージキャパシタ用
電極32に表示画素の大きさを規制するブラックマスクと
しての機能をもたせて、一対の基板21,22の位置合せ精
度の誤差による表示画素の大きさのばらつきをなくすこ
とができる。
る液晶表示素子においては、表示画素の大きさが格子状
ブラックマスクの開口幅で規制されるため、一対の基板
の位置合せ精度の誤差によって表示画素の大きさがばら
つくが、上記実施例のように、ストレージキャパシタ用
電極32を金属電極とし、しかもこのストレージキャパシ
タ用電極32の内幅Wcを格子状ブラックマスク35の開口幅
Wbより小さくしておけば、このストレージキャパシタ用
電極32に表示画素の大きさを規制するブラックマスクと
しての機能をもたせて、一対の基板21,22の位置合せ精
度の誤差による表示画素の大きさのばらつきをなくすこ
とができる。
すなわち、上記液晶表示素子の製造に際して、一対の基
板21,22がその位置合せ精度の誤差により互いにずれて
組立てられた場合、両基板21,22のずれ量が、位置合せ
誤差がない場合におけるブラックマスク35と画素電極31
との重なり幅以下であれば、ブラックマスク35はその開
口縁の全周が画素電極31に重なるが、これより僅かでも
両基板21,22のずれ量が大きくなると、ブラックマスク3
5の一側の開口縁が画素電極31の外側縁よりも外側にず
れて、その間に隙間Ｇができてしまう。第４図はこの状
態を示している。
板21,22がその位置合せ精度の誤差により互いにずれて
組立てられた場合、両基板21,22のずれ量が、位置合せ
誤差がない場合におけるブラックマスク35と画素電極31
との重なり幅以下であれば、ブラックマスク35はその開
口縁の全周が画素電極31に重なるが、これより僅かでも
両基板21,22のずれ量が大きくなると、ブラックマスク3
5の一側の開口縁が画素電極31の外側縁よりも外側にず
れて、その間に隙間Ｇができてしまう。第４図はこの状
態を示している。
そして、仮にストレージキャパシタ用電極32が透明電極
であるとすると、両基板21,22のずれ量が上記隙間Ｇの
できない範囲であれば、表示画素の幅はブラックマスク
35の開口幅Wbと同じであるが、ブラックマスク35の一側
の開口縁と画素電極31の外側縁との間に第４図に示すよ
うな隙間Ｇができると、表示画素の幅Ｄ′は、ブラック
マスク35の開口幅Wbから上記隙間Ｇの幅ΔＷを減じた幅
（Ｄ′＝Wb−ΔＷ）となる。これは、画素電極31が対向
していない部分の液晶には電界が作用しないため、上記
隙間Ｇに対応する部分には光を透過および遮断する表示
機能がないからであり、この部分は、ネガ表示タイプの
液晶表示素子では常に暗部となり、ポジ表示タイプの液
晶表示素子では常に明部となる。
であるとすると、両基板21,22のずれ量が上記隙間Ｇの
できない範囲であれば、表示画素の幅はブラックマスク
35の開口幅Wbと同じであるが、ブラックマスク35の一側
の開口縁と画素電極31の外側縁との間に第４図に示すよ
うな隙間Ｇができると、表示画素の幅Ｄ′は、ブラック
マスク35の開口幅Wbから上記隙間Ｇの幅ΔＷを減じた幅
（Ｄ′＝Wb−ΔＷ）となる。これは、画素電極31が対向
していない部分の液晶には電界が作用しないため、上記
隙間Ｇに対応する部分には光を透過および遮断する表示
機能がないからであり、この部分は、ネガ表示タイプの
液晶表示素子では常に暗部となり、ポジ表示タイプの液
晶表示素子では常に明部となる。
これに対して、上記実施例のように、ストレージキャパ
シタ用電極32を金属電極とし、かつこのストレージキャ
パシタ用電極32の内幅Wcをブラックマスク35の開口幅Wb
より小さくしておけば、表示画素の幅がストレージキャ
パシタ用電極32の内幅によって規制されるため、両基板
21,22のずれ量が上記隙間Ｇのできない範囲である場合
はもちろん、ブラックマスク35の一側の開口縁と画素電
極31の外側縁との間に第４図に示すような隙間Ｇが生じ
た場合でも、表示画素の幅Ｄは、常にブラックマスク35
の開口幅Wbと同じ幅（Ｄ＝Wb）となる。
シタ用電極32を金属電極とし、かつこのストレージキャ
パシタ用電極32の内幅Wcをブラックマスク35の開口幅Wb
より小さくしておけば、表示画素の幅がストレージキャ
パシタ用電極32の内幅によって規制されるため、両基板
21,22のずれ量が上記隙間Ｇのできない範囲である場合
はもちろん、ブラックマスク35の一側の開口縁と画素電
極31の外側縁との間に第４図に示すような隙間Ｇが生じ
た場合でも、表示画素の幅Ｄは、常にブラックマスク35
の開口幅Wbと同じ幅（Ｄ＝Wb）となる。
したがって、上記実施例によれば、開口率は僅かながら
低下するものの、一対の基板21,22の位置合せ精度の誤
差による表示画素の大きさのばらつきをなくすことがで
きるから、均一な表示品質の液晶表示素子を歩留よく得
ることができる。なお、前記ストレージキャパシタ用電
極32の内幅Wcと、ブラックマスク35の開口幅Wbとの差
は、一対の基板21,22の位置合せ精度の誤差を見込んで
設定しておけばよい。
低下するものの、一対の基板21,22の位置合せ精度の誤
差による表示画素の大きさのばらつきをなくすことがで
きるから、均一な表示品質の液晶表示素子を歩留よく得
ることができる。なお、前記ストレージキャパシタ用電
極32の内幅Wcと、ブラックマスク35の開口幅Wbとの差
は、一対の基板21,22の位置合せ精度の誤差を見込んで
設定しておけばよい。
また、上述したように一対の基板21,22の位置合せ精度
の誤差によってブラックマスク35の一側の開口縁と画素
電極31の外側縁との間に第４図に示すような隙間Ｇがで
きた場合、この隙間Ｇに対応する部分に光の漏れが生じ
て表示品質が悪くなるが、上記実施例では、前記ストレ
ージキャパシタ用電極32を、その外周縁が画素電極31の
外周縁より僅かに外側に張出す大きさに形成しているた
め、上記隙間Ｇに対応する部分からの光の漏れもなくし
て、表示品質を向上させることができる。なお、前記ス
トレージキャパシタ用電極32の張出し幅も、一対の基板
21,22の位置合せ精度の誤差を見込んで設定しておけば
よい。
の誤差によってブラックマスク35の一側の開口縁と画素
電極31の外側縁との間に第４図に示すような隙間Ｇがで
きた場合、この隙間Ｇに対応する部分に光の漏れが生じ
て表示品質が悪くなるが、上記実施例では、前記ストレ
ージキャパシタ用電極32を、その外周縁が画素電極31の
外周縁より僅かに外側に張出す大きさに形成しているた
め、上記隙間Ｇに対応する部分からの光の漏れもなくし
て、表示品質を向上させることができる。なお、前記ス
トレージキャパシタ用電極32の張出し幅も、一対の基板
21,22の位置合せ精度の誤差を見込んで設定しておけば
よい。
なお、上記実施例では、ストレージキャパシタ用電極32
の内幅Wcをブラックマスク35の開口幅Wbより小さくして
いるが、このストレージキャパシタ用電極32の内幅Wcは
ブラックマスク35の開口幅Wbとほぼ同じ幅としてもよ
く、その場合は、前記ストレージキャパシタ用電極32の
画素電極対向部分の面積を、ストレージキャパシタＣ
に、選択駆動された画素電極31が次に選択駆動されるま
での１フレーム周期間だけ画素電極31に電圧を継続して
印加できる容量をもたせられる面積に設定し、このこの
ストレージキャパシタ用電極32の内幅Wcに応じてブラッ
クマスク35の開口幅Wbを設定すればよい。また、上記実
施例では、ストレージキャパシタ用電極32をその外周縁
が画素電極31の外周縁より僅かに外側に張出す大きさに
形成して、第４図に示した隙間Ｇからの光の漏れをスト
レージキャパシタ用電極32によって防いでいるが、上記
隙間Ｇからの光の漏れはブラックマスク35の開口幅Wbを
小さくすることで防止してもよく、その場合は、ストレ
ージキャパシタ用電極32の外周縁を必ずしも画素電極31
の外周縁の外側に張出させておく必要はない。さらに、
上記実施例では、ストレージキャパシタ用電極32を金属
電極としたが、このストレージキャパシタ用電極32はIT
O等からなる透明電極としてもよく、その場合も、この
ストレージキャパシタ用電極32を画素電極31の外周縁部
のみに対向する枠状電極として、画素電極31の外周縁部
の下のみにストレージキャパシタＣを形成すれば、画素
電極31の外周縁部を除く部分の光透過率を高くくして表
示コントラストを向上させることができる。
の内幅Wcをブラックマスク35の開口幅Wbより小さくして
いるが、このストレージキャパシタ用電極32の内幅Wcは
ブラックマスク35の開口幅Wbとほぼ同じ幅としてもよ
く、その場合は、前記ストレージキャパシタ用電極32の
画素電極対向部分の面積を、ストレージキャパシタＣ
に、選択駆動された画素電極31が次に選択駆動されるま
での１フレーム周期間だけ画素電極31に電圧を継続して
印加できる容量をもたせられる面積に設定し、このこの
ストレージキャパシタ用電極32の内幅Wcに応じてブラッ
クマスク35の開口幅Wbを設定すればよい。また、上記実
施例では、ストレージキャパシタ用電極32をその外周縁
が画素電極31の外周縁より僅かに外側に張出す大きさに
形成して、第４図に示した隙間Ｇからの光の漏れをスト
レージキャパシタ用電極32によって防いでいるが、上記
隙間Ｇからの光の漏れはブラックマスク35の開口幅Wbを
小さくすることで防止してもよく、その場合は、ストレ
ージキャパシタ用電極32の外周縁を必ずしも画素電極31
の外周縁の外側に張出させておく必要はない。さらに、
上記実施例では、ストレージキャパシタ用電極32を金属
電極としたが、このストレージキャパシタ用電極32はIT
O等からなる透明電極としてもよく、その場合も、この
ストレージキャパシタ用電極32を画素電極31の外周縁部
のみに対向する枠状電極として、画素電極31の外周縁部
の下のみにストレージキャパシタＣを形成すれば、画素
電極31の外周縁部を除く部分の光透過率を高くくして表
示コントラストを向上させることができる。
また、上記実施例では画素電極31を選択駆動する薄膜ト
ランジスタ23を逆スタガー型のものとしたが、この薄膜
トランジスタ23は逆コプラナー型のものでも、またスタ
ガー型あるいはコプラナー型のものでもよい。
ランジスタ23を逆スタガー型のものとしたが、この薄膜
トランジスタ23は逆コプラナー型のものでも、またスタ
ガー型あるいはコプラナー型のものでもよい。
本発明の液晶表示素子によれば、ブラックマスクの開口
幅を前記ストレージキャパシタ用電極の内幅よりも大き
くし、且つ、画素電極の幅を前記ブラックスマクの開口
幅に対して前記一対の基板の位置合せ誤差によるずれ量
よりも大きくしているため、一対の基板の位置合わせ誤
差によって、ブラックマスクの開口縁部とストレージキ
ャパシタ用電極の内縁部とが位置ずれを起こしても、ブ
ラックマスクの内縁によって決定される開口率は一定と
なるばかりでなく、各画素電極の外周縁部とブラックマ
スクの外側縁部が位置ずれを起こしても各画素電極を介
して液晶層には駆動電圧が給電されるので、表示状態に
おける光透過率を一定にすることができる。
幅を前記ストレージキャパシタ用電極の内幅よりも大き
くし、且つ、画素電極の幅を前記ブラックスマクの開口
幅に対して前記一対の基板の位置合せ誤差によるずれ量
よりも大きくしているため、一対の基板の位置合わせ誤
差によって、ブラックマスクの開口縁部とストレージキ
ャパシタ用電極の内縁部とが位置ずれを起こしても、ブ
ラックマスクの内縁によって決定される開口率は一定と
なるばかりでなく、各画素電極の外周縁部とブラックマ
スクの外側縁部が位置ずれを起こしても各画素電極を介
して液晶層には駆動電圧が給電されるので、表示状態に
おける光透過率を一定にすることができる。
また、各ストレージキャパシタ用電極は、隣接のストレ
ージキャパシタ用電極と２箇所以上の接続部で接続さ
れ、そのうちの少なくとも１箇所の接続部は、各ストレ
ージキャパシタ用電極間に配置されるようにしているの
で、接続の信頼性が向上する。
ージキャパシタ用電極と２箇所以上の接続部で接続さ
れ、そのうちの少なくとも１箇所の接続部は、各ストレ
ージキャパシタ用電極間に配置されるようにしているの
で、接続の信頼性が向上する。
第１図〜第４図は本発明の一実施例を示したもので、第
１図は液晶表示素子の一方の基板の一部分の平面図、第
２図は第１図のII-II線に沿う液晶表示素子の拡大断面
図、第３図は他方の基板に形成されるブラックマスクの
一部分の平面図、第４図は一対の基板の位置合せ精度に
誤差がある場合の液晶表示素子の断面図である。第５図
は従来の液晶表示素子の断面図である。 21,22……基板、23……薄膜トランジスタ、24……ゲー
ト電極、24A……走査ライン、25……ゲート絶縁膜、28
……ソース電極、29……ドレイン電極、30……信号ライ
ン、31……画素電極、32……ストレージキャパシタ用電
極、Ｃ……ストレージキャパシタ、34……対向電極、35
……ブラックマスク。
１図は液晶表示素子の一方の基板の一部分の平面図、第
２図は第１図のII-II線に沿う液晶表示素子の拡大断面
図、第３図は他方の基板に形成されるブラックマスクの
一部分の平面図、第４図は一対の基板の位置合せ精度に
誤差がある場合の液晶表示素子の断面図である。第５図
は従来の液晶表示素子の断面図である。 21,22……基板、23……薄膜トランジスタ、24……ゲー
ト電極、24A……走査ライン、25……ゲート絶縁膜、28
……ソース電極、29……ドレイン電極、30……信号ライ
ン、31……画素電極、32……ストレージキャパシタ用電
極、Ｃ……ストレージキャパシタ、34……対向電極、35
……ブラックマスク。
Claims (2)
- 【請求項１】液晶層をはさんで対向する一対の透明基板
のうちの一方の基板に、多数のスイッチング素子とこの
各スイッチング素子にそれぞれ接続された多数の画素電
極を形成するとともに、前記各画素電極の下に絶縁膜を
介して前記画素電極の外周部のみに対向する枠状のスト
レージキャパシタ用電極を形成し、他方の基板に前記各
画素電極と対向する部分に開口を有する格子状のブラッ
クマスクと共通電極を形成した液晶表示素子において、 前記ブラックマスクの開口幅を前記ストレージキャパシ
タ用電極の内幅よりも大きくし、且つ、前記画素電極の
幅を前記ブラックマスクの開口幅に対して前記一対の基
板の位置合せ誤差によるずれ量よりも大きくしたことを
特徴とする液晶表示素子。 - 【請求項２】前記各ストレージキャパシタ用電極は、隣
接のストレージキャパシタ用電極と２箇所以上の接続部
で接続され、そのうちの少なくとも１箇所の接続部は、
各ストレージキャパシタ用電極間に配置されていること
を特徴とする請求項１に記載の液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20524090A JPH07113731B2 (ja) | 1990-08-03 | 1990-08-03 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20524090A JPH07113731B2 (ja) | 1990-08-03 | 1990-08-03 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0490513A JPH0490513A (ja) | 1992-03-24 |
| JPH07113731B2 true JPH07113731B2 (ja) | 1995-12-06 |
Family
ID=16503722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20524090A Expired - Lifetime JPH07113731B2 (ja) | 1990-08-03 | 1990-08-03 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07113731B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150042178A (ko) * | 2015-04-02 | 2015-04-20 | 삼성디스플레이 주식회사 | 액정표시장치 |
| US9164344B2 (en) | 2006-11-03 | 2015-10-20 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL194848C (nl) * | 1992-06-01 | 2003-04-03 | Samsung Electronics Co Ltd | Vloeibaar-kristalindicatorinrichting. |
| DE4448007B4 (de) * | 1993-03-04 | 2007-04-12 | Samsung Electronics Co., Ltd., Suwon | Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung |
| JP3529153B2 (ja) * | 1993-03-04 | 2004-05-24 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
| DE4407043B4 (de) * | 1993-03-04 | 2005-10-20 | Samsung Electronics Co Ltd | Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung |
| JPH06308533A (ja) * | 1993-04-22 | 1994-11-04 | Nec Corp | 液晶表示装置 |
| JPH0887025A (ja) * | 1994-09-16 | 1996-04-02 | Casio Comput Co Ltd | アクティブマトリックスパネル |
| TW347477B (en) * | 1994-09-30 | 1998-12-11 | Sanyo Electric Co | Liquid crystal display with storage capacitors for holding electric charges |
| JPH0926603A (ja) | 1995-05-08 | 1997-01-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP3312101B2 (ja) * | 1996-07-02 | 2002-08-05 | シャープ株式会社 | 液晶表示装置 |
| KR20060046964A (ko) | 2004-11-12 | 2006-05-18 | 삼성전자주식회사 | 표시 패널 및 이를 구비한 표시 장치 |
| US8212953B2 (en) | 2005-12-26 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2693513B2 (ja) * | 1988-08-30 | 1997-12-24 | 株式会社東芝 | アクティブマトリクス型液晶表示素子 |
-
1990
- 1990-08-03 JP JP20524090A patent/JPH07113731B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9164344B2 (en) | 2006-11-03 | 2015-10-20 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| US9268187B2 (en) | 2006-11-03 | 2016-02-23 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| KR20150042178A (ko) * | 2015-04-02 | 2015-04-20 | 삼성디스플레이 주식회사 | 액정표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0490513A (ja) | 1992-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7009206B2 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| US6768522B2 (en) | Electrooptical device, prejection-type display apparatus, and method for manufacturing the electrooptical device | |
| KR100484343B1 (ko) | 전기 광학 장치 | |
| KR100506566B1 (ko) | 액정 패널 | |
| KR0156766B1 (ko) | 박막트랜지스터 및 그를 이용한 표시장치 | |
| US7119871B2 (en) | Liquid crystal display having insulating film overlapping and extending in direction of drain signal line | |
| JP2853656B2 (ja) | 液晶パネル | |
| KR20100124618A (ko) | 액정 표시 장치 | |
| US8243236B2 (en) | Liquid crystal display and method for manufacturing liquid crystal display | |
| JPH07113731B2 (ja) | 液晶表示素子 | |
| US20040135939A1 (en) | Liquid crystal display device with light shielding structure and method for forming the same | |
| US8017947B2 (en) | Thin film transistor array panel, display device including the same, and method thereof | |
| JPH0990425A (ja) | 表示装置 | |
| JP3543131B2 (ja) | アクティブマトリックスパネル及びその製造方法 | |
| JP4023522B2 (ja) | 電気光学装置及びプロジェクタ | |
| KR20040055688A (ko) | 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치 | |
| JP3799943B2 (ja) | 電気光学装置およびプロジェクタ | |
| JP4019600B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP2777545B2 (ja) | アクティブマトリクス液晶表示素子 | |
| JP2000284723A (ja) | 表示装置 | |
| JP2001265255A6 (ja) | 電気光学装置及びその製造方法 | |
| JP2000267594A (ja) | 表示装置 | |
| JP4066607B2 (ja) | 電気光学装置及びプロジェクタ | |
| CN101089715B (zh) | 液晶板及电子设备 | |
| JP4211349B2 (ja) | 液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 15 |