[go: up one dir, main page]

JPH07110048B2 - Television offset detection circuit - Google Patents

Television offset detection circuit

Info

Publication number
JPH07110048B2
JPH07110048B2 JP62052810A JP5281087A JPH07110048B2 JP H07110048 B2 JPH07110048 B2 JP H07110048B2 JP 62052810 A JP62052810 A JP 62052810A JP 5281087 A JP5281087 A JP 5281087A JP H07110048 B2 JPH07110048 B2 JP H07110048B2
Authority
JP
Japan
Prior art keywords
beat
output
signal
detection circuit
television
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62052810A
Other languages
Japanese (ja)
Other versions
JPS63219274A (en
Inventor
俊平 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62052810A priority Critical patent/JPH07110048B2/en
Publication of JPS63219274A publication Critical patent/JPS63219274A/en
Publication of JPH07110048B2 publication Critical patent/JPH07110048B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジヨン放送における、オフセツトビ
ート検出回路のビートレベル検知判定回路に関するもの
である。
Description: TECHNICAL FIELD The present invention relates to a beat level detection determination circuit of an offset beat detection circuit in television broadcasting.

〔従来の技術〕[Conventional technology]

第5図に従来のこの種の回路の系統を示します。図にお
いて(1)はテレビジヨン信号、(2)はこのテレビジ
ヨン信号(1)よりオフセツトビート成分を抽出する、
ビート検出回路、(3)はこのビート検出回路(2)で
抽出されたビート信号を増巾する増巾器、(4)は増巾
器(3)により増巾されたビート信号を検波する検波
器、(5)は検波器(4)により検波されたビートレベ
ル信号より、垂直同期信号(6)により垂直同期信号区
間以外を通過させるアナログスイツチ、(7)はこのア
ナログスイツチ(5)の出力であるビートレベル信号、
(8)はこのビートレベル信号と基準電圧(9)とを比
較する電圧比較器、(10)は電圧比較器(9)の出力で
あるビートレベル判定出力である。
Fig. 5 shows the system of this type of conventional circuit. In the figure, (1) is a television signal, and (2) is an offset beat component extracted from the television signal (1).
Beat detection circuit, (3) an amplifier for amplifying the beat signal extracted by the beat detection circuit (2), (4) Detection for detecting the beat signal amplified by the amplifier (3) And (5) is an analog switch which passes the beat level signal detected by the detector (4) other than the vertical synchronization signal section by the vertical synchronization signal (6), and (7) is the output of this analog switch (5) Beat level signal, which is
(8) is a voltage comparator for comparing the beat level signal with the reference voltage (9), and (10) is a beat level judgment output which is an output of the voltage comparator (9).

第6図は、第1図に示した従来の回路の各部の電圧波形
例を示すもので、(a)は検波器(4)の出力波形例、
(b)はアナログスイツチ(5)の出力波形例、(c)
は電圧比較器(8)の出力波形例である。
FIG. 6 shows an example of the voltage waveform of each part of the conventional circuit shown in FIG. 1, and (a) is an output waveform example of the detector (4),
(B) is an output waveform example of the analog switch (5), (c)
Is an output waveform example of the voltage comparator (8).

次に動作について説明する。テレビジヨン信号(1)に
は、受信希望波(以後D波という)と妨害波(以後U波
という)が入力される。D波とU波の周波数関係は、10
KHZ、又は20KHzのオフセツトビートを生ずる関係にあ
る、このテレビ信号より、ビート検出回路(2)により
10KHz、又は20KHzのビート成分をとり出す。このビート
成分は、増巾器(3)により増巾された後、検波器
(4)により、直流化された信号(以後ビートレベルと
いう)になる。この信号波形を第6図(a)に示す。こ
のビートレベルは、次にアナログスイツチ(5)に入力
され、垂直同期区間のビートレベルの出力を禁止させ
る。このアナログスイツチ(5)の出力波形を第6図
(b)に示す。これは、垂直同期信号区間に発生する10
KHz20KHz成分は、本来、取り出したいオフセツト成分で
はない為に禁止をかけるものである。このアナログスイ
ツチ(5)の出力のビートレベルは、次に電圧比較器
(8)に入力される。電圧比較器(8)では、基準電圧
(9)とビートレベルが比較され、基準電圧により定ま
る規定のビートレベル値より低いビートレベルの時に
は、良判定、高いビートレベルの時には否判定を行わさ
れる。
Next, the operation will be described. A desired reception wave (hereinafter referred to as D wave) and an interfering wave (hereinafter referred to as U wave) are input to the television signal (1). The frequency relationship between D wave and U wave is 10
From this TV signal, which has a relationship of generating KHZ or 20 KHz offset beat, by the beat detection circuit (2)
Extracts beat component of 10KHz or 20KHz. The beat component is amplified by the amplifier (3) and then converted into a DC signal (hereinafter referred to as a beat level) by the detector (4). This signal waveform is shown in FIG. This beat level is then input to the analog switch (5), and the output of the beat level in the vertical synchronization section is prohibited. The output waveform of this analog switch (5) is shown in FIG. 6 (b). This occurs in the vertical sync signal section.
The KHz20KHz component is a component that is prohibited because it is not originally the offset component that you want to extract. The beat level of the output of the analog switch (5) is then input to the voltage comparator (8). In the voltage comparator (8), the reference voltage (9) is compared with the beat level, and when the beat level is lower than the specified beat level value determined by the reference voltage, a good judgment is made, and when the beat level is high, a non-judgment is made. .

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

従来のこのビートレベル値の判定回路では、以上の様に
構成されており、垂直同期信号に含まれるビート成分の
影響を受けないようなされているが、テレビジヨン映像
信号に含まれる10KHz、20KHz成分については考慮されて
おらず10KHz成分、20KHz成分が大きい映像成分がある場
合には、第6図(c)に示すように判定値が不正確にな
ると云う問題があつた。
The conventional beat level value determination circuit is configured as described above and is not affected by the beat component included in the vertical synchronizing signal, but the 10KHz and 20KHz components included in the television video signal are included. However, if there is a video component having a large 10 KHz component or 20 KHz component, the determination value becomes inaccurate as shown in FIG. 6 (c).

この発明は上記のような問題点を軽減する為になされた
もので、映像成分による影響を受ける事なく、正確なオ
フセツトビートレベル値の判定ができるテレビジヨンオ
フセツトビート検知回路を得ることを目的とする 〔問題点を解決するための手段〕 この発明に係るテレビジヨンオフセツトビート検知回路
は、検知出力の“否”信号期間が予め定められた所定時
間以下の場合、当該“否”信号期間を“良”信号として
判定出力する判定手段を設けたものである。
The present invention has been made to alleviate the above problems, and it is an object of the present invention to obtain a television offset beat detection circuit capable of accurately determining an offset beat level value without being affected by image components. An object [Means for solving the problem] A television offset beat detection circuit according to the present invention is to provide a "reject" signal when the "reject" signal period of the detection output is equal to or shorter than a predetermined time. A determination means for determining and outputting the period as a "good" signal is provided.

〔作用〕[Action]

この発明におけるテレビジヨンオフセツトビート検知回
路は、所定時間以内の“否”信号パルスは映像信号成分
によつて生じるビート検知と判定し、その検知期間の間
“良”信号を出力することにより、映像信号成分による
誤検知が防止され、正確なビート検出ができる。
The television offset beat detection circuit according to the present invention determines that a "no" signal pulse within a predetermined time is a beat detection caused by a video signal component, and outputs a "good" signal during the detection period, False detection due to video signal components is prevented, and accurate beat detection is possible.

〔発明の実施例〕Example of Invention

以下、この発明の一実施例を図について説明する。第1
図において、(1)はテレビジヨン信号、(2)はこの
テレビジヨン信号(1)よりオフセツトビート成分を抽
出するビート検出回路、(3)はこのビート検出回路
(2)で抽出されたビート信号を増巾する増巾器、
(4)は増巾器(3)により増巾されたビート信号を検
波する検波器、(5)は検波器(4)により検波された
ビートレベル信号より垂直同期信号(6)により垂直同
期信号区間を通過させるアナログスイツチ、(7)はこ
のアナログスイツチ(5)の出力であるビートレベル信
号、(8)はこのビートレベル信号と、基準電圧(9)
とを比較する電圧比較器、(10)は電圧比較器(8)の
出力、(11)は電圧比較器(8)の出力により動作する
再トリガモノマルチ回路、(12)は再トリガモノマルチ
回路の出力と電圧比較器(8)の出力(10)との和を出
力するOR回路である。
An embodiment of the present invention will be described below with reference to the drawings. First
In the figure, (1) is a television signal, (2) is a beat detection circuit for extracting an offset beat component from the television signal (1), and (3) is a beat extracted by the beat detection circuit (2). Magnifier to increase the signal,
(4) is a detector for detecting the beat signal amplified by the amplifier (3), (5) is a vertical synchronizing signal by the vertical synchronizing signal (6) from the beat level signal detected by the detector (4) An analog switch that passes through the section, (7) is a beat level signal which is the output of this analog switch (5), (8) is this beat level signal, and a reference voltage (9)
(10) is the output of the voltage comparator (8), (11) is the re-trigger mono-multi circuit operated by the output of the voltage comparator (8), and (12) is the re-trigger mono-multi circuit. It is an OR circuit that outputs the sum of the output of the circuit and the output (10) of the voltage comparator (8).

次に動作について説明する。電圧比較器(8)の出力に
おけるビートレベル順の良否の判定は従来の例にて説明
した様に映像成分の影響を受け不正確であつた。又、オ
フセツトビートが全くない時においても、映像成分の10
KHz、20KHz成分が大きい時には、ビートが大きいという
否判定を行う場合もある。
Next, the operation will be described. As described in the conventional example, the determination as to whether the beat level order in the output of the voltage comparator (8) is good or not is inaccurate due to the influence of the image component. Also, even when there is no offset beat, 10
When the KHz and 20 KHz components are large, it may be determined whether or not the beat is large.

電圧比較器(8)の出力(10)は第2図(a)に示した
通り、否判定の誤動を行つているが、この出力(10)
を、再トリガモノマルチ回路(11)を通す事により第2
図(b)に示す出力が得られる。このモノマルチ回路
(11)は電圧比較器(8)の出力(10)のダウンエツジ
トリガにて、一定のパルス巾が出力されるものであり、
又、パルス出力途中に、ダウンエツジトリガが入力した
時にも更にそのトリガにて再出力パルスを出力する再ト
リガモノマルチ回路である。この出力と電圧比較器
(8)の出力(10)との和を、OR回路(12)により取り
出す事により、第2図(c)に示す通り、正確な良判定
となる。この回路にて重要なものは、再トリガモノマル
チ回路(11)にて出力されるパルスのパルス巾である
が、このパルス巾の設定は、誤動作の確率の軽減度と、
OR回路(12)出力にて出力されるビートレベル値判定出
力を利用して制御を行う時の反応時間との兼ね合いにて
決定すれば良い。
The output (10) of the voltage comparator (8) is erroneously judged as shown in FIG. 2 (a), but this output (10)
By passing the re-trigger mono-multi circuit (11)
The output shown in FIG. This mono-multi circuit (11) outputs a constant pulse width by the down edge trigger of the output (10) of the voltage comparator (8),
Further, even when a down edge trigger is input during the pulse output, the re-trigger mono-multi circuit outputs the re-output pulse by the trigger. By taking out the sum of this output and the output (10) of the voltage comparator (8) by the OR circuit (12), as shown in FIG. What is important in this circuit is the pulse width of the pulse output by the re-trigger mono-multi circuit (11). The setting of this pulse width is to reduce the probability of malfunction and
It may be determined in consideration of the reaction time when the control is performed by using the beat level value determination output output from the output of the OR circuit (12).

なお上記実施例では、再トリガモノマルチ回路(11)及
びOR回路(12)を用い効果が得られたが、CPUを用いて
も良い。この場合の実施例の系統図を第3図に示す。こ
の実施例においては、第4図(b)に示す様に一定のサ
ンプリング間隔にて、CPU(16)で、ビートレベルの良
否の判定を行うものとする。このデータの否判定回数が
連続して一定回数、続いた時、真にビートレベル大と判
定し、散発的な時又は、短い回数の時は誤判定であると
判断させる。一定回数の決め方は、上記実施例の再トリ
ガモノマルチ(11)のパルス巾の決定と同様に考えれば
良い。
In the above embodiment, the effect was obtained by using the re-trigger mono-multi circuit (11) and the OR circuit (12), but a CPU may be used. A system diagram of the embodiment in this case is shown in FIG. In this embodiment, it is assumed that the CPU (16) determines whether the beat level is good or bad at a constant sampling interval as shown in FIG. 4 (b). When the number of times of determination of the data continues for a certain number of times continuously, it is determined that the beat level is really high, and when it is sporadic or when the number of times is short, it is determined that the determination is an error. The method of determining the fixed number of times may be considered in the same manner as the determination of the pulse width of the retrigger monomulti (11) of the above-described embodiment.

〔発明の効果〕〔The invention's effect〕

以上の様にこの発明によれば、ビートレベル判定に、映
像による10KHz、20KHz成分による誤検知を除去する判定
回路を追加したので更に確度の高いオフセツトビートレ
ベル判定が得られる効果がある。
As described above, according to the present invention, since the determination circuit for eliminating the false detection due to the 10 KHz and 20 KHz components due to the video is added to the beat level determination, the offset beat level determination with higher accuracy can be obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例によるテレビジヨンオフセ
ツトビート検知回路を示す系統図、第2図は第1図の動
作を説明するための動作波形図、第3図はこの発明の他
の実施例によるテレビジヨンオフセツトビート検知回路
を示す系統図、第4図は第3図の動作を説明するための
動作波形図、第5図は従来のテレビジヨンオフセツトビ
ート検知回路の系統図、第6図は第1図の動作を説明す
るための動作波形図である。 図において、(2)はビート検出回路、(4)は検波
器、(5)はアナログスイツチ、(6)は垂直同期信
号、(8)は電圧比較器、(11)は再トリガモノマルチ
回路、(12)はOR回路、(16)はCPUである。 なお図中、同一符号は同一又は相当部分を示す。
FIG. 1 is a system diagram showing a television offset beat detection circuit according to an embodiment of the present invention, FIG. 2 is an operation waveform diagram for explaining the operation of FIG. 1, and FIG. 3 is another embodiment of the present invention. FIG. 4 is a system diagram showing a television offset beat detection circuit according to an embodiment, FIG. 4 is an operation waveform diagram for explaining the operation of FIG. 3, FIG. 5 is a system diagram of a conventional television offset beat detection circuit, FIG. 6 is an operation waveform diagram for explaining the operation of FIG. In the figure, (2) is a beat detection circuit, (4) is a detector, (5) is an analog switch, (6) is a vertical synchronization signal, (8) is a voltage comparator, and (11) is a re-trigger mono-multi circuit. , (12) is an OR circuit, and (16) is a CPU. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】テレビジョン信号より所定周波数のビート
成分を検出するビート検出回路、このビート検出回路に
より検出されたビート成分を検波してビートレベル信号
を出力する検波器、この検波器のビートレベル信号が入
力され、垂直同期区間のビートレベル信号の出力を禁止
するスイッチ、このスイッチの出力と基準電圧と比較す
る電圧比較器、この電圧比較器の出力によってトリガさ
れ、所定のパルス幅のパルスを出力する再トリガモノマ
ルチ回路、再トリガモノマルチ回路の出力と上記電圧比
較器の出力との論理和を出力する論理和回路を備え、上
記テレビジョン信号の映像信号に含まれる上記所定周波
数成分による誤検出を防止するようにしたことを特徴と
するテレビジョンオフセットビート検知回路。
1. A beat detection circuit for detecting a beat component of a predetermined frequency from a television signal, a detector for detecting a beat component detected by the beat detection circuit and outputting a beat level signal, and a beat level of this detector. A signal is input, a switch that prohibits the output of beat level signals in the vertical synchronization section, a voltage comparator that compares the output of this switch with a reference voltage, and a pulse of a predetermined pulse width that is triggered by the output of this voltage comparator. A re-trigger mono-multi circuit for outputting, a logical sum circuit for outputting a logical sum of the output of the re-trigger mono-multi circuit and the output of the voltage comparator, and the predetermined frequency component included in the video signal of the television signal Television offset beat detection circuit characterized by preventing false detection.
【請求項2】テレビジョン信号により所定周波数のビー
ト成分を検出するビート検出回路、このビート検出回路
により検出されたビート成分を検波してビートレベル信
号を出力する検波器、この検波器のビートレベル信号が
入力され、垂直同期区間のビートレベル信号の出力を禁
止するスイッチ、このスイッチの出力と基準電圧と比較
する電圧比較器、この電圧比較器の出力を一定周期のサ
ンプリングパルス間隔によって判定し、所定回数連続し
て上記スイッチの出力が上記基準電圧より小さいとき、
上記テレビジョン信号の映像信号に含まれる上記所定周
波数成分による誤検出とするCPUを備えたことを特徴と
するテレビジョンオフセットビート検知回路。
2. A beat detection circuit for detecting a beat component of a predetermined frequency from a television signal, a detector for detecting the beat component detected by the beat detection circuit and outputting a beat level signal, and a beat level of this detector. A signal is input, a switch that prohibits the output of the beat level signal in the vertical synchronization section, a voltage comparator that compares the output of this switch with a reference voltage, the output of this voltage comparator is determined by the sampling pulse interval of a constant cycle, When the output of the switch is lower than the reference voltage continuously for a predetermined number of times,
A television offset beat detection circuit comprising a CPU for performing erroneous detection due to the predetermined frequency component included in the video signal of the television signal.
JP62052810A 1987-03-06 1987-03-06 Television offset detection circuit Expired - Fee Related JPH07110048B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62052810A JPH07110048B2 (en) 1987-03-06 1987-03-06 Television offset detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62052810A JPH07110048B2 (en) 1987-03-06 1987-03-06 Television offset detection circuit

Publications (2)

Publication Number Publication Date
JPS63219274A JPS63219274A (en) 1988-09-12
JPH07110048B2 true JPH07110048B2 (en) 1995-11-22

Family

ID=12925200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62052810A Expired - Fee Related JPH07110048B2 (en) 1987-03-06 1987-03-06 Television offset detection circuit

Country Status (1)

Country Link
JP (1) JPH07110048B2 (en)

Also Published As

Publication number Publication date
JPS63219274A (en) 1988-09-12

Similar Documents

Publication Publication Date Title
DK154386B (en) PROCEDURE AND APPARATUS FOR TIMING A MICROPROCESSOR FOR THE SYNCHRONIZATION IMPULS IN A VIDEO SIGNAL
JPH07110048B2 (en) Television offset detection circuit
US7777813B2 (en) Color burst automatic detection device
EP0161758A2 (en) 50% point of amplitude and phase detector
JP3092938B2 (en) Digital synchronization circuit for image display
US5034815A (en) Separation circuit for imposing detection timings of a synchronous signal used in a video apparatus
JP3182418B2 (en) Digital circuit arrangement for synchronous pulse detection
JPS61227484A (en) Video signal detecting circuit
JP3024726B2 (en) Half killer circuit
KR960027637A (en) Synchronous Signal Detection Device
JP2601172B2 (en) Clock signal surplus pulse detection circuit
JPH0528849Y2 (en)
JPS6038910B2 (en) TV synchronization signal detection circuit
JPH01314483A (en) Television signal receiving device
JPH08214326A (en) Non-standard video signal detection circuit
JP2923979B2 (en) Frequency detection circuit
JPH11505399A (en) Vertical sync signal detector
KR0115245Y1 (en) Pal/secam mode detecting circuit
JPH05167881A (en) Input signal error detecting circuit
JPH05136678A (en) Photoelectric switch
JPH11317730A (en) Digital receiving device
JPH03283875A (en) Horizontal synchronizing signal separation circuit for digital video signal
JPS63153963A (en) Synchronization separating device
JPH05328168A (en) Synchronizing signal detector
JPS6346878A (en) Vertical synchronization detection circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees