JPH07105486B2 - Electrode wiring material - Google Patents
Electrode wiring materialInfo
- Publication number
- JPH07105486B2 JPH07105486B2 JP20906686A JP20906686A JPH07105486B2 JP H07105486 B2 JPH07105486 B2 JP H07105486B2 JP 20906686 A JP20906686 A JP 20906686A JP 20906686 A JP20906686 A JP 20906686A JP H07105486 B2 JPH07105486 B2 JP H07105486B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- electrode
- electrode wiring
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、各種半導体素子等に用いられる電極配線材料
に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to an electrode wiring material used for various semiconductor elements and the like.
(従来の技術) 近年、非晶質シリコン(a−Si)膜を用いた薄膜トラン
ジスタ(TFT)をスイッチング素子として用いて構成さ
れるアクティブマトリクス型液晶表示素子が注目されて
いる。これは、非晶質のガラス基板を用いて低温成膜が
できるa−Si膜を用いてTFTアレイを構成することによ
り、大面積,高精細,高画質且つ安価なパネルディスプ
レイ(フラット型テレビジョン)が実現できる可能性が
あるからである。このアクティブマトリクス型液晶表示
素子の表示画素をできるだけ小さくし、且つ大面積にす
るためには、TFTへの信号線即にゲート配線とデータ配
線を細く且つ長くすることが必要である。しかもパルス
信号の波形歪みを無くすためには、抵抗を十分に低くし
なければならない。例えばケート電極配線をガラス基板
上に形成し、この上に絶縁膜やa−Si膜を重ねてTFTを
構成する逆スタガー型のTFT構造を採用する場合、ゲー
ト電極配線は薄くして十分に低抵抗であり、且つその後
の薬品処理に耐えられる材料であることが要求される。
従来この様な要求を満たすゲート電極配線材料として、
TaやTiなどの各種金属膜が用いられているが、更に大面
積化,高精細化を図るためにはより低抵抗で加工性がよ
く、しかも各種薬品処理工程で耐性が優れた材料が望ま
れている。ソース,ドレイン電極配線を基板側に設ける
スタガー型のTFT構造の場合には、ソース,ドレイン電
極材料にその様な特性が要求されることになる。同様の
問題は、アクティブマトリクス型でない液晶表示素子の
場合にも存在する。一方、単結晶Si基板を用いた半導体
集積回路においても、同様の問題がある。例えばダイナ
ミックRAMに代表されるメモリ集積回路はますます集積
度を増している。従来、この様なメモリ集積回路で用い
られるMOSトランジスタのゲート電極配線には、不純物
ドープの多結晶シリコン膜が一般に用いられてきた。し
かし更に素子の微細化,高集積化を図るためには、多結
晶シリコン膜では比抵抗が高過ぎる。多結晶シリコン膜
より比抵抗が低く、且つ高温にも耐える材料として、Mo
Si2が知られているが、これを用いても例えば1Mビット
以上のダイナミックRAMを実現する場合には電極配線の
抵抗が大きい問題になる。(Prior Art) In recent years, an active matrix type liquid crystal display element constituted by using a thin film transistor (TFT) using an amorphous silicon (a-Si) film as a switching element has been receiving attention. This is a large-area, high-definition, high-image-quality and inexpensive panel display (flat type television) by forming a TFT array using an a-Si film that can be formed at a low temperature using an amorphous glass substrate. ) May be realized. In order to make the display pixel of this active matrix type liquid crystal display element as small as possible and have a large area, it is necessary to make the gate wiring and the data wiring thin and long immediately to the signal line to the TFT. Moreover, the resistance must be sufficiently low in order to eliminate the waveform distortion of the pulse signal. For example, when a gate electrode wiring is formed on a glass substrate and an inverse stagger type TFT structure in which an insulating film or an a-Si film is stacked on the glass substrate to form a TFT, the gate electrode wiring is thin and sufficiently low. It is required to be a material that is resistant and can withstand subsequent chemical treatment.
Conventionally, as a gate electrode wiring material that meets such requirements,
Various metal films such as Ta and Ti are used, but in order to achieve a larger area and higher definition, a material with lower resistance, better workability, and excellent resistance to various chemical treatment processes is desired. It is rare. In the case of the staggered TFT structure in which the source / drain electrode wiring is provided on the substrate side, such characteristics are required for the source / drain electrode material. Similar problems also exist in the case of a liquid crystal display element that is not an active matrix type. On the other hand, a semiconductor integrated circuit using a single crystal Si substrate has the same problem. For example, memory integrated circuits represented by dynamic RAMs are becoming more and more integrated. Conventionally, an impurity-doped polycrystalline silicon film has been generally used for a gate electrode wiring of a MOS transistor used in such a memory integrated circuit. However, in order to further miniaturize and highly integrate the device, the polycrystalline silicon film has too high specific resistance. Mo is used as a material that has lower specific resistance than polycrystalline silicon films and can withstand high temperatures.
Si 2 is known, but even if it is used, the resistance of the electrode wiring becomes a large problem when realizing a dynamic RAM of 1 Mbit or more, for example.
(発明が解決しようとする問題点) 以上のように従来の各種半導体素子において、大面積
化,高集積化を図ろうとする場合に、電極配線の抵抗,
加工性,耐薬品性等が大きい問題になっている。(Problems to be Solved by the Invention) As described above, in various conventional semiconductor elements, when an attempt is made to increase the area and the degree of integration, the resistance of the electrode wiring,
Workability and chemical resistance are major problems.
本発明はこの様な問題を解決した優れた電極配線材料を
提供することを目的とする。An object of the present invention is to provide an excellent electrode wiring material that solves such problems.
[発明の構成] (問題点を解決するための手段) 本発明にかかる電極配線材料は、体心立方構造の結晶形
をもつ下地金属膜と、この上に形成された,Taの組成比
が84原子%以上であるMoとTaの合金膜との積層構造を有
することを特徴とする。[Structure of the Invention] (Means for Solving the Problems) The electrode wiring material according to the present invention has a base metal film having a crystal structure of a body-centered cubic structure and a composition ratio of Ta formed on the base metal film. It is characterized by having a laminated structure of an alloy film of Mo and Ta of 84 atomic% or more.
なお、MoとTaの合金膜は、MoとTaの総量が95原子%以上
であればよく、他の元素C,O,Ar,Nなどを5原子%以下の
範囲で含むことは許容される。下地金属膜に用いる体心
立方構造の金属としては、V,Cr,Fe,Nb,Mo,W,Ta等があ
り、またTaの組成比が84原子%以下であるMoとTaの合金
を用いることもできる。The alloy film of Mo and Ta only needs to have a total amount of Mo and Ta of 95 atomic% or more, and it is permissible to include other elements such as C, O, Ar and N in the range of 5 atomic% or less. . V, Cr, Fe, Nb, Mo, W, Ta, etc. are used as the body-centered cubic metal used for the underlying metal film, and an alloy of Mo and Ta with a Ta composition ratio of 84 atomic% or less is used. You can also
(作用) 本発明における積層構造の電極材料は、Ta,Mo,Tiや単層
のMo−Ta合金膜より比抵抗が小さく、勿論MoSi2膜より
遥かに比抵抗が小さい。また加工性に優れ、各種薬品に
対する耐性にも優れ、Siなどの半導体とのオーミック接
触性も優れている。(Function) The electrode material having a laminated structure in the present invention has a specific resistance lower than that of Ta, Mo, Ti or a single-layer Mo-Ta alloy film, and of course, a specific resistance far lower than that of the MoSi 2 film. In addition, it has excellent workability, excellent resistance to various chemicals, and excellent ohmic contact with semiconductors such as Si.
本発明の積層構造電極材料が低抵抗である理由は、次の
通りである。Taの結晶構造には、正方晶と体心立方晶の
2種類がある。正方晶Taはβ−Taと称され、通常の蒸
着,スパッタなどにより形成される薄膜はこの結晶形を
とる。体心立方晶のTaはα−Taと称され、バルク金属が
この結晶形をとる。Mo−Ta合金は、Taの組成比が大きい
範囲ではその薄膜は通常正方晶である。ところが本発明
にように体心立方晶の下地金属膜上にTa−Mo合金膜を積
層形成すると、Taの組成比が大きい場合にもその合金膜
は下地金属膜の結晶構造を反映して体心立方晶になる。
この結果、Taの組成比が大きいにも拘らず、低抵抗の電
極配線が実現できるのである。The reason why the laminated structure electrode material of the present invention has low resistance is as follows. There are two types of Ta crystal structures, tetragonal and body-centered cubic. Tetragonal Ta is called β-Ta, and a thin film formed by ordinary vapor deposition, sputtering or the like has this crystal form. Body-centered cubic Ta is called α-Ta, and bulk metal takes this crystal form. In the Mo-Ta alloy, the thin film is usually tetragonal in the range where the composition ratio of Ta is large. However, when a Ta--Mo alloy film is formed on a body-centered cubic underlayer metal film as in the present invention, the alloy film reflects the crystal structure of the underlayer metal film even when the composition ratio of Ta is large. Becomes a cubic crystal.
As a result, low resistance electrode wiring can be realized despite the large Ta composition ratio.
(実施例) 具体的なデバイスに適用した実施例の説明に先だって、
本発明の電極材料膜の基本特性を実験データに従って説
明する。ガラス基板上に組成比を種々変化させたTa−Mo
合金膜をスパッタにより形成してその比抵抗を測定し
た。第4図にその結果を示す。ガラス基板上にTa−Mo合
金膜を単層膜として形成した場合と、下地にMo膜を形成
しこの上にTa−Mo合金膜を形成した積層膜の場合の比抵
抗の併せて示してある。単層膜の場合はTaの組成比が84
原子%を越えると急激に比抵抗が増大する。これに対し
積層膜とした場合には、Taの組成比の増加と共に比抵抗
が減少し、単層膜の場合と著しい相違が認められる。(Example) Prior to the description of the example applied to a specific device,
The basic characteristics of the electrode material film of the present invention will be described according to experimental data. Ta-Mo with various composition ratios on glass substrate
An alloy film was formed by sputtering and its specific resistance was measured. The results are shown in FIG. The specific resistance is also shown for the case where the Ta-Mo alloy film is formed as a single-layer film on the glass substrate and the case where the Mo film is formed as the underlayer and the Ta-Mo alloy film is formed on this as a laminated film. . In the case of a single layer film, the composition ratio of Ta is 84
When it exceeds atomic%, the specific resistance rapidly increases. On the other hand, in the case of the laminated film, the specific resistance decreases as the composition ratio of Ta increases, and a remarkable difference from the case of the single layer film is recognized.
第5図は、これらのTa−Mo合金(Ta84%以上)の単層膜
と、Mo/Ta−Mo合金(Ta84%以上)の積層膜のX線回折
の結果である。この結果から、Taが84%以上のMo−Ta合
金単層膜は正方晶であるのに対し、Mo膜を下地とした積
層膜は体心立方晶となっていることが確認される。この
結晶構造の違いが上述の大きい比抵抗の違いとなってい
る。FIG. 5 shows the results of X-ray diffraction of a single layer film of these Ta-Mo alloy (Ta 84% or more) and a laminated film of Mo / Ta-Mo alloy (Ta 84% or more). From this result, it is confirmed that the Mo-Ta alloy single layer film in which Ta is 84% or more is tetragonal, whereas the laminated film on which the Mo film is a base is body-centered cubic. This difference in crystal structure is the large difference in specific resistance described above.
Mo/Ta−Mo積層膜は、Taの組成比が84%以上であれば耐
薬品はほぼTaのそれと一致する。即ち、HF以外の各種強
酸HNO3,H2SO4,HCl,H2O2に侵されない。またこの積層膜
は、CF4とO2を用いたプラズマエッチングにより容易に
エッチングすることができ、ガスの混合比や印加RF電力
を選ぶことによりテーパ・エッチングも容易であった。The chemical resistance of the Mo / Ta-Mo laminated film is almost the same as that of Ta when the composition ratio of Ta is 84% or more. That is, it is not attacked by various strong acids other than HF, such as HNO 3 , H 2 SO 4 , HCl, and H 2 O 2 . Further, this laminated film could be easily etched by plasma etching using CF 4 and O 2 , and taper etching was also easy by selecting the gas mixture ratio and the applied RF power.
下地金属膜としてMo膜の他、Taの組成比が84原子%以下
であるTa−Mo合金膜を用いた場合、更にV,Cr,Je,Nb,W膜
を用いた場合も同様の結果が得られた。In addition to the Mo film as the underlying metal film, the same result was obtained when a Ta-Mo alloy film having a Ta composition ratio of 84 atomic% or less was used and further when V, Cr, Je, Nb, and W films were used. Was obtained.
膜形成の方法はスパッタ方に限らず、電子ビーム蒸着法
等に用いてもよい。また下地金属膜は、主として積層さ
れたTa−Mo合金膜の結晶構造を決定するためのものであ
るから、その厚さは例えば100Å程度以上あればよい。The film forming method is not limited to the sputtering method, and may be used for an electron beam evaporation method or the like. Further, since the underlying metal film is mainly for determining the crystal structure of the laminated Ta-Mo alloy film, its thickness may be, for example, about 100Å or more.
次に本発明の電極材料を用いた具体的な素子の実施例を
説明する。Next, examples of specific elements using the electrode material of the present invention will be described.
第1図は一実施例のアグティウマトリクス型液晶表示素
子の等価回路である。ガラス基板上にアドレス配線11
(111,112,…)とデータ配線12(121,122,…)がマトリ
スク状に配設され、その各交差位置にTFT13が配置され
る。TFT13は、ゲートがアドレス配線11に、ドレインが
データ配線12にそれぞれ接続され、ソースが画素電極を
介して液晶セル14に接続されている。図では蓄積容量を
示しているが、これは省略することができる。TFT13の
ゲート電極は実際はアドレス配線11と一体的に形成され
ている。FIG. 1 is an equivalent circuit of the Agtiou matrix type liquid crystal display device of one embodiment. Address wiring on the glass substrate 11
(11 1, 11 2, ...) and data lines 12 (12 1, 12 2, ...) is disposed Matorisuku shape, TFT 13 is disposed on the respective intersections. In the TFT 13, the gate is connected to the address wiring 11, the drain is connected to the data wiring 12, and the source is connected to the liquid crystal cell 14 via the pixel electrode. Although the storage capacity is shown in the figure, this can be omitted. The gate electrode of the TFT 13 is actually formed integrally with the address wiring 11.
第2図は、アクティプマトリクス基板の要部断面図であ
る。ガラス基板21上にアドレス配線と一体のゲート電極
22が、Ta−Mo膜(Ta80%)221とTa−Mo膜(Ta95%)222
の積層膜により形成され、この上にゲート絶縁膜となる
SiO2膜23が堆積されている。この上にノンドープa−Si
膜24とn+型a−Si膜25が堆積され、TFT領域に島状にパ
ターン形成されている。パターン形成されたa−Si膜上
にはAl膜によるソース電極26,ドレイン電極27が形成さ
れている。ドレイン電極27は、第1図で説明したデータ
配線12と一体形成されている。図では省略したが、島状
a−Si膜を形成した後、これに隣接してITO画素電極が
形成され、ソース電極26はこの画素電極に電気的に接続
される。FIG. 2 is a cross-sectional view of the main parts of the active matrix substrate. Gate electrode integrated with address wiring on glass substrate 21
22 is Ta-Mo film (Ta80%) 22 1 and Ta-Mo film (Ta95%) 22 2
It is formed by the laminated film of and becomes a gate insulating film on this
The SiO 2 film 23 is deposited. On top of this, non-doped a-Si
A film 24 and an n + -type a-Si film 25 are deposited and patterned in an island shape in the TFT region. A source electrode 26 and a drain electrode 27 made of an Al film are formed on the patterned a-Si film. The drain electrode 27 is formed integrally with the data wiring 12 described in FIG. Although not shown in the figure, after the island-shaped a-Si film is formed, the ITO pixel electrode is formed adjacent to the island-shaped a-Si film, and the source electrode 26 is electrically connected to this pixel electrode.
以上のような構成で表示面積が 19.2cm×25.6cm、画素ピッチ400μmの液晶表示素子を
製作した。各部の具体的な数値を説明すると、ゲート電
極22は、下地Ta−Mo膜221が300Å、この上のTa−Mo膜22
2が1700Åである。アドレス配線11はこのゲート電極22
と一体形成されており、その幅は30μmとした。この電
極配線は、CF4とO2を用いたプラズマエッチングにより
テーパ付を行った。A liquid crystal display device having a display area of 19.2 cm × 25.6 cm and a pixel pitch of 400 μm was manufactured with the above structure. Explaining the specific numerical values of each part, the gate electrode 22 has a base Ta-Mo film 22 1 of 300 Å
2 is 1700Å. The address wiring 11 is the gate electrode 22.
And the width thereof was 30 μm. The electrode wiring was tapered by plasma etching using CF 4 and O 2 .
このようにして得られたアドレス配線11の抵抗は、12.8
kΩであった。ちなみに他の電極材料を用いた同様のア
ドレス配設を形成した場合の数値例を挙げると、Tiの場
合200.5kΩ、Crの場合55.4kΩ、Moの場合22.6kΩ、Taの
場合110.9kΩ、Ta60%のMo−Ta合金の場合19.2kΩであ
った。The resistance of the address wiring 11 thus obtained is 12.8.
It was kΩ. By the way, numerical examples when forming similar address arrangements using other electrode materials are 200.5 kΩ for Ti, 55.4 kΩ for Cr, 22.6 kΩ for Mo, 110.9 kΩ for Ta, Ta60%. In the case of the Mo-Ta alloy of, it was 19.2 kΩ.
アドレス配線形成後の基板は、 H2SO4+H2O2の混液により有機物除去を行い、洗浄し
て、SiO2膜23をCVDにより1500Å堆積し、続いてa−Si
膜24を3000Å,n+型a−Si膜25を500Å堆積した。そして
前述のようにこれらのa−Si膜をパターン形成した後、
画素電極を形成し、TFTのドレイン電極26を兼ねたデー
タ配線とソース電極27を形成した。After the address wiring is formed, the substrate is subjected to organic matter removal by a mixed solution of H 2 SO 4 + H 2 O 2 , washed, and the SiO 2 film 23 is deposited by CVD to 1500Å, and then a-Si
The film 24 and the n + -type a-Si film 25 were deposited at 3000 Å and 500 Å, respectively. After patterning these a-Si films as described above,
A pixel electrode was formed, and a data line also serving as the drain electrode 26 of the TFT and a source electrode 27 were formed.
このようにして形成された液晶表示素子では、データ配
線とアドレス配線間の短絡は殆ど認められなかった。こ
れに対し、アドレス配線としてMo膜を用いた場合、短絡
事故が多く認められた。これは、H2SO4+H2O2等の強酸
による処理ができないため、アドレス配線上の有機物等
の付着ゴミを除去することができないからである。また
TiやCrをアドレス配線に用いた場合、テーパエッチング
ができないため、配線端部でSiO2膜が薄くなり、やはり
アドレス配線とデータ配線間の短絡事故が多く発生し
た。In the liquid crystal display element formed in this manner, almost no short circuit between the data wiring and the address wiring was observed. On the other hand, when Mo film was used as the address wiring, many short circuit accidents were observed. This is because the treatment with a strong acid such as H 2 SO 4 + H 2 O 2 cannot be performed, so that the adhered dust such as organic substances on the address wiring cannot be removed. Also
When Ti or Cr was used for the address wiring, taper etching was not possible, so the SiO 2 film became thin at the wiring edge, and again many short-circuit accidents between the address wiring and the data wiring occurred.
以上では、a−SiのTFTを用いたアクティブマトリクス
型液晶表示素子を説明したが、a−SiのダイオードやMI
M素子を用いた液状表示素子に同様に本発明を適用して
効果がある。The active matrix liquid crystal display device using the a-Si TFT has been described above.
The present invention is similarly applied to a liquid crystal display element using an M element, which is effective.
第3図は、本発明の電極配線材料をMOS集積回路のゲー
ト電極配線部に用いた実施例のMOSトランジスタ部であ
る。比抵抗数Ω・cmのp型Si基板31の素子分離された領
域に熱酸化により30nmのゲート酸化膜32を形成し、この
上に200ÅのMoSi膜331,200ÅのMo膜332,続いて2000Åの
Mo−Ta合金(Ta95原子%)膜333を順次堆積し、900℃,3
0分の熱処理をする。これにより中間層はMoSi膜に変化
する。この後この積層膜をCF4とO2のプラズマエッチン
グによりテーパエッチングしてゲート電極配線を形成し
た。次にゲート電極をマスクとしてPイオンを100keVで
1×1015/cm2イオン注入し、1000℃,30分の熱処理を行
ってソース,ドレイン領域34,35を形成した。最後に全
面にCVD酸化膜36を形成し、コンタクト孔を開けてAl配
線37,38を形成した。FIG. 3 shows a MOS transistor portion of an embodiment in which the electrode wiring material of the present invention is used for a gate electrode wiring portion of a MOS integrated circuit. The gate oxide film 32 of 30nm was formed by thermal oxidation isolation region of the p-type Si substrate 31 of resistivity several Omega · cm, MoSi film 33 1 of 200Å on this, 200Å of the Mo film 33 2, followed 2000 Å
Mo-Ta alloy (Ta95 atomic%) were sequentially deposited film 33 3, 900 ℃, 3
Heat treatment for 0 minutes. As a result, the intermediate layer changes to a MoSi film. Then, this laminated film was taper-etched by plasma etching of CF 4 and O 2 to form a gate electrode wiring. Next, using the gate electrode as a mask, P ions were implanted at 100 keV at 1 × 10 15 / cm 2 and heat-treated at 1000 ° C. for 30 minutes to form source / drain regions 34 and 35. Finally, a CVD oxide film 36 was formed on the entire surface, contact holes were opened, and Al wirings 37 and 38 were formed.
この実施例によるゲート電極配線は、MoSi2膜のみを用
いた場合と比較して比抵抗が1/5であり、短いゲート遅
延時間が得られた。The gate electrode wiring according to this example had a specific resistance of 1/5 as compared with the case where only the MoSi 2 film was used, and a short gate delay time was obtained.
[発明の効果] 以上述べたように本発明によれば、体心立方構造の下地
金属膜にMo−Ta合金膜を積層することにより、この合金
膜の結晶構造をTaの組成比が極めて大きい場合にも体心
立方構造として、非常に低抵抗の電極配線を得ることが
できる。しかもこの電極配線材料は、テーパエッチング
等が容易であって加工性に優れ、また耐薬品性にも優れ
ている。[Effects of the Invention] As described above, according to the present invention, by laminating a Mo-Ta alloy film on a base metal film having a body-centered cubic structure, the crystal structure of this alloy film has an extremely large Ta composition ratio. Also in this case, a very low resistance electrode wiring can be obtained as a body-centered cubic structure. Moreover, this electrode wiring material is easy to perform taper etching and the like, has excellent workability, and has excellent chemical resistance.
第1図は本発明の一実施例のアクティブマトリクス型液
晶表示素子の等価回路図、第2図はそのアクティブマト
リクス基板の要部断面図、第3図は本発明の他の実施例
のMOSトラジスタを示す図、第4図は本発明にかかる積
層構造の電極配線材料の抵抗率特性を単層膜と比較して
示す図、第5図は同じくX線回折データを示す図であ
る。 11……アドレス配線、12……データ配線、13……TFT、1
4……液晶セル、21……ガラス基板、22……ゲート電
極、221……Ta−Mo(Ta80%)膜、222……Ta−Mo(Ta95
%)膜、23……SiO2膜、24……a−Si膜、25……n+型a
−Si膜、26……ソース電極、27……ドレイン電極、31…
…p型Si基板、32……ゲート酸化膜、331……MoSi2膜、
332……Mo膜、333……Ta−Mo合金膜、34……ソース領
域、35……ドレイン領域、36……SiO2膜、37,38……Al
配線。FIG. 1 is an equivalent circuit diagram of an active matrix type liquid crystal display device according to an embodiment of the present invention, FIG. 2 is a sectional view of an essential part of the active matrix substrate, and FIG. 3 is a MOS transistor according to another embodiment of the present invention. FIG. 4 is a diagram showing the resistivity characteristics of the electrode wiring material of the laminated structure according to the present invention in comparison with a single layer film, and FIG. 5 is a diagram showing X-ray diffraction data similarly. 11 …… Address wiring, 12 …… Data wiring, 13 …… TFT, 1
4 …… Liquid crystal cell, 21 …… Glass substrate, 22 …… Gate electrode, 22 1 …… Ta-Mo (Ta80%) film, 22 2 …… Ta-Mo (Ta95
%) Film, 23 ... SiO 2 film, 24 ... a-Si film, 25 ... n + type a
-Si film, 26 ... Source electrode, 27 ... Drain electrode, 31 ...
… P-type Si substrate, 32 …… Gate oxide film, 33 1 …… MoSi 2 film,
33 2 …… Mo film, 33 3 …… Ta-Mo alloy film, 34 …… Source region, 35 …… Drain region, 36 …… SiO 2 film, 37,38 …… Al
wiring.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 301 F 21/88 M ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 29/78 301 F 21/88 M
Claims (2)
と、この上に形成された,Taの組成比が84原子%以上で
あるMoとTaの合金膜との積層構造を有することを特徴と
する電極配線材料。1. A laminated structure comprising a base metal film having a crystal structure of a body-centered cubic structure and a Mo / Ta alloy film having a composition ratio of Ta of 84 atomic% or more formed thereon. An electrode wiring material characterized by.
以下であるMoとTaの合金膜である特許請求の範囲第1項
記載の電極配線材料。2. The underlying metal film has a Ta composition ratio of 84 atomic%.
The electrode wiring material according to claim 1, which is the following alloy film of Mo and Ta.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20906686A JPH07105486B2 (en) | 1986-09-05 | 1986-09-05 | Electrode wiring material |
DE3689843T DE3689843T2 (en) | 1986-03-06 | 1986-12-12 | Control circuit of a liquid crystal display. |
EP86309698A EP0236629B1 (en) | 1986-03-06 | 1986-12-12 | Driving circuit of a liquid crystal display device |
KR1019870002018A KR910001872B1 (en) | 1986-03-06 | 1987-03-06 | Semiconductor device |
US07/411,262 US4975760A (en) | 1986-03-06 | 1989-09-25 | Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device |
US07/521,035 US5028551A (en) | 1986-03-06 | 1990-05-09 | Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device |
US07/699,296 US5170244A (en) | 1986-03-06 | 1991-04-08 | Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20906686A JPH07105486B2 (en) | 1986-09-05 | 1986-09-05 | Electrode wiring material |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6365669A JPS6365669A (en) | 1988-03-24 |
JPH07105486B2 true JPH07105486B2 (en) | 1995-11-13 |
Family
ID=16566686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20906686A Expired - Lifetime JPH07105486B2 (en) | 1986-03-06 | 1986-09-05 | Electrode wiring material |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07105486B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970009491B1 (en) * | 1989-11-30 | 1997-06-13 | 가부시끼가이샤 도시바 | Wiring material, electronic device and liquid crystal display device using the same |
JP2778494B2 (en) * | 1994-12-26 | 1998-07-23 | 日本電気株式会社 | Electrode thin film and magnetoresistive head using the electrode thin film |
-
1986
- 1986-09-05 JP JP20906686A patent/JPH07105486B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6365669A (en) | 1988-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5428250A (en) | Line material, electronic device using the line material and liquid crystal display | |
US4905066A (en) | Thin-film transistor | |
KR910001872B1 (en) | Semiconductor device | |
US5821622A (en) | Liquid crystal display device | |
JP2905032B2 (en) | Manufacturing method of metal wiring | |
US5231039A (en) | Method of fabricating a liquid crystal display device | |
US5334544A (en) | Method of making thin film transistors | |
US6111619A (en) | Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array | |
US4918494A (en) | Thin film transistor | |
US5738948A (en) | Electrode-wiring material and electrode-wiring substrate using the same | |
JPH08248442A (en) | Liquid crystal display device | |
JP3488551B2 (en) | Electrode wiring material and electrode wiring board using the same | |
JP2869893B2 (en) | Semiconductor panel | |
JPH07105486B2 (en) | Electrode wiring material | |
JPH08213626A (en) | Thin film semiconductor device and its manufacture | |
JP3139764B2 (en) | Wiring material and liquid crystal display | |
JPH0376589B2 (en) | ||
JPH0713180A (en) | Liquid crystal display device | |
JP2585267B2 (en) | Liquid crystal display | |
JP2862737B2 (en) | Thin film transistor and method of manufacturing the same | |
JPH08172195A (en) | Thin film transistor | |
KR100750913B1 (en) | Method for manufacturing wiring and thin film transistor substrate for liquid crystal display device including the wiring and method for manufacturing same | |
JP2574837B2 (en) | Thin film transistor matrix and manufacturing method thereof | |
JPH0572561A (en) | Active matrix substrate | |
JP2000035592A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |