[go: up one dir, main page]

JPH0671105B2 - 磁電変換素子の製造方法 - Google Patents

磁電変換素子の製造方法

Info

Publication number
JPH0671105B2
JPH0671105B2 JP59066550A JP6655084A JPH0671105B2 JP H0671105 B2 JPH0671105 B2 JP H0671105B2 JP 59066550 A JP59066550 A JP 59066550A JP 6655084 A JP6655084 A JP 6655084A JP H0671105 B2 JPH0671105 B2 JP H0671105B2
Authority
JP
Japan
Prior art keywords
layer
bonding
intermediate layer
semiconductor film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59066550A
Other languages
English (en)
Other versions
JPS60208882A (ja
Inventor
隆 楫野
一郎 柴崎
Original Assignee
旭化成工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭化成工業株式会社 filed Critical 旭化成工業株式会社
Priority to JP59066550A priority Critical patent/JPH0671105B2/ja
Publication of JPS60208882A publication Critical patent/JPS60208882A/ja
Publication of JPH0671105B2 publication Critical patent/JPH0671105B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details

Landscapes

  • Hall/Mr Elements (AREA)

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明はホール素子、磁気抵抗効果素子など磁界乃至
磁束を電気信号に変換する磁電変換素子の製造方法に関
するものである。
「従来の技術」 従来において半絶縁性基板上に化合物半導体膜をエピタ
キシャル成長させ、その化合物半導体膜上の一部に電極
を形成したものにおいては、その電極に金属細線を熱圧
着したものがある。このように熱圧着によれば量産性が
よく、かつ小形に作ることができる。しかしこのように
基板に対して半導体膜を直接形成する場合は、その半導
体膜として十分薄く、かつ結晶性が良質のものを得るこ
とが困難であり、また半導体膜の材料に選定が限られ、
高電子移動度でかつ高感度のものを得ることができなか
った。
一方、例えばフェライトの基板上に樹脂層を形成し、こ
の樹脂層上に、雲母のへきかい面に形成したIII−V族
化合物半導体膜を転写し、その半導体膜を感磁部とする
ホール素子が知られている。このホール素子は感度が非
常に高い特徴があるが、小形かつ量産性よく作ることが
困難であった。すなわち、従来のトランジスタ技術で用
いられているワイヤボンディングは比較的高速でかつ比
較的大きな荷重を加える必要があり、またその電極形成
に比較的高い温度でアニールを行わねばならなかった。
このワイヤボンディングを前記ホール素子に適用してリ
ード線を付けようとしても、半導体膜の下の樹脂層が熱
圧着時の温度やアニール時の温度で軟化してしまい、か
つ大きな荷重を受けることができないため、半導体膜が
破壊してしまう。
このため従来においては前記ホール素子のリード線の接
続は半田付けで行われていた。この半田付けのために比
較的大きな面積が必要となり、小形化に限度があり、ま
たワイヤボンディングと比較して量産性が悪い、しかも
製造後にそのホール素子のリード線を回路に半田付けす
る際に電極との半田付け部分が溶けて、その接続状態が
劣化するなどの問題があった。
「課題を解決するための手段」 この発明によれば、マイカの表面に厚さ0.1〜10μmのI
II−V族化合物半導体薄膜を形成し、 その半導体薄膜の表面に酸化物絶縁膜を被着し、 その酸化物絶縁膜を介して上記半導体薄膜を上記樹脂に
より基板に接着し、その後上記マイカを除去し、 上記半導体薄膜の表面の所要部位にのみ金属材のコンタ
クト層を形成し、 そのコンタクト層上に金属材の中間層を形成し、 その中間層上に中間層よりヤング率が50%以上小さい金
属材のボンディング層を形成し、 上記半導体薄膜を所定パターンにエッチングし、 上記ボンディング層に金属細線を超音波を印加してボン
ディングする。
「実施例」 図1Aに示すように 第1例 表面が平滑な単結晶マイカ基板11上に、厚さ1μm、電
子移動度30,000cm2/Vsecの1nSb薄膜を真空蒸着により形
成して半導体膜12を作った。次に、図1Bに示すように半
導体膜12の上に真空蒸着法により、酸化物絶縁膜として
厚さ3,000ÅのAl2O3膜13を形成した。図1Cに示すように
このAl2O3薄膜13の表面にエポキシ樹脂を塗布して樹脂
層14を形成し、厚さ0.3mm、一辺が45mmの正方形をした
フェライト基板15上に接着した。ついで前記マイカ基板
11を除去し、その後フォトレジストを使用し、図1D,Eに
示すように、通常行なわれている方法でInSb薄膜12の感
磁部の表面上にフォトレジスト被膜16を形成した。
次に、無電解メッキを行ない、銅を厚さ0.3μm所要の
部位のみに付着させた。さらに銅の厚付けを行なう為、
電解銅メッキを行ない、図1Fに示すように厚さ4μmの
コンタクト層17を形成した。次に上記のフォトレジスト
を再度用い、(図2A,Bに示すように電極部のみに厚さ2
μmのNi層の中間層18を電解メッキ法により形成した。
さらにその上に電解メッキにより厚さ2μmのAu層のボ
ンディング層19を図2Cに示すように形成した。次に上記
のフォトレジストを再度用い、フォトリソグラフィーの
手法により、不要なInSb薄膜14及び、一部の不要なコン
タクト層17を塩化第2鉄の塩酸々性溶液でエッチング除
去し、図2D,Eに示すようにホール素子の感磁部21及び4
つの電極22を形成した。その後図2Fに示すようにシリコ
ン樹脂により感磁部の真上に磁気収束用のフェライトの
チップ23を接着した。次に、このウェーハーをダイシン
グカッターにかけ、1.1×1.1mmの方形のホール素子チッ
プに切断した。次にこれをリードフレーム24のダイ上に
接着した。次にペレットの電極22とリードフレーム24と
を高速ワイヤーボンダーを用い、Au細線25で接合した。
エポキシ樹脂26によりトランスファーモールド法でパッ
ケージ化した。
このようにして製作したこの発明を適用したホール素子
のワイヤーボンディング時の不良率は表1中のの如く
であった。
表1に於いては中間層18のNi層を省略し、コンタクト
層17であるCu層を6μmにした場合である。はInSb薄
膜上に直接2μmのAu層を成形した場合である。はIn
Sb上に6μmのNi層の中間層18をつけ、その上に2μm
のAu層のボンディング層19を形成し、中間層18であるNi
層がコンタクト層17をかねている場合である。それぞれ
の場合においてボンディング時の素子の温度は100℃で
ある。又超音波エネルギーはそれぞれの場合について不
良率が最小になるように選んである。また、サンプル数
は各々2,000個である。不良率は1接合あたりの値であ
る。電極とAu細線25との間の引っ張り強度が2g以下のも
のは不良とした。それぞれの場合についての不良原因に
ついては、はAu線25と電極22との接合の強度不足がほ
とんどであり、はAu線25及び電極22間の接合の強度不
足、半導体膜12とAl2O3薄膜13間の剥離がほぼ同数あっ
た。については、ほとんどが半導体膜12とAl2O3薄膜1
3間の剥離であった。については、ほとんどがNi層と
半導体膜12との間の剥離であった。以上の結果より下記
の2点がわかる。
中間層18がある場合は、これがない場合に比して不
良率が激減する。
中間層18がある場合でもコンタクト層17を省略する
と不良率が増加する。
また不良原因より、中間層18をはぶくと超音波エネルギ
ーが半導体膜12とAl2O3薄膜13間に集中し、コンタクト
層17を省略すると、中間層18と半導体膜12間に集中する
ことがわかる。
第2例 表面が平滑なマイカ基板上に厚さ1.2μm電子移動度10,
000cm2/VsecのInAs膜をMBE法(分子線エピタキシー法)
により形成した。次にその半導体膜上に真空蒸着法によ
りSiO2の薄膜を1,000Å形成した。このSiO2薄膜上に厚
さ0.3mm一辺が45mmの正方形をしたフェライト基板上に
接着した。この後は第1例と全く同一の方法でホール素
子を組立てた。この様にして作成したホール素子のワイ
ヤボンディング時の不良率は表2の如くであった。
表2においてはこの発明を適用したもの、は中間層
であるNi層をはぶき、コンタクト層であるCu層を6μm
にした場合である。はInAs薄膜上に直接2μmのAu層
を形成した場合である。はInAs薄膜上に6μmのNi層
を形成し、その上にAu層を2μm形成し、中間層である
Ni層がコンタクト層をかねている場合である。それぞれ
の場合においてボンディング時の素子の温度は100℃で
ある。又超音波エネルギーはそれぞれの場合について不
良率が最小になるように選んである。また、サンプル数
は各々2,000個であり、不良率は1接合あたりの値であ
る。また、電極とAu細線間の引っ張り強度が2g以下のも
のは不良とした。それぞれの場合についての不良原因に
ついては、はAu線と電極間接合の強度不足がほとんど
であり、はAu線と電極間接合の強度不足、半導体膜と
SiO2薄膜間の剥離がほぼ同数であった。についてはほ
とんどが半導体膜とSiO2薄膜間の剥離であった。につ
いてはほとんどがNi層とInSb膜間の剥離であった。以上
の結果より、下記の2点がわかる。
中間層がある場合は、中間層がない場合に比して、
不良率が激減する。
中間層がある場合でもコンタクト層を省略すると不
良率が増加する。
また、不良原因より、中間層をはぶくと超音波エネルギ
ーが半導体膜とSiO2薄膜間に集中し、コンタクト層を省
略すると、中間層と半導体膜に集中することがわかる。
ボンディング層19としては、Au,Au−Ge合金、Pt,Al,Al
−Si合金、Ag,Cu又はこれらの合金等のワイヤボンディ
ング性の良好な金属がよい。この層19に用いる金属はワ
イヤボンディング性の良いものであれば何でも良いが、
特にAuが好ましい。この層19には電極22とAu,Al,Al−Si
合金等の細線25との強固かつ高信頼性の結合を保障する
ものである。ボンディング層19の形成には、無電解メッ
キ法、電解メッキ法、蒸着またはスパッタリングによる
リフトオフ法等の通常の半導体素子の電極形成に用いる
方法が用いられる。ボンディング層19の層厚は特に限定
されないが、通常は0.1〜30μm、好ましくは0.1〜10μ
mがよい。ボンディングの信頼性を向上する為にはボン
ディング層19は厚いほど好ましいが、層厚の増大に伴う
内部応力の増加により層界面の密着性が低下すること、
エッチングの切れが低下すること、Ag,Au,Pt等の貴金属
を用いる場合には、価格が増大することによりその上限
が決定される。
ボンディング層19にCu,Al等の酸化されやすい金属を用
いるときには、表面にAu,Ag等の酸化されにくい金属の
ごく薄い層を形成し、ボンディング層19を複数にするこ
とにより更にボンディングの信頼性が向上する。図3Aに
この電極22の断面形状を示す。図3Aに於いて、中間層18
上にはCu又はAl等のボンディング性が良好だが、さびや
すい金属のボンディング本体層26が形成され、そのボン
ディング本体層26上にAu又はAg等のボンディング性が良
好でさびにくい金属薄層27が形成され、ボンディング本
体層26及び金属薄層27でボンディング層19が形成され
る。ボンディング本体層26にAlを用いるときには金属薄
層27の形成には注意を要する。Alは空気中で瞬時に酸化
されるからである。真空中又は還元性の雰囲気中でボン
ディング本体層26、金属薄層27を連続的に形成すること
が好ましい。
また、ボンディング層19にAg,Pt等の酸化されにくい金
属を用いる場合に於いても、その表面にボンディング性
の最も優れているAuをごく薄く形成すると、信頼性がさ
らに増大する。図3Bにその断面構造を示す。中間層19上
に、Au以外のAg,Pt等のボンディング性が良好でさびに
くい金属層28を形成し、その金属層28上にAuの薄層29を
形成する。
中間層18はNi,Fe,Ti,W,Cu,等のボンディング層19に比し
て硬い金属層より成り、その形成にも無電解メッキ法、
電解メッキ法、蒸着またはスパッタリングによるリフト
オフ法などを用いることができる。この中間層18の効果
は主として下記の3点より成る。
(a)ボンディング時に電極22の面に対して垂直方向に
作用する力をこの中間層18に集中し、この力が半導体膜
12ないしは半導体膜12とコンタクト層17との界面に達す
るのを防止する。
(b)ボンディング時の荷重を電極22の全体に分散し、
荷重がツールの先端のみに集中することを防止する。
(c)超音波を中間層18とボンディング層19との界面で
反射し、超音波が半導体膜12又はその界面に悪影響を与
えることを防止する。それと同時に超音波エネルギーを
ボンディング層19に集中し、低いパワーの超音波エネル
ギーで確実なボンディングを保障する。
この(a)又は(b)の目的の為には中間層18はボンデ
ィング層19あるいはコンタクト層17に比してヤング率が
大きく、弾性限界の大きい金属が好ましい。(c)の効
果を重視する時には、ボンディング層19又はコンタクト
層17での音速と、中間層18での音速とができるだけ異な
るものとなる金属を用いることが好ましい。この時、音
速の不整合が大きい為、ボンディング層19と中間層18と
の界面ないしはコンタクト層17と中間層18との界面によ
って超音波が反射される。以上の条件を満たす金属の好
ましい例としてNi,Cu,Wがある。ボンディング層19、コ
ンタクト層17にはAuを用いることが好ましいが、上記の
中間層18に好ましい金属はAuに比して2倍以上のヤング
率を有し、音速度もAuの約2倍になる。ボンディング層
19がAuであるときは中間層18としてCuを用いることも好
ましい。
中間層18の厚さは特に限定されないが、通常0.1〜30μ
m、より好ましくは0.1〜10μmがよい。中間層18の効
果を有効に発揮する為には層厚は大きいほど好ましい
が、層厚の増大に伴ない内部応力が増大し、層界面の密
着性が低下すると同時に、エッチングの切れが悪くなる
のでその上限が存在する。中間層18を余り薄くするとそ
の機械的強度が小となり、かつ容易に超音波も透過し、
中間層18を設けた意味がなくなる。
超音波の反射作用を有効に行なう為には、中間層18を複
数の金属層で構成することが好ましい。隣接する層の音
速が大きく異なる金属を組みあわせれば、超音波は界面
を通過するごとに、界面の両側の金属の音速の不整合の
度合いに応じて反射されて、その振幅は大幅に減衰す
る。この構成例を図3Cに示す。図3Cにおいてボンディン
グ層19はAu層で構成され、その下にNi層31、Au層32、Ni
層33が順次積層され、これら3層31,32,33により中間層
18を形成する。超音波は層18と層31、層31と層32、層32
と層33、層33と層16の合計4つの界面で反射される。
中間層18はヤング率(硬さ)、弾性限界、音速の差の全
体の特性がボンディング層19に対し、50%以上の差があ
ればよい。
コンタクト層17はCu,Au,Al,Al−Si合金、Au−Ge合金、A
g,Ptまたは、これらの合金等の化合物半導体と良好なオ
ーム性接合を形成し、化合物半導体と類似の熱膨張率を
有し、かつ前記化合物半導体と同程度で軟らかい金属層
より成る。このコンタクト層17により、半導体膜12と電
極22との良好なオーミックコンタクトを確保し、かつ半
導体膜12と電極22との間の熱応力を緩和する。コンタク
ト層17の形成には無電解メッキ法、電解メッキ法、蒸着
又はスパッタリングを用いたリフトオフ法等が用いられ
る。層厚は特に限定されないが、通常0.1〜50μm、よ
り好ましくは0.1〜10μmである。ボンディングの信頼
性を向上する為にはコンタクト層17は厚いほど好ましい
が、層厚の増大に伴い内部応力が増加し、層界面の密着
性が低下すること、エッチング切れが低下すること、A
g,Au,Pt等の貴金属を用いるときには価格が増加するこ
とによりその上限が存在する。
GuAs,InP等のオーミックコンタクトを形成するのが困難
な半導体を用いる場合、又はコンタクト層17にAu,Pt,Ag
等の高価な金属を大量に用いたくない場合には、コンタ
クト層17を複数にし、まずAu−Ge等の薄い層で半導体膜
12とのオーミック接合を形成した後に、中間層18に比し
て軟らかい金属又は、中間層18に比して熱膨張率が半導
体膜12のそれに近い金属をその上に形成して、2層でコ
ンタクト層17を形成する。この例を図3D及び図3Eに示
す。図3Dにおいて、半導体膜12はGaAs層とした場合で、
この半導体膜12上にAu−Ge合金層34が形成される。この
合金層34のGeの比率は0.1〜10重量%であり、この層34
によりGaAs半導体膜12と電極22とのオーミック接合を確
保する。Au−Ge合金層34上にCu層35が形成され、これら
2層34,35でコンタクト層17を形成する。図3Eにおい
て、半導体膜12としてInAsxSb1−x(0≧x≧1)膜
を形成した場合で、この半導体膜12上にAu層36が形成さ
れ、そのAu層36上にCu層37が形成され、これら2層36,3
7でコンタクト層17が形成される。コンタクト層17の形
成には、無電解メッキ法、電解メッキ法、蒸着又はスパ
ッタリングによるリフトオフ法等の通常半導体素子の電
極形成に用いられる方法を用いる。コンタクト層17の層
厚は特に指定しないが、0.1〜10μmが好ましい。ボン
ディングの信頼性を向上させる為にはコンタクト層17は
厚いほど好ましいが、層厚の増大に伴い内部応力が増大
し、層界面の密着性が低下すること、エッチング切れが
低下すること、Au,Ag,Pt等の貴金属を用いる場合には価
格の増大によりその上限が決定される。
中間層18に用いる金属が半導体膜12と良好なオーミック
接合を形成し、かつ半導体膜12との密着性が良好な場合
には、コンタクト層17は省略してもよい。この時、中間
層18に用いる金属はその熱膨張係数が半導体膜12のそれ
に近く、かつ半導体膜12に比してヤング率のあまり大き
くないがボンディング層19よりは大きいヤング率をもつ
のが好ましい。この構成例を図3Fに示す。図3Fにおい
て、半導体層12としてInAsxSb1−x(0≦x≦1)を
用いた場合で、この半導体層12上に直接中間層18として
Cu層が形成され、その上にボンディング層19としてAu層
が形成される。
この発明の素子の基板15は、一般の磁電変換素子に用い
られているものでよく、単結晶もしくは焼結フェライト
基板、セラミック基板、ガラス基板、シリコン基板、サ
ファイヤ基板、半絶縁性のGaAs基板、InP基板等や耐熱
性の樹脂基板、強磁性体である鉄、パーマロイ等の基板
で表面を絶縁処理したもの等が用いられる。
基板15の表面の絶縁層13は無機質、特に酸化物や窒化物
の絶縁体層もしくは、樹脂の絶縁体層が好ましく用いら
れる。酸化物や窒化物の絶縁体層は、通常、基板の表面
の絶縁処理コーティングに用いられているもので、アル
ミナ、SiO2、窒化シリコン又はこれらの混合又は多層の
絶縁層が好ましく用いられる。又、厚さは、通常無機質
の絶縁層の場合10μm以下でよく、蒸着、スパッター、
化学気相蒸着(CVD)、分子線蒸着等の方法で形成され
る。樹脂層14は、通常、基板15と高移動度半導体膜12と
の接着層として好ましく用いられているものであり、通
常用いられている熱硬化性のエポキシ樹脂、フェノール
エポキシ樹脂等が用いられる。又、その絶縁体層13,14
の厚さは特に限定されないが、好ましくは、60μm以下
である。
感磁部半導体膜12は、通常の磁電変換素子として用いら
れている高移動度の半導体薄膜がよく、InSb,GaAs,InS
b,GaAs,InAs,InxSbySnz InxAsyPz,InxGaySbz(x+y+
z=2)、InsGatAsuPv(S+t+u+v=2)等のIII
−V族の2元、3元、4元の金属間化合物の半導体で電
子移動度2,000〜80,000cm2/Vsecの範囲内にあり、単結
晶もしくは多結晶の薄膜が用いられる。
磁電変換素子の電極22はAu,Al,Al−Si合金等の通常ワイ
ヤボンディングに用いられる細線25により、リードフレ
ーム24又はプリント基板上に形成された配線パターン等
の導体に電気的に結合される。リードフレーム24に結線
する場合のリードフレームの材質はCu、リン青銅等、通
常の半導体素子のリードに用いるものを利用できる。ま
た、ボンディング性を向上する為にリードの表面にAu,A
g等のボンディング性の良好な金属の薄層を形成するこ
とも好ましく行なわれる。
プリント基板上に結線する場合において、用いるプリン
ト基板は通常の電子部品の配線に用いられるものでよ
い。その配線導体上にAu,Ag等のボンディング性の良好
な薄層を形成することも好ましく行なわれる。
モールド樹脂26の材質は、一般に電子素子のモールドに
使用されている樹脂でよい。好ましいものは、熱硬化性
樹脂で、エポキシ樹脂、フェノールエポキシ樹脂等があ
る。そのモールド方法は、通常の電子部品で行なわれて
いる方法でよく、例えば注型モールド、トランスファー
モールド、固型ペレットを素子上に置き加熱溶融後、硬
化してモールドする等の方法がある。
以上この発明の磁電変換素子の1例としてホール素子を
例にとり説明してきたが、他の素子、例えば磁気抵抗効
果素子についてもホール素子と電極形状、端子電極の個
数、感磁部パターンが異るが、ホール素子と全く同様に
電極形成がなされ、基本構成については同一である。
「発明の効果」 以上述べたようにこの発明によれば、マイカ基板上に化
合物半導体膜を形成し、その表面に酸化物絶縁膜を形成
し、この絶縁膜を介して半導体膜を樹脂層で基板に接着
し、その半導体膜の一部にコンタクト層、中間層、ボン
ディング層を順次形成し、そのボンディング層上に金属
細線を、超音波を印加して直接ボンディングしているた
め、樹脂層が存在していても、金属細線を強固に接続す
ることができ、かつ半導体膜と酸化物絶縁膜との間に剥
離が発生せず、高感度で耐湿性が高い、信頼性の高いも
のが得られる。
【図面の簡単な説明】
図1はこの発明の実施例の工程を示し、A〜D,Fは断面
図、Eは平面図、図2は図1の工程のつづきを示し、
A、C、D、Fは断面図、B、Eは平面図、図3は電極
22の各種変形例の一部を示す断面図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】マイカの表面に、厚さ0.1〜10μmのIII−
    V族化合物半導体薄膜を形成する工程と、 その半導体薄膜の表面に酸化物絶縁膜を被着する工程
    と、 その酸化物絶縁膜を介して上記III−V族化合物半導体
    薄膜を絶縁性の樹脂層により基板上に接着し、ついで、
    上記マイカを除去する工程と、 上記基板上の上記III−V族化合物半導体薄膜の表面の
    所要の部位にのみ金属材のコンタクト層を形成する工程
    と、 そのコンタクト層上に金属材の中間層を形成する工程
    と、 その中間層上に中間層よりヤング率が50%以上小さい金
    属材のボンディング層を形成する工程と、 エッチングにより上記III−V族化合物半導体薄膜をパ
    ターン化する工程と、 超音波を印加して上記ボンディング層に金属細線をボン
    ディングする工程と、 を有することを特徴とする磁電変換素子の製造方法。
JP59066550A 1984-04-02 1984-04-02 磁電変換素子の製造方法 Expired - Lifetime JPH0671105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59066550A JPH0671105B2 (ja) 1984-04-02 1984-04-02 磁電変換素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59066550A JPH0671105B2 (ja) 1984-04-02 1984-04-02 磁電変換素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP4287926A Division JP2556802B2 (ja) 1992-10-26 1992-10-26 磁電変換素子

Publications (2)

Publication Number Publication Date
JPS60208882A JPS60208882A (ja) 1985-10-21
JPH0671105B2 true JPH0671105B2 (ja) 1994-09-07

Family

ID=13319128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59066550A Expired - Lifetime JPH0671105B2 (ja) 1984-04-02 1984-04-02 磁電変換素子の製造方法

Country Status (1)

Country Link
JP (1) JPH0671105B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4868431B2 (ja) * 2003-10-10 2012-02-01 Tdk株式会社 磁気記憶セルおよび磁気メモリデバイス
JP2007278733A (ja) * 2006-04-03 2007-10-25 Asahi Kasei Electronics Co Ltd 磁気センサ及びその製造方法
KR101057249B1 (ko) 2006-04-13 2011-08-16 아사히 가세이 일렉트로닉스 가부시끼가이샤 자기 센서 및 그 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5580366A (en) * 1978-12-13 1980-06-17 Toshiba Corp Production of compound semiconductor element
JPS58153384A (ja) * 1982-03-05 1983-09-12 Asahi Chem Ind Co Ltd 磁電変換素子及び磁電変換素子の製造方法

Also Published As

Publication number Publication date
JPS60208882A (ja) 1985-10-21

Similar Documents

Publication Publication Date Title
KR910002313B1 (ko) 자전 변환소자
US7030496B2 (en) Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
JP2001093928A (ja) 半導体装置及びその製造方法
EP0460785B1 (en) Semiconductor device having a heat sink
US20060081996A1 (en) Semiconductor device having aluminum electrode and metallic electrode
WO2007034791A1 (ja) 半田層及びこれを用いた放熱基板並びにその製造方法
JP4480318B2 (ja) 複合半導体素子及びその製造方法
JPH0671105B2 (ja) 磁電変換素子の製造方法
JP2556802B2 (ja) 磁電変換素子
JP2005123383A (ja) 磁電変換素子
JPH06105802B2 (ja) 磁電変換素子
US8519547B2 (en) Chip arrangement and method for producing a chip arrangement
JPH0817870A (ja) 半導体装置
US4974052A (en) Plastic packaged semiconductor device
JPH0462474B2 (ja)
JP2610083B2 (ja) 強磁性体磁気抵抗素子
JP2007317913A (ja) 半導体発光素子およびその製造方法
US20190206785A1 (en) Electronic devices with bond pads formed on a molybdenum layer
JPH0462475B2 (ja)
JPH03101233A (ja) 電極構造及びその製造方法
JPH07130790A (ja) 半導体装置の電極構造
JPS61241954A (ja) 半導体装置
JPH07221101A (ja) 半導体ウエハ上への突起電極形成方法
JPH0471351B2 (ja)
JPH0510362Y2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term