JPH0669308B2 - モータードライブ回路 - Google Patents
モータードライブ回路Info
- Publication number
- JPH0669308B2 JPH0669308B2 JP62274199A JP27419987A JPH0669308B2 JP H0669308 B2 JPH0669308 B2 JP H0669308B2 JP 62274199 A JP62274199 A JP 62274199A JP 27419987 A JP27419987 A JP 27419987A JP H0669308 B2 JPH0669308 B2 JP H0669308B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- phase
- potential
- emitter
- motor drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はブラシレスモータなどを駆動させるモータド
ライブ回路に関するものである。
ライブ回路に関するものである。
第３図は従来の三相ブラシレスモーターのドライブ回路
の一相を示す回路図である。図において、１は上段ドラ
イバーであり、トランジスタQ1〜Q6及び抵抗R1〜R4によ
り構成されている。トランジスタQ1,Q2,Q3及びQ6はNPN
トランジスタであり、トランジスタQ4及びQ5はPNPトラ
ンジスタである。
の一相を示す回路図である。図において、１は上段ドラ
イバーであり、トランジスタQ1〜Q6及び抵抗R1〜R4によ
り構成されている。トランジスタQ1,Q2,Q3及びQ6はNPN
トランジスタであり、トランジスタQ4及びQ5はPNPトラ
ンジスタである。
トランジスタQ1はベースが入力端子２に、エミッタが出
力端子３に各々接続され、入力端子２のＨ／Ｌに応じON
／OFFし、上段ドライバー１の動作／非動作を制御す
る。
力端子３に各々接続され、入力端子２のＨ／Ｌに応じON
／OFFし、上段ドライバー１の動作／非動作を制御す
る。
トランジスタQ2及びQ3はトランジスタQ2を基準としたカ
レントミラー回路を構成する。これらのトランジスタの
エミッタは各々抵抗R1及びR2を介しトランジスタQ1のコ
レクタに接続されている。そしてトランジスタQ2のコレ
クタは電源電圧ＶCCに接続されている。
レントミラー回路を構成する。これらのトランジスタの
エミッタは各々抵抗R1及びR2を介しトランジスタQ1のコ
レクタに接続されている。そしてトランジスタQ2のコレ
クタは電源電圧ＶCCに接続されている。
トランジスタQ4及びQ5はトランジスタQ4を基準としたカ
レントミラー回路を構成する。そしてトランジスタQ4の
コレクタはトランジスタQ3のコレクタに、エミッタは抵
抗R3を介し電源電圧ＶCCに各々接続されている。またト
ランジスタQ5のエミッタは電源電圧ＶCCに接続されてい
る。
レントミラー回路を構成する。そしてトランジスタQ4の
コレクタはトランジスタQ3のコレクタに、エミッタは抵
抗R3を介し電源電圧ＶCCに各々接続されている。またト
ランジスタQ5のエミッタは電源電圧ＶCCに接続されてい
る。
トランジスタQ6はパワートランジスタであり、ベースが
トランジスタQ5のコレクタに、かつ抵抗R4を介し出力端
子３に接続され、コレクタが電源電圧ＶCCに、エミッタ
が出力端子３に各々接続されている。なお、出力端子３
は、発振及び逆起電力防止のための外付コンデンサＣを
介しGND5に接続されている。
トランジスタQ5のコレクタに、かつ抵抗R4を介し出力端
子３に接続され、コレクタが電源電圧ＶCCに、エミッタ
が出力端子３に各々接続されている。なお、出力端子３
は、発振及び逆起電力防止のための外付コンデンサＣを
介しGND5に接続されている。
４は下段ドライバーであり、トランジスタQ7〜Q12及び
抵抗R5〜R8により構成されている。そして、トランジス
タQ8・Q9及びQ12はNPNトランジスタ、トランジスタQ7・
Q10及びQ11はPNPトランジスタである。
抵抗R5〜R8により構成されている。そして、トランジス
タQ8・Q9及びQ12はNPNトランジスタ、トランジスタQ7・
Q10及びQ11はPNPトランジスタである。
トランジスタQ7はベースが入力端子２に、エミッタが出
力端子３に各々接続され、入力端子２のＨ／Ｌに応じOF
F／ONし、下段ドライバー４の非動作／動作を制御す
る。すなわちトランジスタQ1及びQ7はプッシュプル構成
となっている。
力端子３に各々接続され、入力端子２のＨ／Ｌに応じOF
F／ONし、下段ドライバー４の非動作／動作を制御す
る。すなわちトランジスタQ1及びQ7はプッシュプル構成
となっている。
トランジスタQ8及びQ9はトランジスタQ8を基準としたカ
レントミラー回路を構成する。これらのトランジスタの
エミッタは各々抵抗R5及びR6を介しGND5に接続されてい
る。そしてトランジスタQ8のコレクタはトランジスタQ7
のコレクタに接続されている。
レントミラー回路を構成する。これらのトランジスタの
エミッタは各々抵抗R5及びR6を介しGND5に接続されてい
る。そしてトランジスタQ8のコレクタはトランジスタQ7
のコレクタに接続されている。
トランジスタQ10及びQ11はトランジスタQ10を基準とし
たカレントミラー回路を構成する。そしてトランジスタ
Q10のエミッタは抵抗R7を介し、トランジスタQ11のエミ
ッタは直接に電源電圧ＶCCに接続されている。またトラ
ンジスタQ10のコレクタはトランジスタQ9のコレクタに
接続されている。
たカレントミラー回路を構成する。そしてトランジスタ
Q10のエミッタは抵抗R7を介し、トランジスタQ11のエミ
ッタは直接に電源電圧ＶCCに接続されている。またトラ
ンジスタQ10のコレクタはトランジスタQ9のコレクタに
接続されている。
トランジスタQ12はパワートランジスタであり、ベース
がトランジスタQ11のコレクタに、かつ抵抗R8を介しGND
5に接続され、コレクタが出力端子３に、エミッタがGND
5に各々接続されている。
がトランジスタQ11のコレクタに、かつ抵抗R8を介しGND
5に接続され、コレクタが出力端子３に、エミッタがGND
5に各々接続されている。
次に、動作について説明する。今、図示していないホー
ルアンプから第４図に示す様に位相が120゜ずつずれた
三相差動波形が第３図に示す回路と同様の回路である３
つの相（Ｕ相,V相,W相）の入力端子２に入力されたとす
る。なお、三相差動入力波形の電位は常に電源電圧ＶCC
とGND5との間にあるものとする。例えばＵ相に中点電位
Ｖrefより高い電圧ＶUH、Ｖ相に中点電位Ｖrefより低い
電圧ＶVL、Ｗ相に中点電位Ｖrefと同じ電圧ＶWMが各々
の相の入力端子２に入力されたとき、Ｕ相においてはト
ランジスタQ1がONすることにより上段ドライバー１を構
成するその他のトランジスタQ2〜Q5がONし、トランジス
タQ6のベースに電流を供給し、トランジスタQ6がONし、
トランジスタQ6のエミッタ電流を出力端子３に接続され
ている図示していないＵ相モーターコイルに供給する。
なお、この場合トランジスタQ7はOFFしているため下段
ドライバー４は動作しない。
ルアンプから第４図に示す様に位相が120゜ずつずれた
三相差動波形が第３図に示す回路と同様の回路である３
つの相（Ｕ相,V相,W相）の入力端子２に入力されたとす
る。なお、三相差動入力波形の電位は常に電源電圧ＶCC
とGND5との間にあるものとする。例えばＵ相に中点電位
Ｖrefより高い電圧ＶUH、Ｖ相に中点電位Ｖrefより低い
電圧ＶVL、Ｗ相に中点電位Ｖrefと同じ電圧ＶWMが各々
の相の入力端子２に入力されたとき、Ｕ相においてはト
ランジスタQ1がONすることにより上段ドライバー１を構
成するその他のトランジスタQ2〜Q5がONし、トランジス
タQ6のベースに電流を供給し、トランジスタQ6がONし、
トランジスタQ6のエミッタ電流を出力端子３に接続され
ている図示していないＵ相モーターコイルに供給する。
なお、この場合トランジスタQ7はOFFしているため下段
ドライバー４は動作しない。
Ｖ相では、トランジスタQ7がONすることにより下段ドラ
イバー４を構成するその他のトランジスタQ8〜Q11がON
し、トランジスタQ12のベースに電流を供給し、トラン
ジスタQ12がONし、出力端子３に接続されている図示し
ていないＶ相のモーターコイルから流れ出る電流がトラ
ンジスタQ12のコレクタに供給され、GND5に流れてい
く。なお、この場合トランジスタQ1はOFFしているため
上段ドライバー１は動作しない。
イバー４を構成するその他のトランジスタQ8〜Q11がON
し、トランジスタQ12のベースに電流を供給し、トラン
ジスタQ12がONし、出力端子３に接続されている図示し
ていないＶ相のモーターコイルから流れ出る電流がトラ
ンジスタQ12のコレクタに供給され、GND5に流れてい
く。なお、この場合トランジスタQ1はOFFしているため
上段ドライバー１は動作しない。
Ｗ相には中点電位Ｖrefが入力されるため、トランジス
タQ1及びQ7はともにOFFし、Ｗ相の上段及び下段ドライ
バー１及び４は動作しない。
タQ1及びQ7はともにOFFし、Ｗ相の上段及び下段ドライ
バー１及び４は動作しない。
すなわち、上述の場合では、Ｕ相のモーターコイルに供
給された電流はＶ相のモーターコイルへ流れる。
給された電流はＶ相のモーターコイルへ流れる。
このようにして三相差動入力が（ＶUH,VVL,VWM）→（Ｖ
UH,VVH,VWL）→（ＶUM,VVH,VWL）→（ＶUL,VVH,VWH）→
（ＶUL,VVM,VWH）→（ＶUM,VVL,VWH）と移り変わるごと
に電流は、（Ｕ相からＶ相）→（Ｕ相からＷ相）→（Ｖ
相からＷ相）→（Ｖ相からＵ相）→（Ｗ相からＵ相）→
（Ｗ相からＶ相）へと流れモーターを駆動する。そし
て、前記三相差動波形の振幅を変化させることにより、
モータのドライブ能力を制御する。
UH,VVH,VWL）→（ＶUM,VVH,VWL）→（ＶUL,VVH,VWH）→
（ＶUL,VVM,VWH）→（ＶUM,VVL,VWH）と移り変わるごと
に電流は、（Ｕ相からＶ相）→（Ｕ相からＷ相）→（Ｖ
相からＷ相）→（Ｖ相からＵ相）→（Ｗ相からＵ相）→
（Ｗ相からＶ相）へと流れモーターを駆動する。そし
て、前記三相差動波形の振幅を変化させることにより、
モータのドライブ能力を制御する。
次に、入力端子２に入力される三相差動波形がフル・ス
ウィング（三相差動波形の振幅が大きくなり“H"の電位
が電源電圧ＶCCに、“L"の電位がGND5に近似し、モータ
の駆動能力が落ちてくる寸前の状態）したときの上段及
び下段ドライバー１及び４のサチュレーション電圧Ｖ
CE（sat）上及びＶCE（sat）下（モータドライブ回路が
最大の駆動能力を発揮する場合で、モータドライブ回路
での最大の電圧降下）を求める。以下、トランジスタ
Q1,Q6,Q7のベース・エミッタ間電圧を各々ＶBE1,VBE6,V
BE7とし、トランジスタQ5,Q12のコレクタ・エミッタ間
電圧を各々ＶCE5・ＶCE12とし、 ＶBE1≒ＶBE6≒ＶBE7≒ＶBE …(1) ＶBE＞ＶCE5,VBE＞ＶCE12 …(2) なる関係が成立するものとする。
ウィング（三相差動波形の振幅が大きくなり“H"の電位
が電源電圧ＶCCに、“L"の電位がGND5に近似し、モータ
の駆動能力が落ちてくる寸前の状態）したときの上段及
び下段ドライバー１及び４のサチュレーション電圧Ｖ
CE（sat）上及びＶCE（sat）下（モータドライブ回路が
最大の駆動能力を発揮する場合で、モータドライブ回路
での最大の電圧降下）を求める。以下、トランジスタ
Q1,Q6,Q7のベース・エミッタ間電圧を各々ＶBE1,VBE6,V
BE7とし、トランジスタQ5,Q12のコレクタ・エミッタ間
電圧を各々ＶCE5・ＶCE12とし、 ＶBE1≒ＶBE6≒ＶBE7≒ＶBE …(1) ＶBE＞ＶCE5,VBE＞ＶCE12 …(2) なる関係が成立するものとする。
まず上段ドライバー１のサチュレーション電圧Ｖ
CE（sat）上を求める。三相差動波形のフルスウィング
時には“H"の電位が電源電圧ＶCCに近似することを考慮
すると、出力端子３と入力端子２の電位差はＶBE1，出
力端子３と電源電圧ＶCCとの電位差はＶBE6＋ＶCE5であ
るので、(1)式，(2)式より ＶBE1＜ＶBE6＋ＶCE5 …(3) となる。従って、上段ドライバー１が動作するための条
件、つまりトランジスタQ1,Q5及びQ6をONするためのサ
チュレーション電圧ＶCE（sat）上は ＶCE（sat）上＝ＶBE6＋ＶCE5 …(4) となる。
CE（sat）上を求める。三相差動波形のフルスウィング
時には“H"の電位が電源電圧ＶCCに近似することを考慮
すると、出力端子３と入力端子２の電位差はＶBE1，出
力端子３と電源電圧ＶCCとの電位差はＶBE6＋ＶCE5であ
るので、(1)式，(2)式より ＶBE1＜ＶBE6＋ＶCE5 …(3) となる。従って、上段ドライバー１が動作するための条
件、つまりトランジスタQ1,Q5及びQ6をONするためのサ
チュレーション電圧ＶCE（sat）上は ＶCE（sat）上＝ＶBE6＋ＶCE5 …(4) となる。
次に下段ドライバー４のサチュレーション電圧Ｖ
CE（sat）下を求める。三相差動波形のフルスウィング
時には、“L"の電位はGND5に近似することを考慮する
と、出力端子３と入力端子２の電位差はＶBE7、出力端
子３とGND5の電位差はＶCE12であるので、(1)式、(2)式
より ＶBE7＞ＶCE12 …(5) となる。従って、下段ドライバー４が動作するための条
件、つまりトランジスタQ7,Q12がONするためのサチュレ
ーション電圧ＶCE（sat）下は ＶCE（sat）下＝ＶBE7 …(6) となる。よって各相の出力端子３に接続されている図示
していないモーターコイルの両端にかかる電圧は ＶCC−（ＶCE（sat）上＋ＶCE（sat）下） ＝ＶCC−ＶBE6−ＶCE5−ＶBE7 …(7) となる。
CE（sat）下を求める。三相差動波形のフルスウィング
時には、“L"の電位はGND5に近似することを考慮する
と、出力端子３と入力端子２の電位差はＶBE7、出力端
子３とGND5の電位差はＶCE12であるので、(1)式、(2)式
より ＶBE7＞ＶCE12 …(5) となる。従って、下段ドライバー４が動作するための条
件、つまりトランジスタQ7,Q12がONするためのサチュレ
ーション電圧ＶCE（sat）下は ＶCE（sat）下＝ＶBE7 …(6) となる。よって各相の出力端子３に接続されている図示
していないモーターコイルの両端にかかる電圧は ＶCC−（ＶCE（sat）上＋ＶCE（sat）下） ＝ＶCC−ＶBE6−ＶCE5−ＶBE7 …(7) となる。
従来のモータードライブ回路は以上のように構成されて
いるので、上段及び下段のドライバー１及び４のサチュ
レーション電圧ＶCE（sat）上及びＶCE（sat）下が比較
的大きく、モーターコイル両端にかかる電圧が小さくな
るため、モータードライブ能力が小さいという問題点が
あった。
いるので、上段及び下段のドライバー１及び４のサチュ
レーション電圧ＶCE（sat）上及びＶCE（sat）下が比較
的大きく、モーターコイル両端にかかる電圧が小さくな
るため、モータードライブ能力が小さいという問題点が
あった。
この発明は上記のような問題点を解消するためになされ
たもので、モータドライブ回路での電圧降下が小さく、
モータードライブ能力が大きいモータードライブ回路を
得ることを目的とする。
たもので、モータドライブ回路での電圧降下が小さく、
モータードライブ能力が大きいモータードライブ回路を
得ることを目的とする。
この発明に係るモータードライブ回路は、複数相の差動
入力がPNPトランジスタ及びNPNトランジスタのベースに
入力され、プッシュプル方式によりその入力に応じモー
ターを駆動すモータるドライブ回路において、前記PNP
トランジスタのエミッタと出力との間に第１のレベルシ
フト回路を設け、該PNPトランジスタのエミッタ電位を
前記出力の電位よりも高くした構成としている。
入力がPNPトランジスタ及びNPNトランジスタのベースに
入力され、プッシュプル方式によりその入力に応じモー
ターを駆動すモータるドライブ回路において、前記PNP
トランジスタのエミッタと出力との間に第１のレベルシ
フト回路を設け、該PNPトランジスタのエミッタ電位を
前記出力の電位よりも高くした構成としている。
この発明における第１のレベルシフト回路はプッシュプ
ル方式の一方のPNPトランジスタのエミッタ電位を出力
の電位よりも高くすることによりモータードライブ回路
での電圧降下を小さくし、モーターコイル両端にかかる
電圧を大きくする。
ル方式の一方のPNPトランジスタのエミッタ電位を出力
の電位よりも高くすることによりモータードライブ回路
での電圧降下を小さくし、モーターコイル両端にかかる
電圧を大きくする。
第１図はこの発明の一実施例であるモータードライブ回
路の１相あたりを示す回路図である。図において、従来
との相違点は、トランジスタQ7のエミッタと出力端子３
との間にレベルシフト用のダイオードD1を介挿したこと
である。ダイオードD1のカソードは出力端子３に、アノ
ードは抵抗R9を介し電源電圧ＶCCに接続され、かつトラ
ンジスタQ7のエミッタにも接続されている。他の構成は
第３図の従来回路と同様である。
路の１相あたりを示す回路図である。図において、従来
との相違点は、トランジスタQ7のエミッタと出力端子３
との間にレベルシフト用のダイオードD1を介挿したこと
である。ダイオードD1のカソードは出力端子３に、アノ
ードは抵抗R9を介し電源電圧ＶCCに接続され、かつトラ
ンジスタQ7のエミッタにも接続されている。他の構成は
第３図の従来回路と同様である。
次に動作について説明する。図示していないホールアン
プから第４図に示すように位相が120゜ずつずれた三相
差動波形が各相の入力端子２に入力され、回転電流が各
相のモーターコイルに流れ、モーターが駆動される動作
は従来と同様である。
プから第４図に示すように位相が120゜ずつずれた三相
差動波形が各相の入力端子２に入力され、回転電流が各
相のモーターコイルに流れ、モーターが駆動される動作
は従来と同様である。
次に入力端子２に入力される三相差動波形がフル・スウ
ィングしたときの上段及び下段ドライバー１及び４のサ
チュレーション電圧ＶCE（sat）上及びＶCE（sat）下を
求める。以下、ダイオードD1の順方向電圧降下をＶD1と
し、 ＶD1≒ＶBE …(8) とする。その他の条件は従来例と同様である。
ィングしたときの上段及び下段ドライバー１及び４のサ
チュレーション電圧ＶCE（sat）上及びＶCE（sat）下を
求める。以下、ダイオードD1の順方向電圧降下をＶD1と
し、 ＶD1≒ＶBE …(8) とする。その他の条件は従来例と同様である。
まず上段ドライバー１のサチュレーション電圧Ｖ
CE（sat）上は従来例で示した(4)式と同様である。
CE（sat）上は従来例で示した(4)式と同様である。
次に、下段ドライバー４のサチュレーション電圧Ｖ
CE（sat）下を求める。三相差動波形がフルスウィング
時には“L"の電位がGND5に近似することを考慮すると、
出力端子３と入力端子２の電位差はＶD1−ＶBE7、出力
端子３とGND5との電位差はＶCE12であるので(1)式より ＶD1−ＶBE7≒ＶBE−ＶBE ＝０ …(9) となり、 ＶD1−ＶBE7＜ＶCE12 …(10) となる。従って、下段ドライバー４が動作するための条
件、つまりトランジスタQ7,Q12がONするためのサチュレ
ーション電圧ＶCE（sat）下は、 ＶCE（sat）下＝ＶCE12 …(11) となる。よって、各相の出力端子３に接続されているモ
ーターコイルの両端にかかる電圧は ＶCC−（ＶCE（sat）上＋ＶCE（sat）下） ＝ＶCC−ＶBE6−ＶCE5−ＶCE12 …(12) となる。(7)と(12)式を(1)式，(2)式の条件下において
比較すると、本実施例の方がモータドライブ回路での電
圧降下（ＶCE（sat）上＋ＶCE（sat）下）が小さく、モ
ーターコイルの両端にかかる電圧が大きいことになる。
CE（sat）下を求める。三相差動波形がフルスウィング
時には“L"の電位がGND5に近似することを考慮すると、
出力端子３と入力端子２の電位差はＶD1−ＶBE7、出力
端子３とGND5との電位差はＶCE12であるので(1)式より ＶD1−ＶBE7≒ＶBE−ＶBE ＝０ …(9) となり、 ＶD1−ＶBE7＜ＶCE12 …(10) となる。従って、下段ドライバー４が動作するための条
件、つまりトランジスタQ7,Q12がONするためのサチュレ
ーション電圧ＶCE（sat）下は、 ＶCE（sat）下＝ＶCE12 …(11) となる。よって、各相の出力端子３に接続されているモ
ーターコイルの両端にかかる電圧は ＶCC−（ＶCE（sat）上＋ＶCE（sat）下） ＝ＶCC−ＶBE6−ＶCE5−ＶCE12 …(12) となる。(7)と(12)式を(1)式，(2)式の条件下において
比較すると、本実施例の方がモータドライブ回路での電
圧降下（ＶCE（sat）上＋ＶCE（sat）下）が小さく、モ
ーターコイルの両端にかかる電圧が大きいことになる。
第２図はこの発明による他の実施例を示す回路図であ
る。第１図の実施例との相違点は、レベルシフト用ダイ
オードD2及びD3をさらに設けたことである。ダイオード
D2はアノードが出力端子３に、カソードが抵抗R10を介
しGND5にまたトランジスタQ1のエミッタに各々接続され
ている。ダイオードD3は、アノードが入力端子２に、カ
ソードがトランジスタQ1のベースに各々接続されてい
る。このような構成にすることにより、上記実施例と同
様の効果を奏するとともに、トランジスタQ1のエミッタ
電位が出力端子３よりもＶBEだけ低く、トランジスタQ7
のエミッタ電位がＶBEだけ高くなるため、上段ドライバ
ー１動作時のトランジスタQ1〜Q5および下段ドライバー
４動作時のQ7〜Q11は電位的に余裕ができ、電源電圧Ｖ
CCが低電位でも動作可能となる。
る。第１図の実施例との相違点は、レベルシフト用ダイ
オードD2及びD3をさらに設けたことである。ダイオード
D2はアノードが出力端子３に、カソードが抵抗R10を介
しGND5にまたトランジスタQ1のエミッタに各々接続され
ている。ダイオードD3は、アノードが入力端子２に、カ
ソードがトランジスタQ1のベースに各々接続されてい
る。このような構成にすることにより、上記実施例と同
様の効果を奏するとともに、トランジスタQ1のエミッタ
電位が出力端子３よりもＶBEだけ低く、トランジスタQ7
のエミッタ電位がＶBEだけ高くなるため、上段ドライバ
ー１動作時のトランジスタQ1〜Q5および下段ドライバー
４動作時のQ7〜Q11は電位的に余裕ができ、電源電圧Ｖ
CCが低電位でも動作可能となる。
また、上記実施例では差動入力が三相の場合について説
明したが、二相，四相などの任意の他の多相入力でも上
記実施例と同様の効果を奏する。
明したが、二相，四相などの任意の他の多相入力でも上
記実施例と同様の効果を奏する。
以上のように、この発明によれば、複数相の差動入力を
受けるプッシュプル方式の一方のPNPトランジスタのエ
ミッタと出力との間に第１のレベルシフト回路を設け、
該PNPトランジスタのエミッタ電位の出力の電位よりも
高くなるようにしたので、モータドライブ回路での電圧
降下を軽減することができ、その結果モーターコイルの
両端にかかる電圧が高くなりモータードライブ能力が高
くなるという効果がある。
受けるプッシュプル方式の一方のPNPトランジスタのエ
ミッタと出力との間に第１のレベルシフト回路を設け、
該PNPトランジスタのエミッタ電位の出力の電位よりも
高くなるようにしたので、モータドライブ回路での電圧
降下を軽減することができ、その結果モーターコイルの
両端にかかる電圧が高くなりモータードライブ能力が高
くなるという効果がある。
第１図はこの発明の一実施例を示す回路図、第２図はこ
の発明の他の実施例を示す回路図、第３図は従来のモー
タードライブ回路を示す回路図、第４図は三相差動入力
を示す波形図である。 図において、２は入力端子、Q1はPNPトランジスタ、Q7
はNPNトランジスタ、D1はダイオードである。 なお、各図中同一符号は同一または相当部分を示す。
の発明の他の実施例を示す回路図、第３図は従来のモー
タードライブ回路を示す回路図、第４図は三相差動入力
を示す波形図である。 図において、２は入力端子、Q1はPNPトランジスタ、Q7
はNPNトランジスタ、D1はダイオードである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (3)
- 【請求項１】複数相の差動入力がPNPトランジスタ及びN
PNトランジスタのベースに入力され、プッシュプル方式
によりその入力に応じモーターを駆動するモータードラ
イブ回路において、 前記PNPトランジスタのエミッタと出力との間に第１の
レベルシフト回路を設け、前記PNPトランジスタのエミ
ッタ電位を前記出力の電位よりも高くしたことを特徴と
するモータードライブ回路。 - 【請求項２】前記NPNトランジスタのベースと前記入力
との間に第２のレベルシフト回路をさらに設け、前記NP
Nトランジスタのベース電位を前記入力の電位よりも低
くするとともに、前記NPNトランジスタのエミッタと前
記出力との間に第３のレベルシフト回路をさらに設け、
前記NPNトランジスタのエミッタ電位を前記出力の電位
よりも低くした特許請求の範囲第１項記載のモータード
ライブ回路。 - 【請求項３】前記第1,第２及び第３のレベルシフト回路
はダイオードより成る特許請求の範囲第２項記載のモー
タードライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62274199A JPH0669308B2 (ja) | 1987-10-29 | 1987-10-29 | モータードライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62274199A JPH0669308B2 (ja) | 1987-10-29 | 1987-10-29 | モータードライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01117686A JPH01117686A (ja) | 1989-05-10 |
| JPH0669308B2 true JPH0669308B2 (ja) | 1994-08-31 |
Family
ID=17538412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62274199A Expired - Lifetime JPH0669308B2 (ja) | 1987-10-29 | 1987-10-29 | モータードライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669308B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2560107B2 (ja) * | 1989-03-02 | 1996-12-04 | ローム株式会社 | Ｄｃモータ用駆動回路 |
| JP2648032B2 (ja) * | 1991-02-22 | 1997-08-27 | 三洋電機株式会社 | モータ駆動回路 |
| WO1996005650A1 (fr) * | 1994-08-11 | 1996-02-22 | Hitachi, Ltd. | Systeme d'attaque de moteur |
-
1987
- 1987-10-29 JP JP62274199A patent/JPH0669308B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01117686A (ja) | 1989-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5703451A (en) | Motor driving circuit | |
| US5661382A (en) | Motor drive circuit having a soft switching circuit and a push-pull configuration of transistors operated in a linear mode | |
| JPH0669308B2 (ja) | モータードライブ回路 | |
| JP3539604B2 (ja) | モータ駆動回路 | |
| JPS649837B2 (ja) | ||
| JP2552541B2 (ja) | 出力ドライバ回路 | |
| JPH01295689A (ja) | 出力ドライバー回路 | |
| JPH06165567A (ja) | 半導体集積回路装置 | |
| JPS6329300Y2 (ja) | ||
| JP2560107B2 (ja) | Ｄｃモータ用駆動回路 | |
| JP3244395B2 (ja) | モータ駆動回路 | |
| JP2837050B2 (ja) | モータ駆動回路 | |
| JPH0758896B2 (ja) | モノリシツク集積化制御回路 | |
| JP2001197768A (ja) | モータ駆動装置 | |
| KR100486354B1 (ko) | 모터구동집적회로의출력단회로 | |
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JP2834773B2 (ja) | モータの速度制御回路 | |
| JP3246354B2 (ja) | 電動機駆動装置 | |
| JP2001025276A (ja) | モータ駆動制御装置 | |
| JPS6223554B2 (ja) | ||
| JPS6249837B2 (ja) | ||
| JP3005420B2 (ja) | モータ駆動回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JP2653372B2 (ja) | モータの電流検出回路 | |
| JPH1075595A (ja) | モータ駆動回路 |