JPH0669308B2 - Motor drive circuit - Google Patents
Motor drive circuitInfo
- Publication number
- JPH0669308B2 JPH0669308B2 JP62274199A JP27419987A JPH0669308B2 JP H0669308 B2 JPH0669308 B2 JP H0669308B2 JP 62274199 A JP62274199 A JP 62274199A JP 27419987 A JP27419987 A JP 27419987A JP H0669308 B2 JPH0669308 B2 JP H0669308B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- phase
- potential
- emitter
- motor drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はブラシレスモータなどを駆動させるモータド
ライブ回路に関するものである。The present invention relates to a motor drive circuit for driving a brushless motor or the like.
第3図は従来の三相ブラシレスモーターのドライブ回路
の一相を示す回路図である。図において、1は上段ドラ
イバーであり、トランジスタQ1〜Q6及び抵抗R1〜R4によ
り構成されている。トランジスタQ1,Q2,Q3及びQ6はNPN
トランジスタであり、トランジスタQ4及びQ5はPNPトラ
ンジスタである。FIG. 3 is a circuit diagram showing one phase of a drive circuit of a conventional three-phase brushless motor. In the figure, reference numeral 1 denotes an upper driver, which is composed of transistors Q 1 to Q 6 and resistors R 1 to R 4 . Transistors Q 1 , Q 2 , Q 3 and Q 6 are NPN
Transistors, and transistors Q 4 and Q 5 are PNP transistors.
トランジスタQ1はベースが入力端子2に、エミッタが出
力端子3に各々接続され、入力端子2のH/Lに応じON
/OFFし、上段ドライバー1の動作/非動作を制御す
る。The transistor Q 1 has its base connected to the input terminal 2 and its emitter connected to the output terminal 3 and is turned on according to H / L of the input terminal 2.
/ OFF to control the operation / non-operation of the upper driver 1.
トランジスタQ2及びQ3はトランジスタQ2を基準としたカ
レントミラー回路を構成する。これらのトランジスタの
エミッタは各々抵抗R1及びR2を介しトランジスタQ1のコ
レクタに接続されている。そしてトランジスタQ2のコレ
クタは電源電圧VCCに接続されている。The transistors Q 2 and Q 3 form a current mirror circuit with the transistor Q 2 as a reference. The emitters of these transistors are connected to the collector of transistor Q 1 via resistors R 1 and R 2 , respectively. The collector of the transistor Q 2 is connected to the power supply voltage V CC .
トランジスタQ4及びQ5はトランジスタQ4を基準としたカ
レントミラー回路を構成する。そしてトランジスタQ4の
コレクタはトランジスタQ3のコレクタに、エミッタは抵
抗R3を介し電源電圧VCCに各々接続されている。またト
ランジスタQ5のエミッタは電源電圧VCCに接続されてい
る。The transistors Q 4 and Q 5 form a current mirror circuit with the transistor Q 4 as a reference. The collector of the transistor Q 4 is connected to the collector of the transistor Q 3 , and the emitter is connected to the power supply voltage V CC via the resistor R 3 . The emitter of the transistor Q 5 is connected to the power supply voltage V CC .
トランジスタQ6はパワートランジスタであり、ベースが
トランジスタQ5のコレクタに、かつ抵抗R4を介し出力端
子3に接続され、コレクタが電源電圧VCCに、エミッタ
が出力端子3に各々接続されている。なお、出力端子3
は、発振及び逆起電力防止のための外付コンデンサCを
介しGND5に接続されている。The transistor Q 6 is a power transistor, the base of which is connected to the collector of the transistor Q 5 and the output terminal 3 via the resistor R 4 , the collector of which is connected to the power supply voltage V CC and the emitter of which is connected to the output terminal 3. . Output terminal 3
Is connected to GND5 via an external capacitor C for preventing oscillation and back electromotive force.
4は下段ドライバーであり、トランジスタQ7〜Q12及び
抵抗R5〜R8により構成されている。そして、トランジス
タQ8・Q9及びQ12はNPNトランジスタ、トランジスタQ7・
Q10及びQ11はPNPトランジスタである。4 is a lower driver, it is configured by the transistors Q 7 to Q 12 and resistors R 5 to R 8. Then, the transistor Q 8 · Q 9 and Q 12 are NPN transistors, the transistor Q 7 ·
Q 10 and Q 11 are PNP transistors.
トランジスタQ7はベースが入力端子2に、エミッタが出
力端子3に各々接続され、入力端子2のH/Lに応じOF
F/ONし、下段ドライバー4の非動作/動作を制御す
る。すなわちトランジスタQ1及びQ7はプッシュプル構成
となっている。The base of the transistor Q 7 is connected to the input terminal 2 and the emitter is connected to the output terminal 3, and the transistor Q 7 is OF depending on H / L of the input terminal 2.
F / ON to control non-operation / operation of the lower driver 4. That is, the transistors Q 1 and Q 7 have a push-pull configuration.
トランジスタQ8及びQ9はトランジスタQ8を基準としたカ
レントミラー回路を構成する。これらのトランジスタの
エミッタは各々抵抗R5及びR6を介しGND5に接続されてい
る。そしてトランジスタQ8のコレクタはトランジスタQ7
のコレクタに接続されている。The transistors Q 8 and Q 9 form a current mirror circuit with the transistor Q 8 as a reference. The emitters of these transistors are connected to GND 5 via resistors R 5 and R 6 , respectively. And the collector of transistor Q 8 is transistor Q 7
Connected to the collector.
トランジスタQ10及びQ11はトランジスタQ10を基準とし
たカレントミラー回路を構成する。そしてトランジスタ
Q10のエミッタは抵抗R7を介し、トランジスタQ11のエミ
ッタは直接に電源電圧VCCに接続されている。またトラ
ンジスタQ10のコレクタはトランジスタQ9のコレクタに
接続されている。The transistors Q 10 and Q 11 form a current mirror circuit with the transistor Q 10 as a reference. And the transistor
The emitter of Q 10 is directly connected to the power supply voltage V CC through the resistor R 7, and the emitter of transistor Q 11 is directly connected. Also, the collector of the transistor Q 10 is connected to the collector of the transistor Q 9 .
トランジスタQ12はパワートランジスタであり、ベース
がトランジスタQ11のコレクタに、かつ抵抗R8を介しGND
5に接続され、コレクタが出力端子3に、エミッタがGND
5に各々接続されている。Transistor Q 12 is a power transistor whose base is connected to the collector of transistor Q 11 and through resistor R 8 to GND.
Connected to 5, collector is output terminal 3, emitter is GND
5 connected to each.
次に、動作について説明する。今、図示していないホー
ルアンプから第4図に示す様に位相が120゜ずつずれた
三相差動波形が第3図に示す回路と同様の回路である3
つの相(U相,V相,W相)の入力端子2に入力されたとす
る。なお、三相差動入力波形の電位は常に電源電圧VCC
とGND5との間にあるものとする。例えばU相に中点電位
Vrefより高い電圧VUH、V相に中点電位Vrefより低い
電圧VVL、W相に中点電位Vrefと同じ電圧VWMが各々
の相の入力端子2に入力されたとき、U相においてはト
ランジスタQ1がONすることにより上段ドライバー1を構
成するその他のトランジスタQ2〜Q5がONし、トランジス
タQ6のベースに電流を供給し、トランジスタQ6がONし、
トランジスタQ6のエミッタ電流を出力端子3に接続され
ている図示していないU相モーターコイルに供給する。
なお、この場合トランジスタQ7はOFFしているため下段
ドライバー4は動作しない。Next, the operation will be described. Now, a three-phase differential waveform in which the phase is shifted by 120 ° from the Hall amplifier (not shown) as shown in FIG. 4 is similar to the circuit shown in FIG.
It is assumed that one phase (U phase, V phase, W phase) is input to input terminal 2. The potential of the three-phase differential input waveform is always the power supply voltage V CC.
It is assumed that it is between the and GND5. For example, the voltage V UH higher than the midpoint potential V ref for the U phase, the voltage V VL lower than the midpoint potential V ref for the V phase, and the same voltage V WM as the midpoint potential V ref for the W phase are input terminals 2 of each phase. In the U-phase, the transistor Q 1 turns on to turn on the other transistors Q 2 to Q 5 that form the upper driver 1, thereby supplying current to the base of the transistor Q 6 and turning on the transistor Q 6 Turns on,
The emitter current of the transistor Q 6 is supplied to a U-phase motor coil (not shown) connected to the output terminal 3.
In this case, since the transistor Q 7 is off, the lower driver 4 does not operate.
V相では、トランジスタQ7がONすることにより下段ドラ
イバー4を構成するその他のトランジスタQ8〜Q11がON
し、トランジスタQ12のベースに電流を供給し、トラン
ジスタQ12がONし、出力端子3に接続されている図示し
ていないV相のモーターコイルから流れ出る電流がトラ
ンジスタQ12のコレクタに供給され、GND5に流れてい
く。なお、この場合トランジスタQ1はOFFしているため
上段ドライバー1は動作しない。In the V phase, when the transistor Q 7 is turned on, the other transistors Q 8 to Q 11 forming the lower driver 4 are turned on.
And supplies current to the base of the transistor Q 12, the transistor Q 12 is turned ON, current flows from the motor coil of V-phase, not shown is connected to the output terminal 3 is supplied to the collector of the transistor Q 12, It flows to GND5. In this case, since the transistor Q 1 is off, the upper driver 1 does not operate.
W相には中点電位Vrefが入力されるため、トランジス
タQ1及びQ7はともにOFFし、W相の上段及び下段ドライ
バー1及び4は動作しない。Since the midpoint potential V ref is input to the W phase, both the transistors Q 1 and Q 7 are turned off, and the upper and lower drivers 1 and 4 of the W phase do not operate.
すなわち、上述の場合では、U相のモーターコイルに供
給された電流はV相のモーターコイルへ流れる。That is, in the above case, the current supplied to the U-phase motor coil flows to the V-phase motor coil.
このようにして三相差動入力が(VUH,VVL,VWM)→(V
UH,VVH,VWL)→(VUM,VVH,VWL)→(VUL,VVH,VWH)→
(VUL,VVM,VWH)→(VUM,VVL,VWH)と移り変わるごと
に電流は、(U相からV相)→(U相からW相)→(V
相からW相)→(V相からU相)→(W相からU相)→
(W相からV相)へと流れモーターを駆動する。そし
て、前記三相差動波形の振幅を変化させることにより、
モータのドライブ能力を制御する。In this way, the three-phase differential input is (V UH , V VL , V WM ) → (V
UH , V VH , V WL ) → (V UM , V VH , V WL ) → (V UL , V VH , V WH ) →
The current changes from (V UL , V VM , V WH ) → (V UM , V VL , V WH ) to (U phase to V phase) → (U phase to W phase) → (V
Phase to W phase) → (V phase to U phase) → (W phase to U phase) →
(W-phase to V-phase) to drive the motor. Then, by changing the amplitude of the three-phase differential waveform,
Controls the drive capacity of the motor.
次に、入力端子2に入力される三相差動波形がフル・ス
ウィング(三相差動波形の振幅が大きくなり“H"の電位
が電源電圧VCCに、“L"の電位がGND5に近似し、モータ
の駆動能力が落ちてくる寸前の状態)したときの上段及
び下段ドライバー1及び4のサチュレーション電圧V
CE(sat)上及びVCE(sat)下(モータドライブ回路が
最大の駆動能力を発揮する場合で、モータドライブ回路
での最大の電圧降下)を求める。以下、トランジスタ
Q1,Q6,Q7のベース・エミッタ間電圧を各々VBE1,VBE6,V
BE7とし、トランジスタQ5,Q12のコレクタ・エミッタ間
電圧を各々VCE5・VCE12とし、 VBE1≒VBE6≒VBE7≒VBE …(1) VBE>VCE5,VBE>VCE12 …(2) なる関係が成立するものとする。Next, the three-phase differential waveform input to the input terminal 2 becomes a full swing (the amplitude of the three-phase differential waveform becomes large, the potential of "H" approximates to the power supply voltage V CC , and the potential of "L" approximates to GND5. , The saturation voltage V of the upper and lower drivers 1 and 4 when the motor driving capacity is about to drop)
Above CE (sat) and below V CE (sat) (when the motor drive circuit exhibits the maximum drive capacity, the maximum voltage drop in the motor drive circuit) is determined. Below, the transistor
The base-emitter voltages of Q 1 , Q 6 and Q 7 are V BE1 , V BE6 and V respectively.
And BE7, each of the collector-emitter voltage of the transistor Q 5, Q 12 and V CE5 · V CE12, V BE1 ≒ V BE6 ≒ V BE7 ≒ V BE ... (1) V BE> V CE5, V BE> V CE12 … (2) The relationship is established.
まず上段ドライバー1のサチュレーション電圧V
CE(sat)上を求める。三相差動波形のフルスウィング
時には“H"の電位が電源電圧VCCに近似することを考慮
すると、出力端子3と入力端子2の電位差はVBE1,出
力端子3と電源電圧VCCとの電位差はVBE6+VCE5であ
るので、(1)式,(2)式より VBE1<VBE6+VCE5 …(3) となる。従って、上段ドライバー1が動作するための条
件、つまりトランジスタQ1,Q5及びQ6をONするためのサ
チュレーション電圧VCE(sat)上は VCE(sat)上=VBE6+VCE5 …(4) となる。First, the saturation voltage V of the upper driver 1
Ask on CE (sat) . Considering that the potential of "H" is close to the power supply voltage V CC during full swing of the three-phase differential waveform, the potential difference between the output terminal 3 and the input terminal 2 is V BE1 , and the potential difference between the output terminal 3 and the power supply voltage V CC. Since V BE6 + V CE5 , V BE1 <V BE6 + V CE5 (3) from the equations (1) and (2). Therefore, the condition for the upper driver 1 to operate, that is, the saturation voltage V CE (sat) for turning on the transistors Q 1 , Q 5 and Q 6 is V CE (sat) = V BE6 + V CE5 (4 ).
次に下段ドライバー4のサチュレーション電圧V
CE(sat)下を求める。三相差動波形のフルスウィング
時には、“L"の電位はGND5に近似することを考慮する
と、出力端子3と入力端子2の電位差はVBE7、出力端
子3とGND5の電位差はVCE12であるので、(1)式、(2)式
より VBE7>VCE12 …(5) となる。従って、下段ドライバー4が動作するための条
件、つまりトランジスタQ7,Q12がONするためのサチュレ
ーション電圧VCE(sat)下は VCE(sat)下=VBE7 …(6) となる。よって各相の出力端子3に接続されている図示
していないモーターコイルの両端にかかる電圧は VCC−(VCE(sat)上+VCE(sat)下) =VCC−VBE6−VCE5−VBE7 …(7) となる。Next, the saturation voltage V of the lower driver 4
Under CE (sat) is requested. Considering that the potential of “L” is close to GND5 during full swing of three-phase differential waveform, the potential difference between output terminal 3 and input terminal 2 is V BE7 , and the potential difference between output terminal 3 and GND5 is V CE12 . , (1) and (2), V BE7 > V CE12 (5). Therefore, under the condition for the lower driver 4 to operate, that is, under the saturation voltage V CE (sat) for turning on the transistors Q 7 and Q 12 , is V CE (sat) lower = V BE7 (6). Therefore, the voltage applied to both ends of the motor coil (not shown) connected to the output terminal 3 of each phase is V CC- (V CE (sat) upper + V CE (sat) lower ) = V CC -V BE6 -V CE5 -V BE7 (7)
従来のモータードライブ回路は以上のように構成されて
いるので、上段及び下段のドライバー1及び4のサチュ
レーション電圧VCE(sat)上及びVCE(sat)下が比較
的大きく、モーターコイル両端にかかる電圧が小さくな
るため、モータードライブ能力が小さいという問題点が
あった。Since the conventional motor drive circuit is configured as described above, the saturation voltage V CE (sat) above and below V CE (sat) of the upper and lower drivers 1 and 4 is relatively large and is applied to both ends of the motor coil. Since the voltage is small, there is a problem that the motor drive capacity is small.
この発明は上記のような問題点を解消するためになされ
たもので、モータドライブ回路での電圧降下が小さく、
モータードライブ能力が大きいモータードライブ回路を
得ることを目的とする。The present invention has been made to solve the above problems, and has a small voltage drop in the motor drive circuit.
The purpose is to obtain a motor drive circuit with a large motor drive capability.
この発明に係るモータードライブ回路は、複数相の差動
入力がPNPトランジスタ及びNPNトランジスタのベースに
入力され、プッシュプル方式によりその入力に応じモー
ターを駆動すモータるドライブ回路において、前記PNP
トランジスタのエミッタと出力との間に第1のレベルシ
フト回路を設け、該PNPトランジスタのエミッタ電位を
前記出力の電位よりも高くした構成としている。A motor drive circuit according to the present invention is a motor drive circuit in which a plurality of phases of differential inputs are input to the bases of a PNP transistor and an NPN transistor, and a push-pull system drives a motor according to the inputs.
A first level shift circuit is provided between the emitter of the transistor and the output, and the emitter potential of the PNP transistor is set higher than the potential of the output.
この発明における第1のレベルシフト回路はプッシュプ
ル方式の一方のPNPトランジスタのエミッタ電位を出力
の電位よりも高くすることによりモータードライブ回路
での電圧降下を小さくし、モーターコイル両端にかかる
電圧を大きくする。The first level shift circuit according to the present invention reduces the voltage drop in the motor drive circuit by increasing the emitter potential of one of the push-pull type PNP transistors higher than the output potential, and increases the voltage applied across the motor coil. To do.
第1図はこの発明の一実施例であるモータードライブ回
路の1相あたりを示す回路図である。図において、従来
との相違点は、トランジスタQ7のエミッタと出力端子3
との間にレベルシフト用のダイオードD1を介挿したこと
である。ダイオードD1のカソードは出力端子3に、アノ
ードは抵抗R9を介し電源電圧VCCに接続され、かつトラ
ンジスタQ7のエミッタにも接続されている。他の構成は
第3図の従来回路と同様である。FIG. 1 is a circuit diagram showing one phase of a motor drive circuit according to an embodiment of the present invention. In the figure, the difference from the conventional one is that the emitter of the transistor Q 7 and the output terminal 3
That is, a diode D 1 for level shift is inserted between and. The cathode of the diode D 1 is connected to the output terminal 3, the anode is connected to the power supply voltage V CC via the resistor R 9 , and is also connected to the emitter of the transistor Q 7 . Other configurations are similar to those of the conventional circuit shown in FIG.
次に動作について説明する。図示していないホールアン
プから第4図に示すように位相が120゜ずつずれた三相
差動波形が各相の入力端子2に入力され、回転電流が各
相のモーターコイルに流れ、モーターが駆動される動作
は従来と同様である。Next, the operation will be described. A three-phase differential waveform with a phase shift of 120 ° from each other is input to the input terminal 2 of each phase from a Hall amplifier (not shown) as shown in Fig. 4, and a rotating current flows through the motor coil of each phase, driving the motor. The operation performed is the same as the conventional one.
次に入力端子2に入力される三相差動波形がフル・スウ
ィングしたときの上段及び下段ドライバー1及び4のサ
チュレーション電圧VCE(sat)上及びVCE(sat)下を
求める。以下、ダイオードD1の順方向電圧降下をVD1と
し、 VD1≒VBE …(8) とする。その他の条件は従来例と同様である。Next, the saturation voltage V CE (sat) above and below V CE (sat) of the upper and lower drivers 1 and 4 when the three-phase differential waveform input to the input terminal 2 is fully swung are determined. Hereinafter, the forward voltage drop of the diode D 1 is V D1, and V D1 ≈V BE (8) Other conditions are the same as in the conventional example.
まず上段ドライバー1のサチュレーション電圧V
CE(sat)上は従来例で示した(4)式と同様である。First, the saturation voltage V of the upper driver 1
The CE (sat) is the same as the formula (4) shown in the conventional example.
次に、下段ドライバー4のサチュレーション電圧V
CE(sat)下を求める。三相差動波形がフルスウィング
時には“L"の電位がGND5に近似することを考慮すると、
出力端子3と入力端子2の電位差はVD1−VBE7、出力
端子3とGND5との電位差はVCE12であるので(1)式より VD1−VBE7≒VBE−VBE =0 …(9) となり、 VD1−VBE7<VCE12 …(10) となる。従って、下段ドライバー4が動作するための条
件、つまりトランジスタQ7,Q12がONするためのサチュレ
ーション電圧VCE(sat)下は、 VCE(sat)下=VCE12 …(11) となる。よって、各相の出力端子3に接続されているモ
ーターコイルの両端にかかる電圧は VCC−(VCE(sat)上+VCE(sat)下) =VCC−VBE6−VCE5−VCE12 …(12) となる。(7)と(12)式を(1)式,(2)式の条件下において
比較すると、本実施例の方がモータドライブ回路での電
圧降下(VCE(sat)上+VCE(sat)下)が小さく、モ
ーターコイルの両端にかかる電圧が大きいことになる。Next, the saturation voltage V of the lower driver 4
Under CE (sat) is requested. Considering that the potential of "L" is close to GND5 when the three-phase differential waveform is full swing,
Since the potential difference between the output terminal 3 and the input terminal 2 is V D1 −V BE7 and the potential difference between the output terminal 3 and the GND 5 is V CE12 , V D1 −V BE7 ≈V BE −V BE = 0 ((1)) 9) and V D1 −V BE7 <V CE12 (10). Therefore, under the condition for the lower driver 4 to operate, that is, under the saturation voltage V CE (sat) for turning on the transistors Q 7 and Q 12 , the lower V CE (sat) = V CE12 (11). Therefore, the voltage across the motor coil is connected to each phase of the output terminal 3 V CC - (V CE ( sat) above + V CE (sat) below) = V CC -V BE6 -V CE5 -V CE12 … (12). Comparing equations (7) and (12) under the conditions of equations (1) and (2), the voltage drop (V CE (sat) above + V CE (sat) in the motor drive circuit is found in this embodiment. (Lower ) is small and the voltage across the motor coil is large.
第2図はこの発明による他の実施例を示す回路図であ
る。第1図の実施例との相違点は、レベルシフト用ダイ
オードD2及びD3をさらに設けたことである。ダイオード
D2はアノードが出力端子3に、カソードが抵抗R10を介
しGND5にまたトランジスタQ1のエミッタに各々接続され
ている。ダイオードD3は、アノードが入力端子2に、カ
ソードがトランジスタQ1のベースに各々接続されてい
る。このような構成にすることにより、上記実施例と同
様の効果を奏するとともに、トランジスタQ1のエミッタ
電位が出力端子3よりもVBEだけ低く、トランジスタQ7
のエミッタ電位がVBEだけ高くなるため、上段ドライバ
ー1動作時のトランジスタQ1〜Q5および下段ドライバー
4動作時のQ7〜Q11は電位的に余裕ができ、電源電圧V
CCが低電位でも動作可能となる。FIG. 2 is a circuit diagram showing another embodiment according to the present invention. The difference from the embodiment of FIG. 1 is that level shifting diodes D 2 and D 3 are further provided. diode
The anode of D 2 is connected to the output terminal 3, the cathode is connected to the GND 5 through the resistor R 10, and the emitter of the transistor Q 1 . The diode D 3 has an anode connected to the input terminal 2 and a cathode connected to the base of the transistor Q 1 . With this configuration, the same effect as that of the above-described embodiment is obtained, and the emitter potential of the transistor Q 1 is lower than the output terminal 3 by V BE , so that the transistor Q 7
Since the emitter potential of is increased by V BE , the transistors Q 1 to Q 5 when the upper driver 1 is operating and Q 7 to Q 11 when the lower driver 4 is operating have a potential margin, and the power supply voltage V
It is possible to operate even if CC is low potential.
また、上記実施例では差動入力が三相の場合について説
明したが、二相,四相などの任意の他の多相入力でも上
記実施例と同様の効果を奏する。Further, in the above-described embodiment, the case where the differential input has three phases has been described, but any other multi-phase input such as two-phase or four-phase has the same effect as that of the above-described embodiment.
以上のように、この発明によれば、複数相の差動入力を
受けるプッシュプル方式の一方のPNPトランジスタのエ
ミッタと出力との間に第1のレベルシフト回路を設け、
該PNPトランジスタのエミッタ電位の出力の電位よりも
高くなるようにしたので、モータドライブ回路での電圧
降下を軽減することができ、その結果モーターコイルの
両端にかかる電圧が高くなりモータードライブ能力が高
くなるという効果がある。As described above, according to the present invention, the first level shift circuit is provided between the emitter and the output of one of the push-pull PNP transistors that receive differential inputs of a plurality of phases,
Since the emitter potential of the PNP transistor is set to be higher than the output potential, the voltage drop in the motor drive circuit can be reduced, and as a result, the voltage applied to both ends of the motor coil is high and the motor drive capability is high. There is an effect that.
第1図はこの発明の一実施例を示す回路図、第2図はこ
の発明の他の実施例を示す回路図、第3図は従来のモー
タードライブ回路を示す回路図、第4図は三相差動入力
を示す波形図である。 図において、2は入力端子、Q1はPNPトランジスタ、Q7
はNPNトランジスタ、D1はダイオードである。 なお、各図中同一符号は同一または相当部分を示す。FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing another embodiment of the present invention, FIG. 3 is a circuit diagram showing a conventional motor drive circuit, and FIG. It is a wave form diagram which shows a phase differential input. In the figure, 2 is an input terminal, Q 1 is a PNP transistor, Q 7
Is an NPN transistor and D 1 is a diode. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (3)
PNトランジスタのベースに入力され、プッシュプル方式
によりその入力に応じモーターを駆動するモータードラ
イブ回路において、 前記PNPトランジスタのエミッタと出力との間に第1の
レベルシフト回路を設け、前記PNPトランジスタのエミ
ッタ電位を前記出力の電位よりも高くしたことを特徴と
するモータードライブ回路。1. A PNP transistor and an N are provided for a plurality of phases of differential inputs.
In a motor drive circuit that is input to the base of a PN transistor and drives a motor according to the input by a push-pull method, a first level shift circuit is provided between the emitter and the output of the PNP transistor, and the emitter of the PNP transistor is provided. A motor drive circuit characterized in that a potential is made higher than the potential of the output.
との間に第2のレベルシフト回路をさらに設け、前記NP
Nトランジスタのベース電位を前記入力の電位よりも低
くするとともに、前記NPNトランジスタのエミッタと前
記出力との間に第3のレベルシフト回路をさらに設け、
前記NPNトランジスタのエミッタ電位を前記出力の電位
よりも低くした特許請求の範囲第1項記載のモータード
ライブ回路。2. A second level shift circuit is further provided between the base of the NPN transistor and the input, and the second level shift circuit is provided.
Making the base potential of the N transistor lower than the potential of the input, and further providing a third level shift circuit between the emitter of the NPN transistor and the output,
The motor drive circuit according to claim 1, wherein the emitter potential of the NPN transistor is lower than the output potential.
はダイオードより成る特許請求の範囲第2項記載のモー
タードライブ回路。3. The motor drive circuit according to claim 2, wherein the first, second and third level shift circuits are diodes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62274199A JPH0669308B2 (en) | 1987-10-29 | 1987-10-29 | Motor drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62274199A JPH0669308B2 (en) | 1987-10-29 | 1987-10-29 | Motor drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01117686A JPH01117686A (en) | 1989-05-10 |
JPH0669308B2 true JPH0669308B2 (en) | 1994-08-31 |
Family
ID=17538412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62274199A Expired - Lifetime JPH0669308B2 (en) | 1987-10-29 | 1987-10-29 | Motor drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0669308B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2560107B2 (en) * | 1989-03-02 | 1996-12-04 | ローム株式会社 | Drive circuit for DC motor |
JP2648032B2 (en) * | 1991-02-22 | 1997-08-27 | 三洋電機株式会社 | Motor drive circuit |
WO1996005650A1 (en) * | 1994-08-11 | 1996-02-22 | Hitachi, Ltd. | Motor driving system |
-
1987
- 1987-10-29 JP JP62274199A patent/JPH0669308B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01117686A (en) | 1989-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5703451A (en) | Motor driving circuit | |
US5661382A (en) | Motor drive circuit having a soft switching circuit and a push-pull configuration of transistors operated in a linear mode | |
US4987352A (en) | Brushless motor driver | |
JPH0669308B2 (en) | Motor drive circuit | |
JP3539604B2 (en) | Motor drive circuit | |
JPS649837B2 (en) | ||
JP2552541B2 (en) | Output driver circuit | |
JPH0243440B2 (en) | ||
JPH01295689A (en) | Output driver circuit | |
JPH06165567A (en) | Semiconductor integrated circuit device | |
JPS6329300Y2 (en) | ||
JP2560107B2 (en) | Drive circuit for DC motor | |
JP3244395B2 (en) | Motor drive circuit | |
JP2815434B2 (en) | Output circuit device | |
JP2837050B2 (en) | Motor drive circuit | |
JPH0758896B2 (en) | Monolithic integrated control circuit | |
KR100486354B1 (en) | Output circuit for motor driving integrated circuit | |
JP2001025276A (en) | Motor drive-control device | |
JPH0683045B2 (en) | Switching amplifier | |
JP2834773B2 (en) | Motor speed control circuit | |
JP3246354B2 (en) | Motor drive | |
JP2001197768A (en) | Motor driving device | |
JPS6249837B2 (en) | ||
JP3005420B2 (en) | Motor drive circuit | |
JP2687160B2 (en) | Switch circuit |