JPH0667193A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0667193A JPH0667193A JP22166692A JP22166692A JPH0667193A JP H0667193 A JPH0667193 A JP H0667193A JP 22166692 A JP22166692 A JP 22166692A JP 22166692 A JP22166692 A JP 22166692A JP H0667193 A JPH0667193 A JP H0667193A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bonding
- bonding pads
- pads
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000002788 crimping Methods 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置に係り、特
にワイアーボンディングを行うボンディングパッドの配
列方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a bonding pad arranging method for wire bonding.
【０００２】[0002]
【従来の技術】図３は従来における第一の基板７のボン
ディングパッドの配置の一例を示した平面図である。第
一の基板７は長方形をしており、それを囲む様に四角の
リング状の第二の基板８が配置されている。第一の基板
７においては基板内の配線パターンの影響等により、ボ
ンディングパッドは左側の辺と右側の辺に沿って形成さ
れており、このボンディングパッドに対応して、最寄り
の位置に第二の基板８のボンディングパッドが形成され
ている。そうして第一の基板７と第二の基板８それぞれ
の最寄りのボンディングパッドの間でワイアーボンディ
ングが行なわれる。2. Description of the Related Art FIG. 3 is a plan view showing an example of a conventional arrangement of bonding pads on a first substrate 7. The first substrate 7 has a rectangular shape, and a square ring-shaped second substrate 8 is arranged so as to surround it. Bonding pads are formed along the left side and the right side of the first substrate 7 due to the influence of the wiring pattern in the substrate, etc., and the second bonding pad is formed at the nearest position corresponding to this bonding pad. Bonding pads on the substrate 8 are formed. Wire bonding is then performed between the nearest bonding pads of the first substrate 7 and the second substrate 8.
【０００３】この例に依れば、例えば基板の左側のボン
ディングパッド１０でのボンディングを行なってから、
第一の基板と第二の基板とを左側に移動した後、右側の
ボンディングパッド９のボンディングをしなくてはなら
ないので、２つの基板の移動のためボンディング以外の
不必要な時間が必要であり、またこの基板の移動におけ
る精度が高くないと基板の右側のボンディングパッドの
中心からボンディングツールがズレてしまう。さらに、
通常のワイアーボンディングは例えば第一の基板にファ
ーストボンディングをした後に第二の基板にセカンドボ
ンディングを行なうという様にボンディングの順序が決
っているため、基板の左側のボンディングをする時は右
から左方向に基板乃至はボンディングツールを移動させ
るのに対して、基板の右側のボンディングパッドの場合
は左から右方向に基板乃至はボンディングツールを移動
させなければならない。According to this example, for example, after performing bonding with the bonding pad 10 on the left side of the substrate,
After the first substrate and the second substrate are moved to the left side, the bonding pad 9 on the right side has to be bonded, so that unnecessary time other than the bonding is required for moving the two substrates. If the precision of the movement of the substrate is not high, the bonding tool will be displaced from the center of the bonding pad on the right side of the substrate. further,
In normal wire bonding, the order of bonding is decided, for example, first bonding is performed on the first substrate and then second bonding is performed on the second substrate. The substrate or the bonding tool must be moved, while the bonding pad on the right side of the substrate must be moved from the left to the right.
【０００４】[0004]
【発明が解決しようとする課題】上記の様に従来技術で
は、ワイアーのボンディングに掛かる時間以外の不必要
な時間が掛かっておりムダである。また基板の左側のボ
ンディング後右側のボンディングをする為に、基板乃至
はボンディングツールを移動させなければならないが、
その移動精度は十分高くなくてはいけない。さらにま
た、基板の左側のボンディング方向に対して、右側のボ
ンディングは逆向きであるため、そのための工夫が必要
である。As described above, in the prior art, unnecessary time other than the time required for wire bonding is wasted. In order to perform bonding on the right side after bonding on the left side of the substrate, the substrate or bonding tool must be moved.
The moving accuracy must be high enough. Furthermore, since the bonding on the right side is opposite to the bonding direction on the left side of the substrate, it is necessary to devise it.
【０００５】[0005]
【課題を解決するための手段】第一の基板上の複数のボ
ンディングパッドを、この基板の１つの辺にのみに沿っ
て等間隔に配置した事を特徴とする。A plurality of bonding pads on the first substrate are arranged at equal intervals along only one side of the substrate.
【０００６】[0006]
【作用】第一の基板上の複数のボンディングパッドを、
この基板の１つの辺にのみに沿って等間隔に配置した事
により、基板を大きく移動する必要が無くなる為移動の
精度はそれ程必要なくなり、またムダな時間がなくなり
ボンディング時間が短縮できる。さらにファースドボン
ディングからセカンドボンディングの方向はすべてのボ
ンディングパッドで同一となるため、基板乃至はボンデ
ングツールを回転させる等の特別な操作が必要なくな
る。[Operation] A plurality of bonding pads on the first substrate
By arranging the substrates at equal intervals along only one side of the substrate, it is not necessary to move the substrate largely, so that the accuracy of the movement is not required so much, and the wasted time can be eliminated to shorten the bonding time. Further, since the direction from the first bonding to the second bonding is the same for all bonding pads, no special operation such as rotating the substrate or the bonding tool is required.
【０００７】[0007]
【実施例】以下、本発明を図１、図２に依り詳細に述べ
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to FIGS.
【０００８】図１は本発明の一実施例を示した平面図で
ある。１は長方形の第一の基板であり、２は第一の基板
を囲む様に配置されたリング状の第二の基板である。第
一の基板１には下側の辺に沿って全てのボンディングパ
ッド３が等間隔に配置されている。さらにこの第一の基
板のそれぞれのボンディングパットに対応して第二の基
板の最寄りの位置にセカンドボンディング用のボンディ
ングパッドが配置されている。FIG. 1 is a plan view showing an embodiment of the present invention. Reference numeral 1 is a rectangular first substrate, and 2 is a ring-shaped second substrate arranged so as to surround the first substrate. On the first substrate 1, all the bonding pads 3 are arranged at equal intervals along the lower side. Further, a bonding pad for second bonding is arranged at a position closest to the second substrate corresponding to each bonding pad of the first substrate.
【０００９】このようにボンディングパッドを配置すれ
ば、全てのボンディングパッドをボンティングするため
には、基板乃至はボンディングツールの移動は必要最小
限になり、またボンディングに掛かる時間もムダがなく
なる。さらにまた、ファーストボンディングに対してセ
カンドボディングの方向は全てのワイアーボンディング
で図面上、上から下のみとなる。以上本発明に従って、
基板の１つの辺に沿って全てのボンディングパッドを配
置すれば、最小の時間でボンディングが可能となり、さ
らに基板乃至ボンディングツールの移動も最小になるた
め、その移動における精度もそれほど高くなくてもよ
い。さらにファーストボンディングからセカンドボンデ
ィングへの方向が全てのボンディングで同一方向となる
ために、基板またはボンディングツール等の回転操作が
不用である。尚第二の基板の形状は実施例で示した四角
のドーナッツ状に限ることはない事は言うまでもない。By arranging the bonding pads in this way, the movement of the substrate or the bonding tool is minimized in order to bond all the bonding pads, and the time required for the bonding is eliminated. Furthermore, the direction of the second boarding for the first bonding is only from the top to the bottom in the drawing for all wire bondings. According to the present invention,
If all the bonding pads are arranged along one side of the substrate, bonding can be performed in a minimum time, and the movement of the substrate and the bonding tool is also minimized. Therefore, the accuracy of the movement need not be so high. . Furthermore, since the direction from the first bonding to the second bonding is the same in all bondings, it is not necessary to rotate the substrate or the bonding tool. Needless to say, the shape of the second substrate is not limited to the square donut shape shown in the embodiment.
【００１０】次に他の実施例を図２により述べる。個の
実施例は基板から外部回路への電気接続は、金属ワイア
ーボンディングでなく実装テープに依った例である。４
は第一の基板であり、５で示された様に実装用の端子パ
ターンが基板の下側の辺に沿って等間隔に形成されてい
る。これに対して６は実装テープであり基板４の端子パ
ターンと同一ピッチで実装端子が設けられている。この
基板側の実装端子とテープの実装端子とを、ハンダ付
け、異方性導電接着剤等により接合することにより、基
板内の回路の外部への電気接続が達成される。この場合
において基板内の複数の実装端子が基板の１つの辺に沿
って形成されていると、テープの形状も単純で、大きさ
も必要最小限ですむ。さらには基板とテープのそれぞれ
の端子の接合においては、端子が１箇所に一列で並んで
いるので、ハンダ加熱治具または異方性導電接着剤の圧
着治具等の形状も単純なものになる。また実装端子が１
箇所にまとまって配置されているので実装部の信頼性も
高い。Next, another embodiment will be described with reference to FIG. This embodiment is an example in which the electrical connection from the substrate to the external circuit relies on a mounting tape rather than metal wire bonding. Four
Is a first substrate, and as shown by 5, terminal patterns for mounting are formed at equal intervals along the lower side of the substrate. On the other hand, 6 is a mounting tape, and mounting terminals are provided at the same pitch as the terminal pattern of the substrate 4. By electrically connecting the mounting terminal on the substrate side and the mounting terminal on the tape by soldering, anisotropic conductive adhesive or the like, electrical connection of the circuit in the substrate to the outside is achieved. In this case, if a plurality of mounting terminals in the board are formed along one side of the board, the tape shape is simple and the size is the minimum necessary. Further, when the terminals of the substrate and the tape are joined, since the terminals are arranged in a line at one place, the shape of the solder heating jig or the anisotropic conductive adhesive crimping jig can be simplified. . Also, the mounting terminal is 1
The reliability of the mounting part is also high because they are arranged in one place.
【００１１】[0011]
【発明の効果】本発明によれば、ボンディングに要する
時間を最小にする事が可能であり、さらにボンディング
装置の移動精度も必要なく、また回転等の動作を必要と
しなくなる。さらには、ボンディング領域のが狭まるた
めにボンディングの信頼性も大きく向上する事が期待で
きる。又基板に実装用のテープを直接接合する場合で
も、接合のための装置も単純になり接合部の信頼性は高
まる等、ワイアーボンディングの場合と同様の効果が期
待できるものである。According to the present invention, the time required for bonding can be minimized, and the accuracy of movement of the bonding apparatus is not required, and the operation such as rotation is not required. Furthermore, since the bonding area is narrowed, it can be expected that the reliability of bonding will be greatly improved. Further, even when the mounting tape is directly bonded to the substrate, the device for bonding can be simplified and the reliability of the bonded portion can be improved, and the same effects as in the case of wire bonding can be expected.
【図１】本発明の一実施例を示す平面図である。FIG. 1 is a plan view showing an embodiment of the present invention.
【図２】本発明の他の実施例を示す平面図である。FIG. 2 is a plan view showing another embodiment of the present invention.
【図３】従来のボンディングパッド配置の一例を示す平
面図である。FIG. 3 is a plan view showing an example of a conventional bonding pad arrangement.
１，４，７ 第一の基板 ２，８ 第二の基板 ３，９，１０ 第一の基板上のボンディングパッド ５ 実装用の端子 ６ 実装用のテープ 1, 4, 7 1st substrate 2, 8 2nd substrate 3, 9, 10 Bonding pad 5 on 1st substrate 5 Terminal for mounting 6 Tape for mounting
Claims (1)
板と、第二の基板が有り、該第一の基板の回路パターン
と該第二の基板のパターンとが複数の金属ワイアーを介
して電気接続してなる半導体装置に於て、該第一の基板
上における該複数の金属ワイアーをボンディングする複
数のボンディングパッドの全てが、該第一の基板の１つ
の辺に沿って等間隔に配置されている事を特徴とする、
半導体装置。1. A first substrate having a circuit pattern formed thereon and a second substrate, wherein the circuit pattern of the first substrate and the pattern of the second substrate are provided through a plurality of metal wires. In a semiconductor device electrically connected, all of a plurality of bonding pads for bonding the plurality of metal wires on the first substrate are arranged at equal intervals along one side of the first substrate. Characterized by being
Semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22166692A JPH0667193A (en) | 1992-08-20 | 1992-08-20 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22166692A JPH0667193A (en) | 1992-08-20 | 1992-08-20 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0667193A true JPH0667193A (en) | 1994-03-11 |
Family
ID=16770365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22166692A Pending JPH0667193A (en) | 1992-08-20 | 1992-08-20 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667193A (en) |
-
1992
- 1992-08-20 JP JP22166692A patent/JPH0667193A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647959A (en) | Integrated circuit package, and method of forming an integrated circuit package | |
| US5673478A (en) | Method of forming an electronic device having I/O reroute | |
| JP3516608B2 (en) | Semiconductor device | |
| JPH07301642A (en) | Method for probing semiconductor wafer | |
| US6324068B1 (en) | Electronic component device, and main board for circuit boards | |
| JPH0613436A (en) | Integrated circuit package without carrier | |
| GB2292637A (en) | Semiconductor wafer with dummy pads | |
| US5196992A (en) | Resin sealing type semiconductor device in which a very small semiconductor chip is sealed in package with resin | |
| JPH0667193A (en) | Semiconductor device | |
| SE470501B (en) | A method of mounting to a substrate of a TAB circuit, wherein the connections of the TAB structure are an electrically conductive connection pattern produced on a film strip and which is connected to the semiconductor circuit board of the TAB structure. | |
| JP2545964B2 (en) | Magnetoresistive element | |
| JP3398556B2 (en) | Method for manufacturing semiconductor device | |
| JP2841825B2 (en) | Hybrid integrated circuit | |
| JPH02134857A (en) | semiconductor equipment | |
| JPH04139737A (en) | Method for mounting semiconductor chip | |
| JPH11224915A (en) | Substrate for semiconductor connection | |
| KR100199854B1 (en) | Leadframes for chip scale package and chip scale package using them | |
| JPH05251513A (en) | Semiconductor device | |
| JP2822446B2 (en) | Hybrid integrated circuit device | |
| JPH06350025A (en) | Semiconductor device | |
| JPS61225827A (en) | Mounting structure of semiconductor element | |
| JPS63117437A (en) | Semiconductor chip | |
| JPH03293739A (en) | Semiconductor device | |
| JPH02181457A (en) | Testing method of integrated circuit device with bump electrode | |
| JPH04359464A (en) | Semiconductor device |