JPH0662339A - ２画面表示テレビ受信機 - Google Patents
２画面表示テレビ受信機Info
- Publication number
- JPH0662339A JPH0662339A JP20830992A JP20830992A JPH0662339A JP H0662339 A JPH0662339 A JP H0662339A JP 20830992 A JP20830992 A JP 20830992A JP 20830992 A JP20830992 A JP 20830992A JP H0662339 A JPH0662339 A JP H0662339A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- video
- circuit
- aspect ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】
【目的】 縦横比16対９のハイビジョン受信機の画面上
に縦横比４対３のＮＴＳＣ方式の２つの映像信号を左右
同じ大きさに並べて表示する。 【構成】 ディジタル信号に変換した第１の映像信号５
と第２の映像信号６それぞれのデータを縮小画面処理部
（７及び８）により１／２にしてサイズ（水平、垂直）
を１／２にする。縮小したデータはフィールドメモリ
（11及び12）にそれぞれ書き込まれ、そして一方の映像
に他方の映像が同期するように読み出す。各フィールド
メモリ出力は切換回路14で走査線の略半分ごとに、第１
の映像、ミュート信号、第２の映像の順に切り換えられ
る。メモリコントローラ17は該各フィールドメモリ（11
及び12）の書き込みと読み出し制御および該切換回路14
の切換制御をする。切換回路14の出力は、正常な縦横比
の映像にするため走査線変換部18で走査線変換する。こ
の後にＤ／Ａ回路19によりアナログ信号へ戻す。
に縦横比４対３のＮＴＳＣ方式の２つの映像信号を左右
同じ大きさに並べて表示する。 【構成】 ディジタル信号に変換した第１の映像信号５
と第２の映像信号６それぞれのデータを縮小画面処理部
（７及び８）により１／２にしてサイズ（水平、垂直）
を１／２にする。縮小したデータはフィールドメモリ
（11及び12）にそれぞれ書き込まれ、そして一方の映像
に他方の映像が同期するように読み出す。各フィールド
メモリ出力は切換回路14で走査線の略半分ごとに、第１
の映像、ミュート信号、第２の映像の順に切り換えられ
る。メモリコントローラ17は該各フィールドメモリ（11
及び12）の書き込みと読み出し制御および該切換回路14
の切換制御をする。切換回路14の出力は、正常な縦横比
の映像にするため走査線変換部18で走査線変換する。こ
の後にＤ／Ａ回路19によりアナログ信号へ戻す。
Description
【０００１】
【産業上の利用分野】本発明は、縦横比16対９のハイビ
ジョンディスプレイ等の画面上に縦横比４対３のＮＴＳ
Ｃ方式の２つの映像信号を左右同じ大きさに並べて表示
するようにした２画面表示テレビ受信機に関する。
ジョンディスプレイ等の画面上に縦横比４対３のＮＴＳ
Ｃ方式の２つの映像信号を左右同じ大きさに並べて表示
するようにした２画面表示テレビ受信機に関する。
【０００２】
【従来の技術】従来、同一方式の映像信号を親画面と子
画面として表示する、いわゆるピクチャ・イン・ピクチ
ャは多くのテレビ受信機で実施されている。
画面として表示する、いわゆるピクチャ・イン・ピクチ
ャは多くのテレビ受信機で実施されている。
【０００３】
【発明が解決しようとする課題】本発明は、ＮＴＳＣ方
式の２画面を縦横比16対９のハイビジョンディスプレイ
の画面上に同サイズに並べて表示するようにした２画面
表示テレビ受信機を提供することを目的とする。
式の２画面を縦横比16対９のハイビジョンディスプレイ
の画面上に同サイズに並べて表示するようにした２画面
表示テレビ受信機を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、縦横比が４対
３のＮＴＳＣ方式の第１の映像信号と第２の映像信号で
あって、アナログの該第１の映像信号をディジタル信号
に変換する第１のＡ／Ｄ変換回路と、該第１のＡ／Ｄ変
換回路よりのデータを水平および垂直とも１／２に縮小
する手段と、縮小したデータを記憶する第１のフィール
ドメモリと、アナログの該第２の映像信号をディジタル
信号に変換する第２のＡ／Ｄ変換回路と、該第２のＡ／
Ｄ変換回路よりのデータを水平および垂直とも１／２に
縮小する手段と、縮小したデータを記憶する第２のフィ
ールドメモリと、前記第１の映像信号と第２の映像信号
の水平方向切り換わり境界部分に挿入するミュート信号
を発生するミュート信号発生回路と、該第１のフィール
ドメモリよりの信号と前記ミュート信号と該第２のフィ
ールドメモリよりの信号とをメモリコントローラの制御
に基づいて順次切り換える切換回路と、前記第１のフィ
ールドメモリと第２のフィールドメモリに対する書き込
みと読み出し制御および前記切換回路の切換制御とをな
すメモリコントローラと、切換回路よりの信号を走査線
変換する手段と、走査線変換したディジタルの信号をア
ナログ信号に変換するＤ／Ａ変換回路とを具備し、縦横
比が16対９の画面上に前記第１の映像信号と第２の映像
信号とを左右半分づつ且つその境界部分に映像ミュート
をかけて表示するようにした２画面表示テレビ受信機を
提供するものである。
３のＮＴＳＣ方式の第１の映像信号と第２の映像信号で
あって、アナログの該第１の映像信号をディジタル信号
に変換する第１のＡ／Ｄ変換回路と、該第１のＡ／Ｄ変
換回路よりのデータを水平および垂直とも１／２に縮小
する手段と、縮小したデータを記憶する第１のフィール
ドメモリと、アナログの該第２の映像信号をディジタル
信号に変換する第２のＡ／Ｄ変換回路と、該第２のＡ／
Ｄ変換回路よりのデータを水平および垂直とも１／２に
縮小する手段と、縮小したデータを記憶する第２のフィ
ールドメモリと、前記第１の映像信号と第２の映像信号
の水平方向切り換わり境界部分に挿入するミュート信号
を発生するミュート信号発生回路と、該第１のフィール
ドメモリよりの信号と前記ミュート信号と該第２のフィ
ールドメモリよりの信号とをメモリコントローラの制御
に基づいて順次切り換える切換回路と、前記第１のフィ
ールドメモリと第２のフィールドメモリに対する書き込
みと読み出し制御および前記切換回路の切換制御とをな
すメモリコントローラと、切換回路よりの信号を走査線
変換する手段と、走査線変換したディジタルの信号をア
ナログ信号に変換するＤ／Ａ変換回路とを具備し、縦横
比が16対９の画面上に前記第１の映像信号と第２の映像
信号とを左右半分づつ且つその境界部分に映像ミュート
をかけて表示するようにした２画面表示テレビ受信機を
提供するものである。
【０００５】
【作用】ディジタル信号に変換した第１の映像信号と第
２の映像信号それぞれのデータを１／２にしてサイズ
（水平、垂直）を１／２にする。縮小したデータはフィ
ールドメモリにそれぞれ書き込まれ、そして一方の映像
に他方の映像が同期するように読み出される。各フィー
ルドメモリ出力は切換回路で走査線の約半分ごとに切り
換えるが、その際、両画面の境界部分にミュート信号を
挿入する。メモリコントローラは該各フィールドメモリ
の書き込みと読み出し制御の他、切換回路の切換制御を
する。切換回路の出力は、正常な縦横比の映像にするた
め走査線変換する。この後にアナログ信号へ戻す。
２の映像信号それぞれのデータを１／２にしてサイズ
（水平、垂直）を１／２にする。縮小したデータはフィ
ールドメモリにそれぞれ書き込まれ、そして一方の映像
に他方の映像が同期するように読み出される。各フィー
ルドメモリ出力は切換回路で走査線の約半分ごとに切り
換えるが、その際、両画面の境界部分にミュート信号を
挿入する。メモリコントローラは該各フィールドメモリ
の書き込みと読み出し制御の他、切換回路の切換制御を
する。切換回路の出力は、正常な縦横比の映像にするた
め走査線変換する。この後にアナログ信号へ戻す。
【０００６】
【実施例】以下、図面に基づいて本発明による２画面表
示テレビ受信機を説明する。図１は本発明による２画面
表示テレビ受信機の一実施例を示す要部ブロック図であ
る。図において、１はＮＴＳＣ方式、且つアナログの第
１の映像信号、２は同・第２の映像信号、３と４はアナ
ログ信号をディジタル信号に変換する第１のＡ／Ｄ変換
回路と第２のＡ／Ｄ変換回路、５と６は第１のディジタ
ル映像信号と第２のディジタル映像信号、７と８は第１
のディジタル映像信号５と第２のディジタル映像信号６
それぞれの水平および垂直データを１／２に縮小する第
１の縮小画面処理部と第２の縮小画面処理部、９と10は
第１の縮小映像信号と第２の縮小映像信号、11と12は第
１の縮小映像信号９と第２の縮小映像信号10それぞれを
記憶する第１のフィールドメモリと第２のフィールドメ
モリ、13は２つの映像信号の水平方向の境界部分に挿入
するミュート信号を発生するミュート信号発生回路、14
は第１のフィールドメモリ11と第２のフィールドメモリ
12それぞれから読み出された信号とミュート信号を切り
換える切換回路、15は第１の映像信号１に対応する水平
および垂直の同期信号、16は第２の映像信号２に対応す
る水平および垂直の同期信号、17は第１のフィールドメ
モリ11と第２のフィールドメモリ12の書き込みと読み出
しおよび切換回路14の切り換えの各制御をするメモリコ
ントローラ、18は走査線変換部、19はＤ／Ａ変換回路、
20は映像出力信号である。
示テレビ受信機を説明する。図１は本発明による２画面
表示テレビ受信機の一実施例を示す要部ブロック図であ
る。図において、１はＮＴＳＣ方式、且つアナログの第
１の映像信号、２は同・第２の映像信号、３と４はアナ
ログ信号をディジタル信号に変換する第１のＡ／Ｄ変換
回路と第２のＡ／Ｄ変換回路、５と６は第１のディジタ
ル映像信号と第２のディジタル映像信号、７と８は第１
のディジタル映像信号５と第２のディジタル映像信号６
それぞれの水平および垂直データを１／２に縮小する第
１の縮小画面処理部と第２の縮小画面処理部、９と10は
第１の縮小映像信号と第２の縮小映像信号、11と12は第
１の縮小映像信号９と第２の縮小映像信号10それぞれを
記憶する第１のフィールドメモリと第２のフィールドメ
モリ、13は２つの映像信号の水平方向の境界部分に挿入
するミュート信号を発生するミュート信号発生回路、14
は第１のフィールドメモリ11と第２のフィールドメモリ
12それぞれから読み出された信号とミュート信号を切り
換える切換回路、15は第１の映像信号１に対応する水平
および垂直の同期信号、16は第２の映像信号２に対応す
る水平および垂直の同期信号、17は第１のフィールドメ
モリ11と第２のフィールドメモリ12の書き込みと読み出
しおよび切換回路14の切り換えの各制御をするメモリコ
ントローラ、18は走査線変換部、19はＤ／Ａ変換回路、
20は映像出力信号である。
【０００７】次に、本発明の動作について説明する。第
１の映像信号１および第２の映像信号２は同期信号は含
まれていない且つノンインターレースの信号である。こ
れら各映像信号は第１のＡ／Ｄ変換回路３と第２のＡ／
Ｄ変換回路４とで第１のディジタル映像信号５と第２の
ディジタル映像信号６に変換され、第１の縮小画面処理
部７と第２の縮小画面処理部８とへ入力する。第１の縮
小画面処理部７と第２の縮小画面処理部８で、第１のデ
ィジタル映像信号５と第２のディジタル映像信号６のデ
ータを１／２に縮小するが、その理由は、最終的に同サ
イズの画像を２画面にするからである。そして、その方
法として、垂直方向については走査線１本ごとに間引
き、水平方向については画素を１つおきに間引く。これ
らデータは各縮小画面処理部でデータ補間してもよい。
このようにして縮小された第１の縮小映像信号９と第２
の縮小映像信号10はメモリコントローラ17の制御により
第１のフィールドメモリ11と第２のフィールドメモリ12
それぞれへ書き込まれる。ここで、１フィールドが画面
１コマである。各フィールドメモリに書き込まれた信号
は、メモリコントローラ17により順次読み出すが、その
際、一方の映像の同期（水平／垂直）に他方の映像を同
期させるように読み出す。例えば、第１の映像を基準に
して第２の映像をこれに同期させる。このようにして読
み出された信号は切換回路14へ入る。該切換回路14の切
り換えタイミングは各走査線の略１／２走査点である。
１／２走査点前後の一定幅の期間はミュート信号発生回
路13に切り換える。例えば、画面左側に第１の映像、右
側に第２の映像を配置する場合、走査の前半で第１の映
像側を選択し、その後ミュート信号を選択し、後半で第
２の映像側を選択する。これを各走査線で繰り返す。
尚、ミュート期間は、水平周波数との関係で、あまり映
像成分をロスらない範囲（数μｓ）が妥当である。この
切り換えタイミングを定めるものがメモリコントローラ
17より出力する切換信号21である。そして、この切換信
号21は第１の同期信号と第２の同期信号とを基準にして
つくられる。
１の映像信号１および第２の映像信号２は同期信号は含
まれていない且つノンインターレースの信号である。こ
れら各映像信号は第１のＡ／Ｄ変換回路３と第２のＡ／
Ｄ変換回路４とで第１のディジタル映像信号５と第２の
ディジタル映像信号６に変換され、第１の縮小画面処理
部７と第２の縮小画面処理部８とへ入力する。第１の縮
小画面処理部７と第２の縮小画面処理部８で、第１のデ
ィジタル映像信号５と第２のディジタル映像信号６のデ
ータを１／２に縮小するが、その理由は、最終的に同サ
イズの画像を２画面にするからである。そして、その方
法として、垂直方向については走査線１本ごとに間引
き、水平方向については画素を１つおきに間引く。これ
らデータは各縮小画面処理部でデータ補間してもよい。
このようにして縮小された第１の縮小映像信号９と第２
の縮小映像信号10はメモリコントローラ17の制御により
第１のフィールドメモリ11と第２のフィールドメモリ12
それぞれへ書き込まれる。ここで、１フィールドが画面
１コマである。各フィールドメモリに書き込まれた信号
は、メモリコントローラ17により順次読み出すが、その
際、一方の映像の同期（水平／垂直）に他方の映像を同
期させるように読み出す。例えば、第１の映像を基準に
して第２の映像をこれに同期させる。このようにして読
み出された信号は切換回路14へ入る。該切換回路14の切
り換えタイミングは各走査線の略１／２走査点である。
１／２走査点前後の一定幅の期間はミュート信号発生回
路13に切り換える。例えば、画面左側に第１の映像、右
側に第２の映像を配置する場合、走査の前半で第１の映
像側を選択し、その後ミュート信号を選択し、後半で第
２の映像側を選択する。これを各走査線で繰り返す。
尚、ミュート期間は、水平周波数との関係で、あまり映
像成分をロスらない範囲（数μｓ）が妥当である。この
切り換えタイミングを定めるものがメモリコントローラ
17より出力する切換信号21である。そして、この切換信
号21は第１の同期信号と第２の同期信号とを基準にして
つくられる。
【０００８】以上のように、一方の映像に他方の映像を
同期させて読み出し、さらに走査の前半後半で切り換
え、その切り換えの際にその境界部分にミュート信号を
挿入することにより相互に同期した２つの画像からなる
１つの映像信号が完成する。しかし、この信号を縦横比
16対９のディスプレイ上に横一杯に映出すると水平方向
に伸びた映像（横長の映像）になってしまう。縦横比４
対３の原信号を16対９の比率で水平垂直走査した場合、
垂直方向を双方合わせても水平方向は原信号の４／３倍
に引き伸ばされるからである。従って、正しい縦横比の
映像（例えば、円を真の円）とするには、垂直方向を４
／３倍引き伸ばす修正が必要となる。この修正をするの
が走査線変換部18である。つまり、走査線変換部18は切
換回路14よりの信号の走査線数を４／３倍増加する。こ
の結果、横長の画像が正常な縦横比の画像になるが、増
加による不用な走査線が含まれているのでこれらを映像
ブランキングとしてカットする。走査線変換された信号
はアナログに戻され、2 画面の映像出力信号20が完成す
る。かかる映像信号を映出した場合の概念図を図２に示
す。図中において、第１および第２の映像境界部分の縦
方向の点々部分が映像ミュート期間であり、画面上下の
点々部分は非映出部分（ブランキング）である。
同期させて読み出し、さらに走査の前半後半で切り換
え、その切り換えの際にその境界部分にミュート信号を
挿入することにより相互に同期した２つの画像からなる
１つの映像信号が完成する。しかし、この信号を縦横比
16対９のディスプレイ上に横一杯に映出すると水平方向
に伸びた映像（横長の映像）になってしまう。縦横比４
対３の原信号を16対９の比率で水平垂直走査した場合、
垂直方向を双方合わせても水平方向は原信号の４／３倍
に引き伸ばされるからである。従って、正しい縦横比の
映像（例えば、円を真の円）とするには、垂直方向を４
／３倍引き伸ばす修正が必要となる。この修正をするの
が走査線変換部18である。つまり、走査線変換部18は切
換回路14よりの信号の走査線数を４／３倍増加する。こ
の結果、横長の画像が正常な縦横比の画像になるが、増
加による不用な走査線が含まれているのでこれらを映像
ブランキングとしてカットする。走査線変換された信号
はアナログに戻され、2 画面の映像出力信号20が完成す
る。かかる映像信号を映出した場合の概念図を図２に示
す。図中において、第１および第２の映像境界部分の縦
方向の点々部分が映像ミュート期間であり、画面上下の
点々部分は非映出部分（ブランキング）である。
【０００９】
【発明の効果】以上説明したように本発明によれば、縦
横比16対９というハイビジョンの横長画面の特徴を生か
して縦横比４対３のＮＴＳＣ方式の映像を同じ大きさで
２画面且つ画面一杯に表示するので、従来の大小画面か
らなる親子画面とは異なった特徴となる機能を得ること
ができる。また、２画面の境界部分にはミュート期間を
設けているので、２画面の区分けが鮮明になる。
横比16対９というハイビジョンの横長画面の特徴を生か
して縦横比４対３のＮＴＳＣ方式の映像を同じ大きさで
２画面且つ画面一杯に表示するので、従来の大小画面か
らなる親子画面とは異なった特徴となる機能を得ること
ができる。また、２画面の境界部分にはミュート期間を
設けているので、２画面の区分けが鮮明になる。
【図１】本発明による２画面表示テレビ受信機の一実施
例を示す要部ブロック図である。
例を示す要部ブロック図である。
【図２】２画面表示したときの概念図である。
１ 第１の映像信号 ２ 第２の映像信号 ３ 第１のＡ／Ｄ変換回路 ４ 第２のＡ／Ｄ変換回路 ７ 第１の縮小画面処理部 ８ 第２の縮小画面処理部 11 第１のフィールドメモリ 12 第２のフィールドメモリ 13 ミュート信号発生回路 14 切換回路 17 メモリコントローラ 18 走査線変換部 19 Ｄ／Ａ変換回路
Claims (1)
- 【請求項１】 縦横比が４対３のＮＴＳＣ方式の第１の
映像信号と第２の映像信号であって、アナログの該第１
の映像信号をディジタル信号に変換する第１のＡ／Ｄ変
換回路と、該第１のＡ／Ｄ変換回路よりのデータを水平
および垂直とも１／２に縮小する手段と、縮小したデー
タを記憶する第１のフィールドメモリと、アナログの該
第２の映像信号をディジタル信号に変換する第２のＡ／
Ｄ変換回路と、該第２のＡ／Ｄ変換回路よりのデータを
水平および垂直とも１／２に縮小する手段と、縮小した
データを記憶する第２のフィールドメモリと、前記第１
の映像信号と第２の映像信号の水平方向切り換わり境界
部分に挿入するミュート信号を発生するミュート信号発
生回路と、該第１のフィールドメモリよりの信号と前記
ミュート信号と該第２のフィールドメモリよりの信号と
をメモリコントローラの制御に基づいて順次切り換える
切換回路と、前記第１のフィールドメモリと第２のフィ
ールドメモリに対する書き込みと読み出し制御および前
記切換回路の切換制御とをなすメモリコントローラと、
切換回路よりの信号を走査線変換する手段と、走査線変
換したディジタルの信号をアナログ信号に変換するＤ／
Ａ変換回路とを具備し、縦横比が16対９の画面上に前記
第１の映像信号と第２の映像信号とを左右半分づつ且つ
その境界部分に映像ミュートをかけて表示するようにし
たことを特徴とする２画面表示テレビ受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20830992A JP3237783B2 (ja) | 1992-08-05 | 1992-08-05 | ２画面表示テレビ受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20830992A JP3237783B2 (ja) | 1992-08-05 | 1992-08-05 | ２画面表示テレビ受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0662339A true JPH0662339A (ja) | 1994-03-04 |
| JP3237783B2 JP3237783B2 (ja) | 2001-12-10 |
Family
ID=16554125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20830992A Expired - Fee Related JP3237783B2 (ja) | 1992-08-05 | 1992-08-05 | ２画面表示テレビ受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3237783B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5715013A (en) * | 1996-02-09 | 1998-02-03 | Lg Electronics Inc. | Double picture producing apparatus for wide screen television |
| WO1998005160A1 (fr) * | 1996-07-26 | 1998-02-05 | Sony Corporation | Decodeur et methode de codage |
| US8413519B2 (en) | 2006-02-07 | 2013-04-09 | Compagnie Generale Des Etablissements Michelin | Contact detector with piezoelectric sensor |
| US8800390B2 (en) | 2006-02-07 | 2014-08-12 | Michelin Recherche Et Technique S.A. | Contact detector with piezoelectric sensor |
-
1992
- 1992-08-05 JP JP20830992A patent/JP3237783B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5715013A (en) * | 1996-02-09 | 1998-02-03 | Lg Electronics Inc. | Double picture producing apparatus for wide screen television |
| WO1998005160A1 (fr) * | 1996-07-26 | 1998-02-05 | Sony Corporation | Decodeur et methode de codage |
| US8413519B2 (en) | 2006-02-07 | 2013-04-09 | Compagnie Generale Des Etablissements Michelin | Contact detector with piezoelectric sensor |
| US8800390B2 (en) | 2006-02-07 | 2014-08-12 | Michelin Recherche Et Technique S.A. | Contact detector with piezoelectric sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3237783B2 (ja) | 2001-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4249213A (en) | Picture-in-picture television receiver | |
| US4991012A (en) | Television receiver displaying multiplex video information on a vertically oblong display screen and an information displaying method thereof | |
| KR960014231B1 (ko) | 텔레비젼 신호 처리 회로 | |
| US5208660A (en) | Television display apparatus having picture-in-picture display function and the method of operating the same | |
| KR100255907B1 (ko) | 영상신호 변환장치와 텔레비젼신호처리장치 | |
| JPH07184137A (ja) | テレビジョン受像装置 | |
| US5726715A (en) | Method and apparatus for displaying two video pictures simultaneously | |
| JP3237783B2 (ja) | ２画面表示テレビ受信機 | |
| JPH06205326A (ja) | テレビジョン受像機 | |
| EP0751679B1 (en) | Image displaying apparatus | |
| US5894332A (en) | Scanning circuit structure of a television receiver | |
| KR940009489B1 (ko) | 수평 블랭킹 폭 보정장치 및 그 방법 | |
| JPH05328245A (ja) | ２画面表示テレビ受信機 | |
| JPH05219456A (ja) | ２画面表示テレビ受信機 | |
| JP2685432B2 (ja) | ２画面表示機能付テレビジョン受信機 | |
| JP2713699B2 (ja) | ２画面表示機能付高画質テレビジョン受信機 | |
| JP3457731B2 (ja) | 液晶表示装置 | |
| JPH0638649B2 (ja) | ２画面表示機能付高画質テレビジヨン受信機 | |
| KR920002048B1 (ko) | 텔리비젼이나 비디오테이프레코오더의 자화면 확대 및 축소회로와 방법 | |
| JP3538904B2 (ja) | テレビジョン受像機 | |
| KR950006760B1 (ko) | 멀티자화면 발생방법 | |
| JP3712287B2 (ja) | ビデオ画像表示方式 | |
| JPH05328246A (ja) | ２画面表示テレビ受信機 | |
| JP2708986B2 (ja) | 多画面表示装置 | |
| JPH0683419B2 (ja) | テレビジョン信号受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |