JPH0658729A - Inspecting apparatus for soldered state - Google Patents
Inspecting apparatus for soldered stateInfo
- Publication number
- JPH0658729A JPH0658729A JP21500492A JP21500492A JPH0658729A JP H0658729 A JPH0658729 A JP H0658729A JP 21500492 A JP21500492 A JP 21500492A JP 21500492 A JP21500492 A JP 21500492A JP H0658729 A JPH0658729 A JP H0658729A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- solder
- image data
- state
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000005476 soldering Methods 0.000 claims abstract description 55
- 229910000679 solder Inorganic materials 0.000 claims abstract description 52
- 238000007689 inspection Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005286 illumination Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 abstract description 8
- 230000006866 deterioration Effects 0.000 abstract description 6
- 230000000630 rising effect Effects 0.000 abstract description 5
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000002902 bimodal effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000002932 luster Substances 0.000 description 1
- 235000011962 puddings Nutrition 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【目的】 フランジ部3bの半田上がり状態Aや表面劣
化状態B、或いは半田表面の光沢部Cの発生、さらには
使用する半田の材質や、半田付け時の温度等の影響に拘
らず、常に半田付け状態の良否を正確に判定することが
できる半田付け状態検査装置を提供する。
【構成】 I/Oピン3を有する基板2は照明器4で照
らされ、撮像装置7で多階調画像データが生成される。
このデータはフランジ2値化レベル12aと半田2値化
レベル12bとで別々に2値化され、前者の2値化デー
タによりピンの位置検出のためのパターンマッチング1
4が、また後者の2値化データにより半田部に相当する
暗部領域の特定13が行われ、両者を用いて最終的に半
田付け状態の検査が行われる15。
(57) [Abstract] [Purpose] The occurrence of solder rising state A or surface deterioration state B of the flange portion 3b, or the generation of a glossy portion C on the solder surface, and the influence of the solder material used, the temperature during soldering, etc. (EN) Provided is a soldering state inspection device capable of always accurately determining the quality of a soldering state. [Structure] A substrate 2 having I / O pins 3 is illuminated by an illuminator 4, and an image pickup device 7 generates multi-tone image data.
This data is binarized separately for the flange binarization level 12a and the solder binarization level 12b, and pattern matching 1 for pin position detection is performed by the former binarization data.
4 and the latter binarized data is used to identify 13 the dark area corresponding to the solder area, and the soldering state is finally inspected 15 using both areas.
Description
【0001】[0001]
【産業上の利用分野】この発明は、プリント基板のI/
Oピン半田付け箇所の検査等に好適な半田付け状態検査
装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board I / I
The present invention relates to a soldering state inspection device suitable for inspection of O-pin soldering points and the like.
【0002】最近の高密度実装に適用されるプリント基
板の中には、多数のI/Oピンを基板面に対して直立状
態で高密度に配置固定したものが知られている。このI
/Oピンの固定は、基板上に高密度に配置された1mm角
程度の正方形状パッドとその上に載せられるI/Oピン
のフランジ部との間を半田付けすることにより行われ
る。[0002] Among recent printed circuit boards applied to high-density mounting, there is known a printed circuit board in which a large number of I / O pins are arranged and fixed at a high density in an upright state with respect to the board surface. This I
The / O pin is fixed by soldering between a square pad of about 1 mm square arranged on the substrate at a high density and a flange portion of the I / O pin placed thereon.
【0003】このI/Oピンの半田付け工程にあって
は、半田の載り状態の良否、半田の位置決め状態の良否
等により不良接着箇所が発生する場合があるが、これを
回路動作的に検査することは殆ど不可能であり、そのた
め画像処理技術を利用してこの種の検査を自動的に行う
技術が要望されている。In the process of soldering the I / O pins, there are cases where a defective adhesion portion occurs due to the quality of the solder mounting state, the quality of the solder positioning state, and so on. It is almost impossible to do so, and therefore, there is a demand for a technique for automatically performing this type of inspection by utilizing an image processing technique.
【0004】[0004]
【従来の技術】従来、プリント基板のI/Oピン半田付
け箇所の検査に用いられている半田付け状態検査装置の
一例を図9に示す。2. Description of the Related Art FIG. 9 shows an example of a soldering state inspection device conventionally used to inspect an I / O pin soldering portion of a printed circuit board.
【0005】同図において、1はプリント基板2上に多
数のI/Oピン3を直立状態で高密度に配置固定してな
る検査対象、4はハーフミラー6で反射させて検査対象
を真上から照明する照明器、5は照明器4の明るさを調
整する照明コントローラ、7はハーフミラー6を透過さ
せて検査対象1をその真上から撮影して多階調アナログ
画像データを生成する撮影装置、8は多階調アナログ画
像データをA/D変換して多階調デジタル画像データを
生成するA/Dコンバータ、9は多階調デジタル画像デ
ータを入力するための画像入力回路、10は多階調でデ
ジタル画像データを記憶するための画像メモリ、11は
所定の2値化レベル12を基準として前記多階調デジタ
ル画像データを2値化する2値化回路、13は2値化画
像データを記憶するための2値化メモリ、14は所定の
辞書パターンを用いてパターンマッチングにより画面内
におけるI/Oピンの位置を示す情報を生成するパター
ンマッチング回路、15は前記2値化処理により特定さ
れた暗部領域と前記生成されたI/Oピンの位置情報と
を所定のアルゴリズムに当て嵌めることにより半田付け
状態の良否を判定する半田検査回路、16は以上の画像
入力処理,2値化処理,パターンマッチング処理及び半
田検査処理を統括制御するCPUである。In the figure, reference numeral 1 is an inspection object in which a large number of I / O pins 3 are arranged and fixed on a printed circuit board 2 in an upright state at a high density, and 4 is reflected by a half mirror 6 to directly above the inspection object. The illuminator for illuminating the illuminator 5 is an illumination controller for adjusting the brightness of the illuminator 4, and the reference numeral 7 is an image for transmitting the half mirror 6 to photograph the inspection object 1 from directly above and generate multi-gradation analog image data. A device, 8 is an A / D converter for A / D converting multi-tone analog image data to generate multi-tone digital image data, 9 is an image input circuit for inputting multi-tone digital image data, and 10 is An image memory for storing digital image data in multi-gradation, 11 is a binarization circuit for binarizing the multi-tone digital image data with reference to a predetermined binarization level 12, 13 is a binarized image Memorize data Is a pattern matching circuit for generating information indicating the position of an I / O pin on the screen by pattern matching using a predetermined dictionary pattern, and 15 is a dark part specified by the binarization process. A solder inspection circuit for determining the quality of the soldering state by applying the area and the generated I / O pin position information to a predetermined algorithm, and 16 is the above image input processing, binarization processing, pattern matching It is a CPU that integrally controls the processing and the solder inspection processing.
【0006】プリント基板2上のI/Oピン3の半田付
け状態とその2値化画像との関係を図10に示す。同図
(a)に示されるように、プリント基板2上には多数の
I/Oピン3が直立状態で高密度に配置固定されてい
る。同図(b)に示されるように、I/Oピン3はその
先端には尖鋭部3aが形成されると共に、その基端には
ディスク状フランジ部3bが形成されている。一方、プ
リント基板2上には、略1mm角程度の微小な正方形状パ
ッド2aが多数高密度に配置されている。そして、I/
Oピン3はこのパッド2a上にフランジ部3bを接する
ようにして直立状態で位置決めされ、I/Oピン3の垂
直な周側面と基板2上の垂直なパッド面との隅部を半田
17により半田付けすることにより固定されている。こ
のようなI/Oピン3及びそのフランジ部3b周辺を真
上から照明すると、パッド2aの上面及びフランジ部3
bの上面は反射光量が大きいのに対し、半田付け部であ
る半田17の表面は反射光量が小さいため、これを真上
から撮影して得られた多階調画像データを適当な2値化
レベルにて2値化すれば、同図(c)に示されるよう
に、半田の載り状態に対応したリング状暗部を有する2
値化画像データを得ることができる。従って、基準とな
るリング状パターンを辞書から読み出してこれと2値化
画像データとのパターンマッチングを行って画面内のピ
ン位置を特定し、その後所定のアルゴリズムに従って前
記暗部領域の形状等を評価することにより、半田付け状
態の良否を検査することができる。FIG. 10 shows the relationship between the soldering state of the I / O pins 3 on the printed board 2 and the binarized image thereof. As shown in FIG. 3A, a large number of I / O pins 3 are arranged and fixed on the printed board 2 in an upright state with high density. As shown in FIG. 2B, the I / O pin 3 has a sharp portion 3a formed at its tip and a disc-shaped flange portion 3b formed at its base end. On the other hand, a large number of minute square pads 2a having a size of about 1 mm square are arranged on the printed circuit board 2 at high density. And I /
The O pin 3 is positioned in an upright state so that the flange portion 3b is in contact with the pad 2a, and the corner between the vertical peripheral side surface of the I / O pin 3 and the vertical pad surface on the substrate 2 is soldered. It is fixed by soldering. When the periphery of such an I / O pin 3 and its flange portion 3b is illuminated from directly above, the upper surface of the pad 2a and the flange portion 3 are
The amount of reflected light is large on the upper surface of b, while the amount of reflected light is small on the surface of the solder 17, which is the soldering portion. If binarized at the level, as shown in FIG. 6C, the ring-shaped dark portion corresponding to the solder mounting state is formed.
Quantized image data can be obtained. Therefore, a reference ring-shaped pattern is read out from the dictionary, pattern matching is performed with this and binarized image data to specify the pin position in the screen, and then the shape of the dark area is evaluated according to a predetermined algorithm. This makes it possible to inspect the quality of the soldered state.
【0007】ここで、検査用アルゴリズムとしては種々
のものが考えられる。従来より用いられているものとし
ては、半田付け部分に相当する領域を想定して、その内
部において暗部と明部との割合を求め、これが所定値内
に収まるかに基いて半田付け状態の良否を判定するもの
である。他方、本出願人は平成3年9月18日付けをも
って整理番号9109102により新規な検査用アルゴ
リズムを出願している。このアルゴリズムでは、画面内
のリング状暗部に対して放射上に何本かの測長線を想定
し、これとリング状暗部との交差部分の長さ(すなわ
ち、その部分のリング幅)を測定することにより、半田
付け状態の良否を判定するものである。この新規なアル
ゴリズムによれば、演算量の減少により従来方法に比べ
検査時間を大幅に短縮することができる。Various inspection algorithms can be considered here. As a conventionally used one, the area corresponding to the soldered portion is assumed, and the ratio of the dark portion and the light portion is obtained inside the area, and whether the soldering state is good or bad is determined based on whether this is within a predetermined value. Is determined. On the other hand, the applicant of the present application has filed a new inspection algorithm with reference number 9109102 as of September 18, 1991. In this algorithm, several length-measuring lines are radiated to the ring-shaped dark part in the screen, and the length of the intersection of this and the ring-shaped dark part (that is, the ring width of that part) is measured. Thus, the quality of the soldering state is determined. According to this new algorithm, the inspection time can be significantly shortened as compared with the conventional method due to the reduction of the calculation amount.
【0008】[0008]
【発明が解決しようとする課題】従来の半田付け状態検
査装置における問題点を図11及び図12を参照しなが
ら説明する。前述のように、検査対象であるプリント基
板に対する照明はその真上から行われるため、通常の場
合には、フランジ部3bの表面及びパッド2aの表面は
明るく(レベルL2)、傾斜した半田17の表面は暗く
(レベルL1)なる。そのため、このようにして得られ
た多階調画像データを図11に示される固定2値化レベ
ル(LTH)で2値化すれば、図12(a)に示される
ような2値化画像データを得ることができ、かかる2値
化画像データによればリング状辞書パターンとのパター
ンマッチング及び所定のアルゴリズムを用いた半田検査
を正常に行うことができる。Problems in the conventional soldering state inspection apparatus will be described with reference to FIGS. 11 and 12. FIG. As described above, since the printed circuit board to be inspected is illuminated from directly above, the surface of the flange portion 3b and the surface of the pad 2a are bright (level L2) and the inclined solder 17 is normally used. The surface becomes dark (level L1). Therefore, if the multi-tone image data thus obtained is binarized by the fixed binarization level (LTH) shown in FIG. 11, the binarized image data as shown in FIG. According to the binarized image data, the pattern matching with the ring-shaped dictionary pattern and the solder inspection using a predetermined algorithm can be normally performed.
【0009】ところが、図11に示されるように、半田
付け工程においてフランジ部3bの上面にまで半田が載
ってしまった半田上がり状態Aやフランジ部3bの表面
が錆びる等したフランジ表面劣化状態Bが生ずると、こ
れに対応してその部分の明るさはLA(又はLB)にま
で低下してしまい、これを前述の固定2値化レベル(L
TH)にて2値化した場合、図12(b)に示されるよ
うに、2値化画像データ上には極めて幅の広いリング状
暗部が生じ、前述のリング状辞書パターンを用いたパタ
ーンマッチングが正常に行えず(リングの内周縁部の輪
郭が正確にでないため)、ひいては画面内におけるI/
Oピン3の位置を特定できないと言う事態が生ずる。However, as shown in FIG. 11, in the soldering step, there is a solder rising state A in which the solder is placed on the upper surface of the flange portion 3b and a flange surface deterioration state B in which the surface of the flange portion 3b is rusted. When this occurs, the brightness of that portion is correspondingly lowered to LA (or LB), which is fixed to the above-mentioned fixed binarization level (L
When the image is binarized by (TH), an extremely wide ring-shaped dark portion is generated on the binarized image data as shown in FIG. 12B, and pattern matching using the ring-shaped dictionary pattern described above is performed. Cannot be performed normally (because the contour of the inner peripheral edge of the ring is not accurate), and I / O in the screen
A situation occurs in which the position of the O pin 3 cannot be specified.
【0010】また、図11に示されるように、半田17
の表面に光沢部Cが生ずると、これに対応してその部分
の明るさはLCにまで局部的に上昇してしまい、これを
前述の固定2値化レベル(LTH)にて2値化した場
合、図12(c)に示されるように、2値化画像データ
上にはその一部が切り欠けたリング状暗部が生じ、所定
のアルゴリズムによる半田検査の際に半田欠陥と誤判断
される虞が生ずる。Further, as shown in FIG.
When a glossy portion C is generated on the surface of, the brightness of that portion locally rises to LC, and this is binarized by the above-mentioned fixed binarization level (LTH). In this case, as shown in FIG. 12C, a ring-shaped dark portion, a part of which is cut out, occurs on the binarized image data, and it is erroneously determined to be a solder defect during solder inspection by a predetermined algorithm. There is a fear.
【0011】さらに、半田の表面は、使用する半田の材
質や、半田付け時の温度等の影響で表面の艶が変化し、
対象基板のロットにより明るさレベルが異なる。この発
明は上述の問題点を解決するためになされたものであ
り、その目的とするところは、前述したフランジ部3b
の半田上がり状態Aや表面劣化状態B、或いは前述した
半田表面の光沢部Cの発生、さらには使用する半田の材
質や、半田付け時の温度等の影響に拘らず、常に半田付
け状態の良否を正確に判定することができる半田付け状
態検査装置を提供することにある。Furthermore, the luster of the surface of the solder changes due to the effect of the material of the solder used, the temperature during soldering, etc.
The brightness level varies depending on the lot of the target substrate. The present invention has been made to solve the above-mentioned problems, and the purpose thereof is to provide the above-mentioned flange portion 3b.
Regardless of the solder rising state A, the surface deterioration state B, or the generation of the above-mentioned glossy portion C on the solder surface, the material of the solder used, the temperature at the time of soldering, and the like, the soldering state is always good or bad. It is to provide a soldering state inspection device capable of accurately determining
【0012】[0012]
【課題を解決するための手段】この出願の請求項1の発
明では、上記の目的を達成するために、基板等の平坦な
被接着面上に、水平な上面と垂直な側面とを有する実装
部品を載せ、前記被接着面と部品側面との間の隅部を半
田付けする半田付け工程における半田付け状態検査装置
であって、前記被接着面に対して略垂直上方より前記実
装部品及び半田付け部を含む所定領域を照明する照明手
段と、前記照明された前記実装部品及び半田付け部を含
む所定領域を撮影して多階調画像データを生成する撮像
手段と、前記多階調画像データを2値化して得られた2
値化画像データに基いて当該画面上における前記実装部
品の位置情報を生成する部品位置情報生成手段と、前記
多階調画像データを2値化することにより当該画面の中
で半田付け部相当の暗部領域を特定する暗部領域特定手
段と、前記特定された暗部領域と前記生成された部品位
置情報とを所定のアルゴリズムに当て嵌めることにより
半田付け状態の良否を判定する半田付け状態判定手段と
を備えるものにおいて、前記部品位置特定用の2値化レ
ベルと前記暗部領域特定用の2値化レベルとを別個に設
定することを特徴とするものである。According to the invention of claim 1 of this application, in order to achieve the above-mentioned object, a mounting having a horizontal upper surface and a vertical side surface on a flat adherend surface such as a substrate. A soldering state inspection device in a soldering step of mounting a component and soldering a corner between the adhered surface and a side surface of the component, wherein the mounted component and the solder are mounted from substantially vertically above the adhered surface. Illuminating means for illuminating a predetermined area including a mounting portion, imaging means for capturing a predetermined area including the illuminated mounting component and soldering portion to generate multi-tone image data, and the multi-tone image data 2 obtained by binarizing
Component position information generating means for generating position information of the mounted component on the screen based on the binarized image data, and binarization of the multi-tone image data correspond to a soldering part in the screen. A dark part region specifying means for specifying a dark part region, and a soldering state judging means for judging the quality of the soldering state by applying the specified dark part region and the generated component position information to a predetermined algorithm. It is characterized in that the binarization level for specifying the component position and the binarization level for specifying the dark area are separately set.
【0013】また、この出願の請求項2の発明では、上
記の目的を達成するために、請求項1において、前記2
値化レベルの設定は、当該画面中において半田付け箇所
に相当する予定領域について、前記多階調画像データか
ら輝度分布を示すヒストグラムを作成し、そのピーク値
相当の輝度から幾分ずらせた値に自動設定されることを
特徴とするものである。According to the invention of claim 2 of this application, in order to achieve the above-mentioned object, in claim 1
The setting of the binarization level is performed by creating a histogram showing the luminance distribution from the multi-tone image data for the planned area corresponding to the soldering point in the screen, and setting a value slightly shifted from the luminance corresponding to the peak value. It is characterized by being automatically set.
【0014】さらに、この出願の請求項3の発明は、上
記の目的を達成するために、請求項1において、前記照
明手段の光量は、当該画面上における前記被接着面領域
上の特定位置の輝度が常に一定となるように自動制御さ
れることを特徴とするものである。Further, in order to achieve the above-mentioned object, the invention of claim 3 of this application is such that, in claim 1, the light quantity of the illuminating means is at a specific position on the adhered surface area on the screen. It is characterized in that it is automatically controlled so that the brightness is always constant.
【0015】[0015]
【作用】請求項1の発明によれば、前記部品位置特定用
の2値化レベルと前記暗部領域特定用の2値化レベルと
を別個に設定することから、前述したフランジ部3bの
半田上がり状態Aや表面劣化状態B、或いは前述した半
田表面の光沢部Cの発生にも拘らず、半田付け状態の良
否を常に正確に判定することができる。According to the invention of claim 1, since the binarization level for specifying the component position and the binarization level for specifying the dark area are separately set, the solder rise of the flange portion 3b described above is performed. Regardless of the state A, the surface deterioration state B, or the occurrence of the above-described glossy portion C on the solder surface, the quality of the soldering state can always be accurately determined.
【0016】請求項2の発明によれば、請求項1の作用
に加えて、使用する半田の材質や、半田付け時の温度等
の影響に拘らず、常に最適な2値化レベルを自動設定す
ることにより、半田付け状態の良否を正確に判定するこ
とができる。According to the invention of claim 2, in addition to the operation of claim 1, the optimum binarization level is always set automatically regardless of the influence of the material of the solder used, the temperature at the time of soldering, etc. By doing so, the quality of the soldered state can be accurately determined.
【0017】請求項3の発明によれば、請求項1の作用
に加えて、使用する半田の材質や半田付け時の温度等の
影響に伴う検査対象の表面性状の変化を照明光量の調整
により補償することにより、半田付け状態の良否を正確
に判定することができる。According to the invention of claim 3, in addition to the operation of claim 1, the change of the surface texture of the inspection object due to the influence of the material of the solder to be used, the temperature at the time of soldering, etc. can be adjusted by adjusting the amount of illumination light. By compensating, the quality of the soldering state can be accurately determined.
【0018】[0018]
【実施例】本発明の第1の実施例を図1〜図3を参照し
て説明する。第1実施例にかかる半田付け状態検査装置
のハードウェア構成を図1に示す。尚、同図において、
前記図9に示す従来例と同一構成部については同符号を
付して説明は省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows the hardware configuration of the soldering state inspection device according to the first embodiment. In the figure,
The same components as those of the conventional example shown in FIG.
【0019】この実施例と図9に示す従来例との相違点
は、画像メモリ10に記憶された多階調デジタル画像デ
ータを2値化回路11にて2値化する際における2値化
レベルとして、フランジ2値化レベル(LTH1)と半
田2値化レベル(LTH2)とからなる2種類の2値化
レベルが用意されている点にある。The difference between this embodiment and the conventional example shown in FIG. 9 is that the binarization level when the multi-gradation digital image data stored in the image memory 10 is binarized by the binarization circuit 11. The point is that two types of binarization levels, which are a flange binarization level (LTH1) and a solder binarization level (LTH2), are prepared.
【0020】これらの2値化レベルLTH1,LTH2
と各部の明るさとの関係を図2に示す。同図に示される
ように、フランジ2値化レベルLTH1の値は通常の半
田表面レベルL1とフランジ部3bに載った半田表面レ
ベルLAとの中間に設定されている。These binarization levels LTH1 and LTH2
2 shows the relationship between the brightness of each part and the brightness of each part. As shown in the figure, the value of the flange binarization level LTH1 is set between the normal solder surface level L1 and the solder surface level LA on the flange portion 3b.
【0021】そのため、このフランジ2値化レベルLT
H1を用いて前述の多階調デジタル画像データを2値化
処理すると、得られた2値化画像には、図3(a)に示
されるように、その内周縁部の輪郭がI/Oピン3のフ
ランジ部3bの外形に対応し、かつその外周縁部の輪郭
が半田部領域17の外周縁部に対応するリング状暗部が
浮かび上がる。Therefore, this flange binarization level LT
When the above-described multi-tone digital image data is binarized using H1, the obtained binarized image has the contour of the inner peripheral edge I / O as shown in FIG. A ring-shaped dark portion corresponding to the outer shape of the flange portion 3b of the pin 3 and the contour of the outer peripheral edge portion thereof corresponding to the outer peripheral edge portion of the solder portion region 17 emerges.
【0022】従って、このフランジ2値化レベルLTH
1を用いて得られた2値化画像によれば、辞書メモリか
ら読み出されたリング状パターン(その内径がフランジ
部3bの外径に一致する)を用いたパターンマッチング
により、画面内におけるI/Oピン3の位置を正確に特
定することができ、これにより半田検査領域をI/Oピ
ンの周囲に正確に限定することができる。Therefore, this flange binarization level LTH
According to the binarized image obtained by using 1, the pattern matching using the ring-shaped pattern (its inner diameter matches the outer diameter of the flange portion 3b) read from the dictionary memory, The position of the / O pin 3 can be accurately specified, and thus the solder inspection area can be accurately limited to the periphery of the I / O pin.
【0023】一方、図2に示されるように、半田2値化
レベルLTH2の値は通常のフランジ表面レベルL2と
光沢部に対応するレベルLCとの中間に設定されてい
る。そのため、この半田2値化レベルを用いて前述の多
階調デジタル画像データを2値化処理すると、得られた
2値化画像には、図3(b)に示されるように、光沢部
に対応する切り欠けの含まれない円形暗部が浮かび上が
る。On the other hand, as shown in FIG. 2, the value of the solder binarization level LTH2 is set between the normal flange surface level L2 and the level LC corresponding to the glossy portion. Therefore, when the above-described multi-tone digital image data is binarized using this solder binarization level, the obtained binarized image has a glossy portion as shown in FIG. 3B. A circular dark part that does not include the corresponding notch appears.
【0024】従って、この半田2値化レベルLTH2を
用いて得られた2値化画像の円形暗部領域(図3b)の
中で、前記パターンマッチング用2値化画像(3図a)
から特定されたフランジ周辺領域について、所定のアル
ゴリズムにより半田の有無や量を検査すれば、前述した
フランジ部3bの半田上がり状態Aや表面劣化状態B、
或いは前述した半田表面の光沢部Cの発生にも拘らず、
半田付け状態の良否を常に正確に判定することができ
る。Therefore, in the circular dark area (FIG. 3b) of the binary image obtained by using this solder binary level LTH2, the pattern matching binary image (FIG. 3a) is obtained.
If the presence or absence of solder and the amount of solder are inspected by a predetermined algorithm for the flange peripheral area specified from the above, the solder rising state A and the surface deterioration state B of the flange portion 3b,
Alternatively, despite the occurrence of the glossy portion C on the solder surface described above,
The quality of the soldered state can always be accurately determined.
【0025】次に、本発明の第2の実施例を図4〜図8
を参照しながら説明する。第2実施例にかかる半田付け
状態検査装置のハードウェア構成を図4に示す。尚、同
図において、前記図1に示す第1実施例と同一構成部に
ついては同符号を付して説明は省略する。Next, a second embodiment of the present invention will be described with reference to FIGS.
Will be described with reference to. FIG. 4 shows the hardware configuration of the soldering state inspection apparatus according to the second embodiment. In the figure, the same components as those in the first embodiment shown in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted.
【0026】この第2実施例と前述の第1実施例との相
違点は、フランジ2値化レベル12a及び半田2値化レ
ベル12bが2値化レベル判定回路19の作用により自
動設定される点、及び検査対象1の明るさが照明レベル
判定回路20の作用により常に一定となる点にある。The difference between the second embodiment and the first embodiment described above is that the flange binarization level 12a and the solder binarization level 12b are automatically set by the operation of the binarization level determination circuit 19. , And the brightness of the inspection object 1 is always constant due to the action of the illumination level determination circuit 20.
【0027】2値化レベル判定回路19の作用を図5〜
図7を参照しながら説明する。図5において、画像切出
し回路19aは、画像メモリ10に記憶された多階調デ
ジタル画像データの中から適当な大きさの画像領域24
を切出す。次いで、領域限定ヒストグラム作成回路19
bでは、領域限定辞書19cからの領域限定情報に基づ
き図7に示されるように、フランジ外周縁部の輪郭を挟
んでその内周側と外周側とにそれぞれリング状限定領域
22,23を設定し、この領域について図6に示される
ようにヒストグラムを作成し、作成されたヒストグラム
は領域限定ヒストグラムメモリ19eに記憶される。次
いで、双峰ピーク検出回路19eでは、メモリ19eに
記憶されたヒストグラムに基いて、図6に示される2つ
のピーク値P1,P2を検出し、これらのピーク値を2
値化レベル算出回路19fへと送出する。2値化レベル
算出回路19fでは、得られたピーク値P1,P2から
幾分ずらすようにしてフランジ2値化レベル12a及び
半田2値化レベル12bを算出し、これを2値化回路1
1へと送出する。The operation of the binarization level judgment circuit 19 will be described with reference to FIGS.
This will be described with reference to FIG. In FIG. 5, the image cutout circuit 19a is provided with an image area 24 of an appropriate size from the multi-tone digital image data stored in the image memory 10.
Cut out. Next, the area-limited histogram creating circuit 19
In b, as shown in FIG. 7, based on the area limiting information from the area limiting dictionary 19c, the ring-shaped limiting areas 22 and 23 are set on the inner peripheral side and the outer peripheral side with the contour of the flange outer peripheral edge portion sandwiched therebetween. Then, a histogram is created for this area as shown in FIG. 6, and the created histogram is stored in the area-limited histogram memory 19e. Next, the bimodal peak detection circuit 19e detects the two peak values P1 and P2 shown in FIG. 6 based on the histogram stored in the memory 19e, and detects these peak values as 2
It is sent to the digitization level calculation circuit 19f. In the binarization level calculation circuit 19f, the flange binarization level 12a and the solder binarization level 12b are calculated by shifting the obtained peak values P1 and P2 to some extent, and this is calculated.
Send to 1.
【0028】一方、図8に示されるように、検査対象と
なるプリンと基板2の角部には新たに照明レベル判定用
パッド25が配置されており、このパッド25部分の明
るさは、常時、画像メモリ10に記憶された多階調デジ
タル画像データの値を通じて検出されている。そして、
照明レベル判定回路20ではこの検出された判定用パッ
ド25の明るさが常に一定となるように、照明コントロ
ーラ5を介して照明器4の輝度を制御するようになって
いる。On the other hand, as shown in FIG. 8, a pad 25 for illumination level determination is newly arranged at the corner of the pudding to be inspected and the substrate 2, and the brightness of this pad 25 portion is always constant. , The multi-gradation digital image data stored in the image memory 10 is detected. And
The illumination level determination circuit 20 controls the brightness of the illuminator 4 via the illumination controller 5 so that the detected brightness of the determination pad 25 is always constant.
【0029】以上の第2実施例によれば、使用する半田
の材質や半田付け時の温度等の影響に伴う検査対象の表
面性状の変化を照明光量の調整により補償しつつ、常に
最適な2値化レベルを自動設定することにより、半田付
け状態の良否を正確に判定することができる。According to the second embodiment described above, the change of the surface texture of the inspection object due to the influence of the material of the solder used, the temperature at the time of soldering, etc. is compensated by adjusting the illumination light quantity, and the optimum 2 By automatically setting the digitization level, the quality of the soldering state can be accurately determined.
【0030】なお、本発明は、以上の実施例に限られる
こと無く、基板等の平坦な被接着面上に、水平な上面と
垂直な側面とを有する実装部品を載せ、前記被接着面と
部品側面との間の隅部を半田付けする半田付け工程に広
く適用できることは勿論である。The present invention is not limited to the above embodiment, and a mounting component having a horizontal upper surface and a vertical side surface is placed on a flat surface to be adhered such as a substrate and the surface to be adhered is Of course, it can be widely applied to the soldering process of soldering the corner between the side surface of the component.
【0031】[0031]
【発明の効果】以上の説明で明らかなように、この出願
の請求項1の発明によれば、部品位置特定用の2値化レ
ベルと暗部領域特定用の2値化レベルとを別個に設定す
ることから、前述したフランジ部3bの半田上がり状態
Aや表面劣化状態B、或いは前述した半田表面の光沢部
Cの発生にも拘らず、半田付け状態の良否を常に正確に
判定することができる。As is apparent from the above description, according to the invention of claim 1 of the present application, the binarization level for specifying the component position and the binarization level for specifying the dark area are separately set. Therefore, the quality of the soldering state can always be accurately determined regardless of the solder rising state A and the surface deterioration state B of the flange portion 3b described above, or the gloss portion C of the solder surface described above. .
【0032】請求項2の発明によれば、請求項1の効果
に加えて、使用する半田の材質や、半田付け時の温度等
の影響に拘らず、常に最適な2値化レベルを自動設定す
ることにより、半田付け状態の良否を正確に判定するこ
とができる。According to the invention of claim 2, in addition to the effect of claim 1, the optimum binarization level is always set automatically regardless of the influence of the material of the solder used, the temperature at the time of soldering, etc. By doing so, the quality of the soldered state can be accurately determined.
【0033】請求項3の発明によれば、請求項1の効果
に加えて、使用する半田の材質や半田付け時の温度等の
影響に伴う検査対象の表面性状の変化を照明光量の調整
により補償することにより、半田付け状態の良否を正確
に判定することができる。According to the invention of claim 3, in addition to the effect of claim 1, the change of the surface texture of the inspection object due to the influence of the material of the solder used, the temperature at the time of soldering, etc. By compensating, the quality of the soldering state can be accurately determined.
【図1】本発明の第1実施例のハードウェア構成を示す
ブロック図である。FIG. 1 is a block diagram showing a hardware configuration of a first embodiment of the present invention.
【図2】検査対象の各部の表面性状と明るさとの関係を
示す説明図である。FIG. 2 is an explanatory diagram showing a relationship between surface texture and brightness of each portion of the inspection target.
【図3】パターンマッチング用2値化画像と半田検査用
2値化画像を示す図である。FIG. 3 is a diagram showing a binary image for pattern matching and a binary image for solder inspection.
【図4】本発明の第2実施例のハードウェア構成を示す
ブロック図である。FIG. 4 is a block diagram showing a hardware configuration of a second embodiment of the present invention.
【図5】2値化レベル判定回路の動作を示す説明図であ
る。FIG. 5 is an explanatory diagram showing an operation of a binarization level determination circuit.
【図6】2値化レベル判定用ヒストグラムの内容を示す
図である。FIG. 6 is a diagram showing the contents of a binarization level determination histogram.
【図7】領域限定辞書から得られるヒストグラム作成用
限定領域を示す図である。FIG. 7 is a diagram showing a histogram creation limited area obtained from an area limited dictionary.
【図8】基板上に設けられた照明レベル判定用パッドを
示す図である。FIG. 8 is a diagram showing an illumination level determination pad provided on a substrate.
【図9】従来装置のハードウェア構成を示す図である。FIG. 9 is a diagram showing a hardware configuration of a conventional device.
【図10】基板とI/Oピントの関係、及び半田付け状
態の良否と2値化画像との関係を示す図である。FIG. 10 is a diagram showing the relationship between the board and I / O focus, and the relationship between the quality of the soldered state and the binary image.
【図11】検査対象各部の表面性状と明るさとの関係を
従来技術の問題点の観点から示す説明図である。FIG. 11 is an explanatory diagram showing the relationship between the surface texture and the brightness of each portion to be inspected from the viewpoint of the problem of the conventional technique.
【図12】正常な場合、半田上がりの場合及び半田部に
光沢がある場合の2値化画像をそれぞれ示す説明図であ
る。FIG. 12 is an explanatory diagram showing a binarized image in a normal case, a case where solder has risen, and a case where the solder portion has gloss.
1…検査対象 2…プリント基板 3…I/Oピン 4…照明器 7…撮像装置 10…画像メモリ 11…2値化回路 12a…フランジ2値化レベル 12b…半田2値化レベル 13…2値化メモリ 14…パターンマッチング回路 15…半田検査回路 19…2値化レベル判定回路 20…照明レベル判定回路 DESCRIPTION OF SYMBOLS 1 ... Inspected object 2 ... Printed circuit board 3 ... I / O pin 4 ... Illuminator 7 ... Imaging device 10 ... Image memory 11 ... Binarization circuit 12a ... Flange binarization level 12b ... Solder binarization level 13 ... Binary Memory 14 ... Pattern matching circuit 15 ... Solder inspection circuit 19 ... Binary level determination circuit 20 ... Illumination level determination circuit
Claims (3)
平な上面と垂直な側面とを有する実装部品(3b)を載
せ、前記被接着面と部品側面との間の隅部を半田付け
(17)する半田付け工程における半田付け状態検査装
置であって、前記被接着面に対して略垂直上方より前記
実装部品及び半田付け部を含む所定領域を照明する照明
手段(4)と、前記照明された前記実装部品及び半田付
け部を含む所定領域を撮影して多階調画像データを生成
する撮像手段(7)と、前記多階調画像データを2値化
して得られた2値化画像データに基いて当該画面上にお
ける前記実装部品の位置情報を生成する部品位置情報生
成手段(14)と、前記多階調画像データを2値化する
ことにより当該画面の中で半田付け部相当の暗部領域を
特定する暗部領域特定手段(13)と、前記特定された
暗部領域と前記生成された部品位置情報とを所定のアル
ゴリズムに当て嵌めることにより半田付け状態の良否を
判定する半田付け状態判定手段(15)とを備えるもの
において、 前記部品位置特定用の2値化レベル(12a)と前記暗
部領域特定用の2値化レベル(12b)とを別個に設定
することを特徴とする半田付け状態検査装置。1. A mounting component (3b) having a horizontal upper surface and a vertical side surface is placed on a flat adherend surface such as a substrate (2), and a corner portion between the adherend surface and the component side surface. A soldering state inspection device in a soldering step of soldering (17), illuminating means (4) for illuminating a predetermined region including the mounting component and the soldering portion from substantially above the surface to be adhered. An image pickup means (7) for generating a multi-tone image data by photographing a predetermined area including the illuminated mounting component and the soldering portion; and the multi-tone image data is binarized. A component position information generating means (14) for generating position information of the mounting component on the screen based on the binarized image data, and a solder in the screen by binarizing the multi-tone image data. Dark area identification to identify the dark area equivalent to the attachment area Means (13), and soldering state determining means (15) for determining the quality of the soldering state by applying the specified dark area and the generated component position information to a predetermined algorithm. 2. The soldering state inspection device according to claim 1, wherein the binarization level (12a) for specifying the component position and the binarization level (12b) for specifying the dark area are separately set.
において半田付け箇所に相当する予定領域について、前
記多階調画像データから輝度分布を示すヒストグラムを
作成し、そのピーク値相当の輝度から幾分ずらせた値に
自動設定される(19)ことを特徴とする請求項1に記
載の半田付け状態検査装置。2. The binarization level is set by creating a histogram showing a luminance distribution from the multi-gradation image data for a planned area corresponding to a soldering point in the screen, and luminance corresponding to a peak value thereof. The soldering state inspection device according to claim 1, wherein the value is automatically set to a value slightly deviated from (19).
ける前記被接着面領域上の特定位置の輝度が常に一定と
なるように自動制御される(20)ことを特徴とする請
求項1に記載の半田付け状態検査装置。3. The light amount of the illumination means is automatically controlled (20) so that the brightness of a specific position on the adhered surface area on the screen is always constant. The soldering state inspection device described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21500492A JPH0658729A (en) | 1992-08-12 | 1992-08-12 | Inspecting apparatus for soldered state |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21500492A JPH0658729A (en) | 1992-08-12 | 1992-08-12 | Inspecting apparatus for soldered state |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0658729A true JPH0658729A (en) | 1994-03-04 |
Family
ID=16665117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21500492A Withdrawn JPH0658729A (en) | 1992-08-12 | 1992-08-12 | Inspecting apparatus for soldered state |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0658729A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004055531A1 (en) * | 2002-11-28 | 2004-07-01 | Advantest Corporation | Position sensing device, position sensing method, and electronic component transferring device |
WO2005062028A1 (en) * | 2003-12-22 | 2005-07-07 | Mega Trade Corp. | Substrate inspection device |
WO2008035765A1 (en) * | 2006-09-21 | 2008-03-27 | I-Pulse Kabushiki Kaisha | Inspecting apparatus |
WO2013062345A1 (en) * | 2011-10-28 | 2013-05-02 | 한국생산기술연구원 | Colour lighting control method for improving image quality in a vision system |
-
1992
- 1992-08-12 JP JP21500492A patent/JPH0658729A/en not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004055531A1 (en) * | 2002-11-28 | 2004-07-01 | Advantest Corporation | Position sensing device, position sensing method, and electronic component transferring device |
CN100405006C (en) * | 2002-11-28 | 2008-07-23 | 株式会社爱德万测试 | Position detecting apparatus, a position detecting method and an electronic component carrying apparatus |
US7471819B2 (en) | 2002-11-28 | 2008-12-30 | Advantest Corporation | Position detecting apparatus, a position detecting method and an electronic component carrying apparatus |
WO2005062028A1 (en) * | 2003-12-22 | 2005-07-07 | Mega Trade Corp. | Substrate inspection device |
US7639860B2 (en) | 2003-12-22 | 2009-12-29 | Mega Trade Corp. | Substrate inspection device |
WO2008035765A1 (en) * | 2006-09-21 | 2008-03-27 | I-Pulse Kabushiki Kaisha | Inspecting apparatus |
WO2013062345A1 (en) * | 2011-10-28 | 2013-05-02 | 한국생산기술연구원 | Colour lighting control method for improving image quality in a vision system |
US9654746B2 (en) | 2011-10-28 | 2017-05-16 | Korea Institute Of Industrial Technology | Colour lighting control method for improving image quality in a vision system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0572961B2 (en) | ||
US6249598B1 (en) | Solder testing apparatus | |
JP3594026B2 (en) | Surface condition inspection method and substrate inspection device for curved body | |
US7664311B2 (en) | Component mounting board inspecting apparatus | |
JP3622749B2 (en) | Curved surface property inspection method and substrate inspection apparatus using this method | |
JPH0658729A (en) | Inspecting apparatus for soldered state | |
JP3309420B2 (en) | Inspection method of solder bridge | |
JP3038107B2 (en) | Soldering inspection method | |
JP4180127B2 (en) | Cream solder printing inspection apparatus and cream solder printing inspection method | |
JPS6250605A (en) | Test object inspection device | |
JPS6326510A (en) | Mounted parts inspection equipment | |
JPH0618240A (en) | Pattern edge line estimation method and pattern inspection apparatus | |
JPH10160426A (en) | Method and equipment for inspecting object to be inspected | |
JPH02165004A (en) | object inspection equipment | |
JPH0367567B2 (en) | ||
JP2765338B2 (en) | Chip component mounting inspection equipment | |
JP2939876B2 (en) | Free judgment criteria setting method for mounted PCB inspection equipment | |
JPH04355946A (en) | Inspection of soldered part of electronic component | |
JPH05335390A (en) | Inspection apparatus of bonding wire | |
JP3124603B2 (en) | Chip part soldering inspection method | |
JP2803427B2 (en) | Surface mount IC lead displacement inspection equipment | |
JPH02247513A (en) | Inspecting device for hole charging state | |
JPH04140650A (en) | Apparatus for inspecting printed circuit board | |
JP2819696B2 (en) | Soldering inspection equipment | |
JPS60154143A (en) | Inspection method for shiny surface objects |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |