[go: up one dir, main page]

JPH06503687A - ハンダ・メッキした回路トレースに対するハンダ・バンプ相互接続部を形成する方法 - Google Patents

ハンダ・メッキした回路トレースに対するハンダ・バンプ相互接続部を形成する方法

Info

Publication number
JPH06503687A
JPH06503687A JP5506893A JP50689393A JPH06503687A JP H06503687 A JPH06503687 A JP H06503687A JP 5506893 A JP5506893 A JP 5506893A JP 50689393 A JP50689393 A JP 50689393A JP H06503687 A JPH06503687 A JP H06503687A
Authority
JP
Japan
Prior art keywords
solder
bumps
alloy
board
plated surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5506893A
Other languages
English (en)
Other versions
JP3063161B2 (ja
Inventor
メルトン、シンシア
ラリー、カール
コルジンスキー、ケネス
ムーア、ケビン
Original Assignee
モトローラ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトローラ・インコーポレイテッド filed Critical モトローラ・インコーポレイテッド
Publication of JPH06503687A publication Critical patent/JPH06503687A/ja
Application granted granted Critical
Publication of JP3063161B2 publication Critical patent/JP3063161B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K31/00—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups
    • B23K31/02—Processes relevant to this subclass, specially adapted for particular articles or purposes, but not covered by only one of the preceding main groups relating to soldering or welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ハンダ・メッキした回路トレースに対するハンダ・バンプ相互接続部を形成する 方法 背景技術 本発明は、ハンダ・バンプ相互接続部により集積回路部品をプリント回路基板に 付着させる方法に関する。さらに詳しくは、本発明は、比較的低融点のハンダ合 金で形成された連続したハンダ・メッキ面を持つ基板上の回路トレースと、比較 的高融点のハンダ合金で形成された部品に固着されたハンダ・バンプとの間にこ のような相互接続部を形成する方法に関する。本発明のある解釈においては、こ の部品には相互接続部にとって必要とされるバンプだけでなくスペーサ・ハンダ ・バンプも含まれ、このスペーサ・バンプは、部品と基板との間のスペースを維 持して、合金を溶融させて相互接続部を完成させるためのハンダのりフロー　（ ｒｅｆｌｏｗ）動作中の沈み込みを防ぐ。
マイクロエレクトロニクス・パッケージの製造においては、複数のハンダ・バン プ相互接続部により集積回路部品をプリント回路基板上に搭載することが知られ ている。これらのハンダ・バンプ相互接続部は、部品を物理的に付着させるだけ でなく、部品の電気回路を、部品との間で電気信号をやり取りして処理する基板 上の電気回路に電気的に接続する。このために、基板は、誘電性基板の上に配置 され、ハンダに対して濡れ性をもつ金属、通常は鋼で形成された回路トレースに よって構成される。トレースは、端子を持つが、これらの端子はそれぞれ、相互 接続部を結合させる端子パッドと、パッドから延在して回路の遠隔の素子と電気 的連通を図るためのランナ（ｒｕｎｎｅｒ）とを有する。
たとえば集積回路ダイなとの部品は、端子バンド上に重ね合わせることのできる パターン内に配置された複数のハンダ付けが可能なボンド・パッドを有する。
相互接続部を形成するには、ハンダ・バンプを部品の各ボンド・パッドに固着す る。これは通常、あらかじめ形成された微少な部位のハンダ合金を各パッド上に 置き、短時間加熱して合金をリフローさせてハンダをパッドに接着し、バンプを 形成することにより実行される。次に部品は基板と組み立てられて、バンプが基 板上の端子パッドに接するようにする。このアセンブリを短時間加熱して、ハン ダ合金を再びリフローさせ、それによりバンプを基板上の端子パッドに接着して 、相互接続部を完成させる。
基板へのりフロー中に、溶融ハンダ合金が鋼トレース表面を濡らし、強力なハン ダ接着を形成するためには不可欠な密着した接触を設ける。これは、毛細管現象 と部品の重量とにより溶融ハンダがトレースに沿って広がる性質により達成され る。このため、これまでは溶融ハンダによって濡れない材料のダム、これをハン ダ・ストップと呼ぶが、ハンダ・ストップを付けて、溶融ハンダを端子バンドに 制限することが必要であった。パッドの濡れ面積を制限することにより、各バン プはリフロー中に微少な液滴を形成する。いくつかのバンプが協働して基板から 離れた位置に部品を支持する。冷却すると、微少な液滴は再固化して、個別の相 互接続部を形成する。一方、ハンダ・ストップがない場合は、溶融合金はランナ 上を広がって、基板に対する部品の沈み込みを招き、所望の個々の相互接続部を 作成することができなくなる。しかし、ハンダ・ストップは付着およびパターン 化のための余分な段階を必要とし、これがパッケージのコストを高くする。
別の問題は、鋼トレース表面の酸化により起こる。溶融ハンダは、酸化面を濡ら すことをせず、そのために望ましい接着が形成されない。ワイヤ・リード線によ りプリント回路基板に接続される個別の抵抗やコンデンサなどの個別の部品を含 むパッケージの製造においては、鋼のトレース上にハンダ膜を電気メッキして酸 化を防ぎ、それによりハンダに対して導電性のあるメッキ・トレースを設ける。
しかし、ハンダ・メッキ面はトレース上に連続して付着されるので、端子パッド だけに制限されず、そのためこれまでは、バンプ相互接続部の接着には適してい ないとされていた。
発明の概要 好適な実施例により、本発明は複数のハンダ・バンプ相互接続部により、集積回 路部品をプリント回路基板のハンダ・メッキを施した回路トレースに付着させる 方法を提供する。このとき部品上のバンプと回路トレース上のメッキ面とは、異 なる組成をもつことを特徴とし、異なる溶融温度を有する可融ハンダ合金で形成 される。さらに詳しく述べると、バンプはメッキ面よりも高い融点を有するハン ダ合金で形成される。相互接続部を形成するためには、バンプ部品とプリント回 路基板とのアセンブリは、メッキ面をリフローさせるために効果的な温度である が、バンプの液化を制限するバンプの溶融点温度より低い温度で加熱される。本 発明のある解釈においては、ハンダ・メッキされたトレースを回避するように一 連のダミー・バンプが設けられるが、これらはスペーサとして動作し、部品とプ リント回路基板との間に所定の高さを生み出すように配置される。
好適な実施例により、本発明の方法は、銅または他の適切なハンダに対して濡れ 性をもつ金属で形成され、誘電性基板に固着された回路トレースによって構成さ れるプリント回路基板を作成する段階を含む。このトレースは、複数の端子を持 つ。各端子には、端子パッドと、パッドから延在するランナ部とが含まれる。本 発明により、トレースには、第１ハンダ合金で構成され、端子パッドと隣接する ランナ部の両方の上に乗るように端子に付着されるハンダ・メッキ面が含まれる 。
相互接続部を形成するための準備として、複数のハンダ・バンプを部品に付ける 。バンプは、第１合金とは組成が異なり、第１合金の融点温度よりも高い融点温 度を有する第２ハンダ合金で構成される。
部品を基板に付けるには、バンプが端子パッド上でハンダ・メッキ面に接するよ うに部品を基板上に重ね合わせる。
このアセンブリを、第２合金の融点温度よりは高いが、第１合金の融点温度より は低い温度で加熱する。この温度で、ハンダ・メッキ面は溶融してバンプに融合 する。アセンブリを冷却してハンダ合金を再度固化して、所望のハンダ・バンプ 相互接続部を完成する。
本発明のある解釈においては、部品には相互接続部を形成するためのバンプに加 えて、スペーサ・バンプが含まれる。このため、本部品は、相互接続部を形成し 、基板の端子バンド上に重ね合わせることのできるパターン内に配置される第１ 群のバンプと、端子部を避けて配置される第２群のバンプとを持つ。加熱中は、 ハンダ・メッキ面の溶融によりバンプと接触する液相が形成されるが、これには 界面におけるバンプ・ハンダの溶解と、基板に対する部品の下降が伴う。第２群 のバンプは基板と噛み合って部品を支持して、基板に対する沈み込みを防ぐ。驚 くべきことに、液体は毛細管現象により隣接するランチ上に引き込まれる性質が あるにも関わらず、液体ハンダの表面張力は、部品のボンド・パッドと基板端子 との間の連続したハンダ架橋を維持するのに充分なものである。このため、冷却 と再固化とを行うと、ハンダは部品と基板との間に連続して延在し、相互接続部 を形成するが、このとき、基板と部品とは、第２群のバンプにより設定された所 望の空隙分だけ離れている。
このため、本発明はハンダを端子パッドに制限する必要がなく、それにより、そ うでない場合はハンダ・ストップを付着および規定するために必要なコストが余 分にかかる操作を必要としない、プリント回路基板上の回路トレースに対するハ ンダ・バンプ相互接続部を形成する方法を提供する。さらに、本発明の方法は、 端子パッドだけでなく、ランナとトレースの離れた部分を覆うように、酸化防止 のためにハンダ金属でメッキされた回路トレースを用いる。
これは、異なる可融ハンダ合金で形成された部品上にハンダ・メッキ面とトレー スとを設け、バンプの融点より低い温度でリフローして所望の相互接続部を形成 することにより達成される。
図面の簡単な説明 本発明は、添付の図面を参考としてさらに説明される。
第１図は、本発明による、ハンダ・バンプ相互接続部を形成するためのりフロー の準備として、ハンダ・メッキを施したプリント回路基板上に重ね合わせたバン プ部品のアセンブリの斜視図である。
第２図は、第１図のアセンブリを直線２−２で切断して、矢印の方向から見た断 面図である。
第３図は、第２図と同様の断面図であるが、ハンダ・バンプ相互接続部を形成す るためのハンダのりフロー後の断面図である。
第４図は、第３図を直線４−４で切断し、矢印の方向から見た断面図で、本発明 により形成されたハンダ・バンプ相互接続部を示す。
発明の実施例 第１図および第２図では、好適な実施例において、本発明の方法が採用され、ハ ンダ・バンプ集積回路ダイｌＯがハンダ・メッキを施された回路基板１２に付着 され、第３図に示されるマイクロエレクトロニクス・パッケージ１４が形成され る。
プリント回路基板１２は、ＦＲ４カードと呼ばれる種類で、エポキシ樹脂とグラ ス・ファイバの積層物である誘電性基板１６によって構成される。基板１６は、 部品１０を付着するための実質的に平らな表面領域１８が含まれる。
基板１２はさらに、端子２０を含む回路トレースによって構成される。各端子２ ０には、その端部にある端子バッド２２と、バッド２２から延在するランナ部２ ４とが含まれる。この実施例においては、バッド２２は周囲のアレイ・パターン 内に配置されて、部品１０の周囲の相互接続を行う。わかりやすくするために、 いくつかの端子部分２０が図示されるが、通常のパッケージには、部品の意図さ れた電気的動作を実行するために必要な電気的接続を行うための数百もの端子が 含まれる。さらにわかりやすくするために、図には基板１２のわずかな部分しか 図示されていないが、この部分には部品ＩＯを付着するための場所である領域１ ８が含まれる。端子２０だけが図示されているが、回路トレースは基板１２の周 囲の領域にも延在し、電気信号の処理に関連する別の機能部も含んでいる。ラン ナ２４は、関連するバッド２２を回路の残りの部分に接続して、バッド２２との 間で電気信号を伝える。この例では、バッド２２およびランナ部２４は、均一な 幅を有する。しかし、バッド２２とランナ２４との間で福を変えてもよく、それ により、たとえば、ランナの幅を最小限に抑えながらバッドの寸法を接着に最適 なものとすることもできる。
特に第２図を参照すると、各端子２０は、２つの同一の広がりを持つ金属板２６ ．２８によって構成される。板２６は基板１６にじかに隣接し、電気信号を伝え る助けをする高い導電性を有する金属鋼で形成される。鋼板２６は、電気メッキ を施されたスズ−鉛合金で構成される薄いハンダ・メッキ面２８により覆われる 。
プリント回路基板１２は、市場で簡単に入手可能な種類の、鋼メッキを施された ＦＲ４カードで作成されることが好ましい。このカードは、表面１８を覆う均一 な鋼板を含み、端子２０を含む電気回路トレースを形成する基礎となる。鋼板の 厚みは約１７ミクロンである。基板１２を作成するには、写真印刷が可能な（ｐ ｈｏｔｏｉｍａｇａｂｌｃ）ポリマ・フィルムの薄膜を鋼板につけて、選択的に 照射および現像して、端子２０を含むトレースに対応するパターン内に鋼板を露 出する開口部を含むフォトレジスト・マスクを形成する。フォトレジスト・マス クは約２５ミクロンの厚みで、所望のトレースを囲む鋼板の領域上に、電気的絶 縁性のある皮膜を形成する。
マスクを施された基板は、スズー鉛メッキ液に漬けられ、陰極バイアスされて、 ハンダ合金が露出された鋼トレース上に付着される。適切なメッキ漕は、水中で 、濃縮スズ−フルオロホウ酸液（ｓｔａｎｎｏｕｓ　ｆｌｕｏｒｏｂｏｒｉｃ　 ５ｏｌｕｔｉｏｎ）として添加される１リツトルあたり５６．３グラムのスズと 、濃縮鉛フルオロホウ酸液として添加される１リットル当り２６．３グラムの鉛 と、１リットル当り９９．８グラムのフルオロホウ酸と、１リットル当り２６． ３グラムのホウ酸と、１リットル当り１９．５グラムの液体ペプトンで構成され る。マスクを施された基板は、室温で、スズー鉛の対向電極から離されて、この メッキ漕に漬けられる。
銅板に電位が印加され、対向電極に関して鋼を負にバイアスし、露出された鋼表 面上に、金属スズと金属鉛とを同時に付着する。トレースを規定する前に鋼板上 にスズ−鉛被覆をメッキする利点の１つは、連続した平面により、メッキ電流の 分布が促進され、均一な電着物が生成されることである。この結果得られた板は 、約４０重量パーセントが鉛で、残部がスズで構成され、摂氏約１８０度の融点 を有する。板の厚みは約２０ミクロンである。板厚は周囲のマスクの厚みよりは 小さく、メッキがトレースの上の開口部に制限されて、マスク表面まで延在しな いようにすることが好ましい。
メッキの後で、基板はアルカリ液に漬けられ、フォトレジスト・マスクを除去し て、それによりハンダ・メッキを施されたトレース周囲の鋼板が露出される。基 板は、過硫酸アンモニア（ａｍｍｏｎｉｕｍ　ｐｅｒｓｕｌｆａｔｅ）を含む水 性の鋼エツチング液に漬けて、その後水ですすぐ。このエツチング液は、露出さ れた鋼を溶解する。しかし、スズ−鉛合金は、エツチング液による攻撃に対し耐 性を持ち、下の鋼トレースを保護するマスクとして機能する。この方法で、望ま しくない鋼が領域１８から除去され、第２図に示される均一な薄いハンダ・メッ キ面で被覆された鋼板を含むハンダ・メッキ端子が規定される。
別の操作で、部品１０は複数のハンダ・バンプ３０，３２を含むように作成され る。この実施例においては、部品ｌＯは、集積回路ダイにより構成される。この ダイは、半導体チップとも呼ばれ、相互接続部を通じて部品との間で伝えられる 電気信号を処理するための機能部（図示せず）を有する回路を含む。あるいは、 部品はセラミック・チップ・キャリア上に搭載された半導体チップでもよい。こ のキャリアは、相互接続部を形成するために用いられる。バンプ３０，３２は部 品１０の全体として平坦な表面３６上に形成された、ハンダ濡れ性を持つボンド ・バッド３４に固着される。ハンダ・バンプを固着するには、表面３６を上に向 けて部品２０を配置する。あらかじめ形成されたハンダ合金の小球を各バッド３ ４の上に乗せる。この合金は約５重量パーセントがスズで、残部が実質的に鉛で あり、摂氏約３２７度の融点を有する。ハンダの小球をつけた部品を融点温度以 上まで加熱して、ハンダ合金を隣接するパッド３４上までリフローさせ、バンプ を形成する。合金を溶融し、バッドを濡らすには、摂氏約３３０度まで約４５秒 間加熱することが適している。次に部品は冷却されて、下のバッドに一体的に接 着されるハンダ・バンプ３０，３２が形成される。
この実施例においては、ハンダ・バンプ３０，３２は寸法と組成とが実質的に均 一であるが、第１＃および第２群に対応する配置で部品上に置かれる。第１群は 、端子パッド２２に重ね合わせることができるパターンに配置されるハンダ・バ ンプ３０で構成される。第２群は、端子部２０に重ね合わせることのできないパ ターンで、部品１ｏのコーナ一部分に位置されるバンプ３２により構成される。
固着されたバンプ３０，３２を持つ部品１ｏと、ハンダ・メッキを施された端子 部２０を有するプリント回路基板１２とが作成されると、部品１ｏおよび基板１ ２は、第１図および第２図に示されるアセンブリ４０内に配置される。
組立の前に、穏やかに活性化されたロジン融剤がバンプに塗布され、その後のハ ンダ動作を容易にする。部品１０は表面３６が基板領域１８に向くように配置さ れ、さらに第１群のバンプ３０がハンダ・メッキを施された端子バッド２２に接 するように配置される。このアセンブリにおいては、コーナー・バンプ３２は、 端子部２ｏから放れた位置で基板表面１８の上に直接ある。
次に、アセンブリ４０は、ハンダ・メッキ面２８の融点よりは高く、ハンダ・バ ンプ３０．３２の融点よりは低い温度で加熱される。アセンブリ４０は、摂氏２ ２０度の温度で、約４５秒間加熱されることが好ましい。加熱中は、端子部２０ 上のメッキ面２８を形成するハンダ合金が溶融して、部品１０のハンダ・バンプ ３０と接触する液相を形成する。面２８が液化されると、バンプ３０は、まず部 品ｌＯの重みを受けて、鋼板２６に対して沈み込むと思われる。また、面２８に 由来する液相と接触するバンプ３０の鉛をベースにした合金が溶は始める。これ により部品１０は基板１２に向かってさらに沈み込む。実際には、リフロ一温度 において固体のままであるコーナー・バンプ３２が基板１２の表面１８と噛み合 い、それにより部品１ｏがさらに沈む込むことを防ぐ。さらに、バンプ３ｏの外 側部分が溶けて、面２８に由来する液層に接触すると、それに伴い、第４図に示 されるように、端子バッド２２からの余分な液体が隣接するランナ部に逃げ込む 。このような溶融ハンダの拡散にも関わらず、ハンダは部品１ｏと基板１２との 間の空隙をつなぐ。冷却すると、結果として得られたハンダ成分が再固化して、 ボンド・バッド３４と端子２０との間に連続して延在する相互接続部４０が作成 される。
結果として得られたマイクロエレクトロニクス・パッケージ１４は、プリント回 路基板１２上に搭載され、それぞれが部品１０のボンド・バッド３４と、基板１ ２の端子バッド２２との間に延在する、複数の相互接続部４ｏにより接続される 部品１０によって構成される。パッケージは、ハンダ・バンプ３０とハンダ・メ ッキ面２８の融合によりできた一体的なハンダ部で形成される相互接続部４ｏを 持つ。生成物であるハンダ部は、ボンド・バッド３４と端子バッド２２との間に 連続的に延在して、部品１０を基板１２に物理的に接合し、基板１２の回路トレ ースと部品１０の回路との間に電気信号を伝えるためのバッドを電気的に接続す る。さらに、ハンダ・メッキ面は、ランナ２４まで連続的に延在し、下のトレー スを酸化から保護する。酸化が起こると、後の処理段階を妨害し、使用中にパッ ケージの性能を低下させることがある。相互接続部４０が、端子バッドへのりフ ローを制限するためのハンダ・ストップをつけることを必要とせずに形成され、 それによってハンダ・ストップを付着およびパターン化するための段階を必要と せず、パッケージのコストを削減することは、本発明の重要な特徴である。部品 表面３６と基板表面１８との間の空隙が、コーナー・バンプ３２によって維持さ れ、部品１０が基板１２に対して沈み込むことを防ぐこともこの実施例の利点で ある。沈み込みが起こると、電気接続部がショートしてしまう。この空隙は、製 造過程の余分な段階を避けるために、相互接続部に関してバンプ３０と平行して 固着されたスペーサ・バンプ３２により得られる。さらに間隔が均一であるため に、後の処理、たとえば融剤の残りを除去するためのクリーニングや、搭載を強 化するためのカプセル化（ｕｎｄｅｒｅｎｃａｐｓｕｌａｔｉｏｎ）などを容易 にする。
説明される実施例においては、鋼トレースに付着されたハンダ・メッキ面は、約 ４０パーセントが鉛で、残部がスズで構成される電気メツキ合金で形成され、部 品に固着されたハンダ・バンプは、約５パーセントのスズと残部が鉛の合金で形 成される。スズと鉛は、約３７重量パーセントが飴で、残部がスズで構成され、 摂氏１８３度の融点を有する低融点共晶組成を形成する。このため、メッキ面は 、過共晶組成をもち、バンプは、かなり高い融点を有する実質的な鉛合金で形成 される。ハンダ・メッキ面は、３５ないし４５重量パーセントが鉛で、残部が主 にスズである組成を持ち、バンプは少なくとも９０重量パーセントの鉛を含む合 金で構成される。パッケージの動作中は、相互接続部は、主に基板に対する部品 の熱膨張の差による応力を受ける。一般に、相互接続部に関しては高鉛ハンダを 利用して、応力に耐える強度を増大させた接着部を形成することが望ましい。し かし、鉛を主とするハンダは、リフロ一温度が高くなり、この温度では基板を形 成するエポキシ樹脂が分解してしまう。ここで説明される実施例のさらに別の利 点は、バンプに鉛を主とするハンダを用いて、部品に対する接着を最適なものと しながら、より低い融点を有する近共晶合金を利用して基板に損傷を与えずに接 着を完成させることである。
本発明の方法により、相互接続部を完成させるためのりフローハ、回路基板上の ハンダ・メッキ面を溶融するのに効果的な温度ではあるが、バンプ合金は溶融し ない温度で実行される。一般に、リフロー条件は、溶融メッキ合金のバンプに対 する濡れ性と融合とを確保して、部品と基板トレースとの間に望ましい一体接続 を生成しないような冷接合を防ぐように選択される。一方、リフロー中の時間と 温度とを制限してバンブ合金の過剰な溶解を避けることが望ましい。近共晶面と 実質的に鉛のバンプとの望ましい組合せに関しては、リフローは摂氏約２００度 ないし２２０度の温度で、約４０ないし６０秒間行われることが適切である。鉛 をベースにしたバンプに隣接して、近共晶液相を形成すると、それに伴い、バン プが溶解して液相になる。特定の理論に限定はされないが、バンプ合金の溶解は メッキ面に由来する液相と接触する表面に限られ、元のバンプ合金で形成される コアと、相互接続部から離れている電気メツキ成分との間の組成上の傾斜が生ま れる。
本発明は好適なハンダ合金の組合せを用いて説明されているが、その特定の組合 せに制限されるものでなく、メッキ面合金よりも高い融点を示すようにバンプ合 金が選択され、リフローが中間の温度で実行されるハンダ合金の任意の可融な組 合せを用いて実行することができる。たとえば、代替の実施例においては、本発 明の方法は、インジウムが約７０重量パーセントで残部が鉛であり、摂氏約１７ ３度の融点を有するハンダ合金で形成された板を用いたハンダ・バンプ相互接続 部を形成する。相互接続部は、説明された実施例と同様の実質的に鉛のバンプに 対して、あるいは、近共晶スズー鉛合金で形成されたバンプに対して形成するこ とができる。また、ハンダ合金には銀または少量の他の合金を入れることもでき る。本発明の実行のために合金を選択する際には、主として鉛成分を有する合金 を利用して、リフロー中のメッキ面とバンプとの間の融合を最適化し、結果とし て得られる接着部を弱くする望ましくない金属開用（ｉｎｔｅｒｍｅｔａｌｌｉ ｃ　ｐｈａｓｅｓ　）の形成を避けることが好ましい。
説明された実施例においては、部品には、基板上の端子部との相互接続部を形成 するための第１群のバンプと、端子部を避けるように配置され、部品の基板に対 する沈み込みを防ぐろペーサとして機能する第２群のバンプとを含む。
望ましい相互接続部は、リフローの時間を制限して、バンプの溶解を制御するこ とにより、スペーサ・バンプがなくても適切に形成することができる。しかし、 相互接続部バンプの不均一な溶解による不均一性の問題を避けて、より均一な間 隔を得るためにはスペーサ・バンプを用いることが好ましい。たとえば部品表面 のコーナーに配置された少なくとも４個のスペーサ・バンプの列は、一般的に、 部品の沈み込みを防ぐために充分である。説明された実施例においては、スペー サ・バンプは誘電性基板に対して沈み込んだが、代替の実施例においては、スペ ーサ・バンプはトレースと類似の鋼バッドに対して沈み込み、ハンダ・メッキを 用いないと、その高さを増大する。
説明された実施例においては、プリント回路基板上の回路トレースの端子部は、 実質的に同じ福を有し、さらに実質的に均一な厚みを有するハンダ面をもつ端子 パッドと隣接するランナとによって構成されていた。代替の実施例においては、 ランナに対する端子バンドの幅を変えて、相互接続部を形成するための最適な面 積を設けるようにすることもできる。また、ハンダを端子パッドに付けて、隣接 するランナよりも高いバンプを形成し、それによって相互接続部を形成するハン ダの質量を増加させてもよい。本件に参考として含まれている、１９９１年８月 ５日出願の米国特許申請路７４０．２７２号は、端子パッドと隣接するランナ部 との間に延在する電気メツキ面から、プリント回路基板上のハンダ・バンプ端子 を形成する方法を説明して＋７）る。このハンダ・バンプ端子パッドは、本発明 の方法による、より高融点のハンダ・バンプと共に適切に用いることができる。
本発明は特定の実施例に関して説明されたが、上記の説明に限る訳ではなく、以 下の請求項に設定される範囲まで含むものである。
独占権および優先権が請求される本発明の実施例を以下のように定義する。
フロントページの続き （７２）発明者　ムーア、ケビン アメリカ合衆国イリノイ州シャンバーグ、ノース・ウオルナット・レーン６０７

Claims (10)

    【特許請求の範囲】
  1. １．複数のハンダ・バンプ相互接続部によりプリント回路基板に付着された集積 回路部品によって構成されるマイクロエレクトロニクス部品パッケージを形成す る方法であって： 誘電性基板に固着されたハンダ濡れ性を持つ金属トレースによって構成されるプ リント回路基板を作成する段階であって、前記トレースはそれぞれが端子パッド とパッドに接続されたランナ部とによって構成される複数の端子によって構成さ れ、前記トレースは、端子の上にあり、前記の各パッドから隣接するランナ部ま で連続的に延在するハンダ・メッキ面によってさらに構成され、前記ハンダ・メ ッキ面は、ある融点温度を有する第１ハンダ合金で構成される、プリント回路基 板を作成する段階；複数のハンダ・バンプを部品の表面に付着する段階であって 、前記バンプが前記第１ハンダ合金とは組成的に異なり、第１ハンダ合金の融点 温度よりも高い融点温度を有する第２ハンダ合金で構成される複数のハンダ・バ ンプを付着する段階； 前記バンプが端子パッド上でハンダ・メッキ面に接する上うに、前記部品を前記 基板に重ね合わせて、アセンブリを形成する段階； アセンブリを第１ハンダ合金の融点温度よりは高く、第２ハンダ合金の融点温度 よりは低い温度まで、バンプに隣接するハンダ・メッキ面を溶融するのに充分な 時間加熱する段階；および ハンダ合金を冷却して再固化させて、部品を基板に接着する複数のハンダ・バン プ相互接続部を形成する段階；によって構成されることを特徴とする方法。
  2. ２．ハンダ・メッキ面が、約３５ないし４５重量パーセントが鉛で残部が実質的 にスズである構成の近共晶スズー鉛合金で形成される請求項１記載の方法。
  3. ３．ハンダ・バンプが、少なくとも約９０重量パーセントの鉛を合むスズー鉛合 金で形成される請求項１記載の方法。
  4. ４．複数のハンダ・バンプ相互接続部によりプリント回路基板に付着された集積 回路部品によって構成されるマイクロエレクトロニクス部品パッケージを形成す る方法であって： 誘電性基板に固着されたハンダ濡れ性を持つ金属トレースによって構成されるプ リント回路基板を作成する段階であって、前記トレースはそれぞれが前記ハンダ ・バンプ相互接続部を接着するための端子パッドとパッドに接続され、部品によ る処理のために相互接続部との間で電気信号を伝えるランナ部とによって構成さ れる複数の端子によって構成され、前記トレースが、端子の上にあり、前記の各 パッドから隣接するランナ部まで連続的に延在し、ある融点温度を有する第１ス ズー鉛ハンダ合金で構成される、ハンダメッキ面によってさらに構成されるプリ ント回路基板を作成する段階； 複数のハンダ・バンブを部品の全体が平坦な表面に付着する段階であって、前記 部品バンプが前記第１ハンダ合金とは組成が異なり、第１ハンダ合金の融点温度 よりも高い融点温度を有する第２スズー鉛ハンダ合金で構成される複数のハンダ ・バンプを付着する段階であって、前記ハンダ・バンブが基板の端子パッド上に 重ね合わせることができる配列に配置された第１群と、前記端子パッドを避ける 配列に配置された第２群とを含むハンダ・バンプを付着する段階； 前記第１群のバンプが端子パッド上でハンダ・メッキ面に接し、前記第２群のバ ンプが前記パッドから離れた基板の上にあるように、前記部品を前記基板に重ね 合わせて、アセンブリを形成する段階； アセンブリを第１ハンダ合金の融点温度よりは高く、第２ハンダ合金の融点温度 よりは低い温度まで、バンプに隣接するハンダ・メッキ面を溶融するのに充分な 時間加熱して、第１群のバンプと接する液体ハンダ相を形成して、それにより前 記第１群のバンプが部分的に液相内に溶解し、前部部品を前記基板に向かって下 げて、その後で第２群のバンブが基板と噛み合って、基板から離れた位置に部品 を支持する段階；および ハンダ相を冷却して再固化させて、部品を基板に接着する複数のハンダ・バンプ 相互接続部を形成する段階；によって構成されることを特徴とする方法。
  5. ５．ハンダ・メッキ面が、鉛が約３５ないし４５重量バーセントで残部が実質的 にスズである構成の近共晶合金で形成される請求項４記載の方法。
  6. ６．ハンダ・バンプが、少なくとも約９０重量パーセントが鉛で、残部が実質的 にスズである合金で形成される請求項４記載の方法。
  7. ７．ハンダ・メッキ面が電気メッキによりトレース上に付着される請求項５記載 の方法。
  8. ８．加熱が、摂氏約２００度ないし２２０皮の温度で、４０ないし６０秒の間行 われる請求項４記載の方法。
  9. ９．プリント回路基板を作成する段階が：銅板を基板の全体的にに平坦な表面に 付着する段階；ポリマ性マスクを銅板の鎖域に付着する段階で、前記マスクがト レースに対応する配置に前記銅板を露出する開口部を有する段階； ハンダ・メッキ面を露出された銅板上に電気メッキする段階； 前記マスクを除去して、ハンダ・メッキ面周辺の銅板の領域を露出させる段階； および 周辺領域を銅エッチング液で処理して銅を除去し、基板を露出させて、それによ りハンダ・メッキ面が下の銅を保護してトレースを規定する段階； によってさらに構成されることを特徴とする請求項４記載の方法。
  10. １０．アセンブリを摂氏約２００度ないし２２０度の温度で、４０ないし６０秒 間加熱してハンダ・メッキ面を溶融させる請求項４記載の方法。
JP5506893A 1991-10-02 1992-09-02 ハンダ・メッキした回路トレースに対するハンダ・バンプ相互接続部を形成する方法 Expired - Fee Related JP3063161B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/770,070 US5186383A (en) 1991-10-02 1991-10-02 Method for forming solder bump interconnections to a solder-plated circuit trace
US770,070 1991-10-02
PCT/US1992/007346 WO1993006964A1 (en) 1991-10-02 1992-09-02 Method for forming solder bump interconnections to a solder-plated circuit trace

Publications (2)

Publication Number Publication Date
JPH06503687A true JPH06503687A (ja) 1994-04-21
JP3063161B2 JP3063161B2 (ja) 2000-07-12

Family

ID=25087379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5506893A Expired - Fee Related JP3063161B2 (ja) 1991-10-02 1992-09-02 ハンダ・メッキした回路トレースに対するハンダ・バンプ相互接続部を形成する方法

Country Status (5)

Country Link
US (1) US5186383A (ja)
EP (1) EP0559863A4 (ja)
JP (1) JP3063161B2 (ja)
KR (1) KR970005526B1 (ja)
WO (1) WO1993006964A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901983B2 (en) 2004-11-10 2011-03-08 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
US7973406B2 (en) 2003-11-10 2011-07-05 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
US8076232B2 (en) 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
JP2015002381A (ja) * 2013-06-13 2015-01-05 太陽誘電株式会社 弾性波デバイス
US9773685B2 (en) 2003-11-10 2017-09-26 STATS ChipPAC Pte. Ltd. Solder joint flip chip interconnection having relief structure
US9865556B2 (en) 2003-11-10 2018-01-09 STATS ChipPAC Pte Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US9899286B2 (en) 2003-11-10 2018-02-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372295A (en) * 1991-10-04 1994-12-13 Ryoden Semiconductor System Engineering Corporation Solder material, junctioning method, junction material, and semiconductor device
US5269453A (en) * 1992-04-02 1993-12-14 Motorola, Inc. Low temperature method for forming solder bump interconnections to a plated circuit trace
US5290423A (en) * 1992-04-27 1994-03-01 Hughes Aircraft Company Electrochemical interconnection
US5320272A (en) * 1993-04-02 1994-06-14 Motorola, Inc. Tin-bismuth solder connection having improved high temperature properties, and process for forming same
US5316205A (en) * 1993-04-05 1994-05-31 Motorola, Inc. Method for forming gold bump connection using tin-bismuth solder
JPH06296080A (ja) * 1993-04-08 1994-10-21 Sony Corp 電子部品実装基板及び電子部品実装方法
JP3269171B2 (ja) * 1993-04-08 2002-03-25 セイコーエプソン株式会社 半導体装置およびそれを有した時計
US5381599A (en) * 1993-04-12 1995-01-17 Delco Electronics Corp. Liquid crystal polymer encapsulated electronic devices and methods of making the same
US5307983A (en) * 1993-04-27 1994-05-03 At&T Bell Laboratories Method of making an article comprising solder bump bonding
US5490040A (en) * 1993-12-22 1996-02-06 International Business Machines Corporation Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
US5665639A (en) * 1994-02-23 1997-09-09 Cypress Semiconductor Corp. Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
US6852814B2 (en) 1994-09-02 2005-02-08 Henkel Corporation Thermosetting resin compositions containing maleimide and/or vinyl compounds
US7645899B1 (en) 1994-09-02 2010-01-12 Henkel Corporation Vinyl compounds
US5789757A (en) 1996-09-10 1998-08-04 The Dexter Corporation Malemide containing formulations and uses therefor
US6960636B2 (en) 1994-09-02 2005-11-01 Henkel Corporation Thermosetting resin compositions containing maleimide and/or vinyl compounds
US5542174A (en) * 1994-09-15 1996-08-06 Intel Corporation Method and apparatus for forming solder balls and solder columns
US5551627A (en) * 1994-09-29 1996-09-03 Motorola, Inc. Alloy solder connect assembly and method of connection
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
JPH1041615A (ja) * 1996-07-19 1998-02-13 Matsushita Electric Ind Co Ltd 半導体チップ実装用基板、及び半導体チップの実装方法
US20030055121A1 (en) * 1996-09-10 2003-03-20 Dershem Stephen M. Thermosetting resin compositions containing maleimide and/or vinyl compounds
US6246548B1 (en) 1997-03-24 2001-06-12 Maxtor Corporation Mechanically formed standoffs in a circuit interconnect
US6121358A (en) * 1997-09-22 2000-09-19 The Dexter Corporation Hydrophobic vinyl monomers, formulations containing same, and uses therefor
US6495083B2 (en) 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US6324069B1 (en) 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6274937B1 (en) * 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
US6329722B1 (en) * 1999-07-01 2001-12-11 Texas Instruments Incorporated Bonding pads for integrated circuits having copper interconnect metallization
US6445589B2 (en) * 1999-07-29 2002-09-03 Delphi Technologies, Inc. Method of extending life expectancy of surface mount components
US6471526B1 (en) 1999-12-16 2002-10-29 Fci Americas Technology, Inc. Electrical connector with strain relief feature
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
US6959489B2 (en) * 2000-09-29 2005-11-01 Tessera, Inc. Methods of making microelectronic packages
US6558170B1 (en) 2000-11-22 2003-05-06 Fci Americas Technology, Inc. Strain relief for BGA connector
US6770184B1 (en) 2001-02-13 2004-08-03 Advanced Micro Devices, Inc. Integrated de-ionized water pressure monitoring system for solder plating machines
US6525423B2 (en) * 2001-06-19 2003-02-25 Cree Microwave, Inc. Semiconductor device package and method of die attach
US6541305B2 (en) 2001-06-27 2003-04-01 International Business Machines Corporation Single-melt enhanced reliability solder element interconnect
DE10135393B4 (de) * 2001-07-25 2004-02-05 Infineon Technologies Ag Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte
US7344970B2 (en) 2002-04-11 2008-03-18 Shipley Company, L.L.C. Plating method
US6978539B2 (en) * 2002-07-17 2005-12-27 Compal Electronics, Inc. Method for attaching an integrated circuit package to a circuit board
US7019403B2 (en) * 2003-08-29 2006-03-28 Freescale Semiconductor, Inc. Adhesive film and tacking pads for printed wiring assemblies
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US20060216860A1 (en) 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
USRE47600E1 (en) * 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US7615873B2 (en) * 2004-04-21 2009-11-10 International Rectifier Corporation Solder flow stops for semiconductor die substrates
US7109583B2 (en) * 2004-05-06 2006-09-19 Endwave Corporation Mounting with auxiliary bumps
JP2006156544A (ja) * 2004-11-26 2006-06-15 Denso Corp 基板の実装構造およびその実装方法
JP2006189484A (ja) * 2004-12-28 2006-07-20 Toshiba Matsushita Display Technology Co Ltd 配線構造及び部品実装構造
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US8653657B2 (en) * 2005-08-23 2014-02-18 Rohm Co., Ltd. Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device
US20070045807A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) * 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7385299B2 (en) * 2006-02-25 2008-06-10 Stats Chippac Ltd. Stackable integrated circuit package system with multiple interconnect interface
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
JP5260094B2 (ja) 2007-03-12 2013-08-14 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． フェノール系ポリマー及びこれを含有するフォトレジスト
FR2918212B1 (fr) * 2007-06-27 2009-09-25 Fr De Detecteurs Infrarouges S Procede pour la realisation d'une matrice de rayonnements electromagnetiques et procede pour remplacer un module elementaire d'une telle matrice de detection.
JP2009049258A (ja) * 2007-08-22 2009-03-05 Nippon Dempa Kogyo Co Ltd 電子部品の実装方法
JP2009258341A (ja) * 2008-04-16 2009-11-05 Japan Aviation Electronics Industry Ltd 光モジュール、光電変換器
US8705906B2 (en) * 2009-04-23 2014-04-22 Korea Electronics Technology Institute Photoelectric conversion module
KR101317727B1 (ko) * 2009-05-21 2013-10-15 파나소닉 주식회사 칩의 실장 구조, 및 이것을 구비한 모듈
US20110084375A1 (en) * 2009-10-13 2011-04-14 Freescale Semiconductor, Inc Semiconductor device package with integrated stand-off
JP5237242B2 (ja) * 2009-11-27 2013-07-17 日東電工株式会社 配線回路構造体およびそれを用いた半導体装置の製造方法
JP5753681B2 (ja) 2009-12-15 2015-07-22 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ フォトレジストおよびその使用方法
CN102194673B (zh) 2009-12-15 2015-08-05 罗门哈斯电子材料有限公司 光致抗蚀剂及其使用方法
KR101857473B1 (ko) 2009-12-15 2018-05-14 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 포토레지스트 및 그의 사용방법
JP5870303B2 (ja) * 2010-08-06 2016-02-24 パナソニックＩｐマネジメント株式会社 回路基板及びその製造方法
CN103125151B (zh) * 2010-10-01 2016-09-07 名幸电子有限公司 元器件内置基板的制造方法及使用该方法的元器件内置基板
CN102543920B (zh) * 2010-12-21 2015-04-29 中芯国际集成电路制造(北京)有限公司 芯片尺寸封装方法及封装结构
EP2472327A1 (en) 2010-12-30 2012-07-04 Rohm and Haas Electronic Materials LLC Photoresists and methods for use thereof
US8916969B2 (en) * 2011-07-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, packaging methods and structures
FR2994331B1 (fr) 2012-07-31 2014-09-12 Commissariat Energie Atomique Procede d'assemblage de deux composants electroniques entre eux, de type flip-chip
US9847310B2 (en) * 2015-07-18 2017-12-19 Semiconductor Components Industries, Llc Flip chip bonding alloys
US10115716B2 (en) 2015-07-18 2018-10-30 Semiconductor Components Industries, Llc Die bonding to a board
JP6984183B2 (ja) * 2017-06-05 2021-12-17 富士電機株式会社 半導体パッケージ、半導体装置および半導体装置の製造方法
DE102021129364A1 (de) 2021-11-11 2023-05-11 Cariad Se Verfahren und Prüfsystem zum Messen zumindest eines elektrischen Signals an einem BGA-Baustein im auf einer Leiterplatte verlöteten Zustand sowie zugehörige Leiterplatte und Messsonde

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3488840A (en) * 1963-12-27 1970-01-13 Ibm Method of connecting microminiaturized devices to circuit panels
US3458925A (en) * 1966-01-20 1969-08-05 Ibm Method of forming solder mounds on substrates
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
JPS6187396A (ja) * 1984-10-05 1986-05-02 株式会社日立製作所 電子回路装置とその製造方法
DE3617812A1 (de) * 1986-05-27 1987-12-03 Freudenberg Carl Fa Motorlager
JPS63285996A (ja) * 1987-05-18 1988-11-22 Hitachi Condenser Co Ltd 印刷配線板への電子部品の固着方法
US4914814A (en) * 1989-05-04 1990-04-10 International Business Machines Corporation Process of fabricating a circuit package
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973406B2 (en) 2003-11-10 2011-07-05 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
US8188598B2 (en) 2003-11-10 2012-05-29 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US9773685B2 (en) 2003-11-10 2017-09-26 STATS ChipPAC Pte. Ltd. Solder joint flip chip interconnection having relief structure
US9865556B2 (en) 2003-11-10 2018-01-09 STATS ChipPAC Pte Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US9899286B2 (en) 2003-11-10 2018-02-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US9922915B2 (en) 2003-11-10 2018-03-20 STATS ChipPAC Pte. Ltd. Bump-on-lead flip chip interconnection
US7901983B2 (en) 2004-11-10 2011-03-08 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
US8076232B2 (en) 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
JP2015002381A (ja) * 2013-06-13 2015-01-05 太陽誘電株式会社 弾性波デバイス

Also Published As

Publication number Publication date
WO1993006964A1 (en) 1993-04-15
KR930703113A (ko) 1993-11-29
US5186383A (en) 1993-02-16
EP0559863A4 (en) 1996-03-13
KR970005526B1 (ko) 1997-04-17
EP0559863A1 (en) 1993-09-15
JP3063161B2 (ja) 2000-07-12

Similar Documents

Publication Publication Date Title
JPH06503687A (ja) ハンダ・メッキした回路トレースに対するハンダ・バンプ相互接続部を形成する方法
US5269453A (en) Low temperature method for forming solder bump interconnections to a plated circuit trace
KR100758760B1 (ko) 회로 장치 및 그 제조 방법
US5194137A (en) Solder plate reflow method for forming solder-bumped terminals
KR0144805B1 (ko) 개선된 고온 특성을 갖는 주석-비스무트 납땜 연결 및 그 형성 공정
US6454159B1 (en) Method for forming electrical connecting structure
TWI549204B (zh) Manufacturing method of semiconductor device
JP2756184B2 (ja) 電子部品の表面実装構造
JP4718091B2 (ja) 接合構造体
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
JP4070232B2 (ja) 配線基板及びその製造方法
KR100808746B1 (ko) 회로 장치의 제조 방법
US20070007323A1 (en) Standoff structures for surface mount components
JP2004079891A (ja) 配線基板、及び、配線基板の製造方法
JPH07118498B2 (ja) 電気的接合部
JP4012527B2 (ja) 電子部品の製造方法
US5024734A (en) Solder pad/circuit trace interface and a method for generating the same
JP2005026364A (ja) 混成集積回路
JP2692522B2 (ja) パッケージモジュール基板
US20040026769A1 (en) Mounting structure of electronic device and method of mounting electronic device
KR100726242B1 (ko) 플립칩 실장용 기판의 제조방법
JP3402620B2 (ja) ベアチップの高密度実装方法
JPH06252310A (ja) リードフレームならびにその製造方法
JP2795535B2 (ja) 回路基板への電子部品実装方法
JPH0510365Y2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees