JPH0650340U - 電子部品の端子構造 - Google Patents
電子部品の端子構造Info
- Publication number
- JPH0650340U JPH0650340U JP088666U JP8866692U JPH0650340U JP H0650340 U JPH0650340 U JP H0650340U JP 088666 U JP088666 U JP 088666U JP 8866692 U JP8866692 U JP 8866692U JP H0650340 U JPH0650340 U JP H0650340U
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- bonding
- pad
- wire
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 ボンディングワイヤの修理打ちを可能とす
る。 【構成】 配線部4に形成された主ボンディングパッド
5の基部に予備ボンディングパッド6を直列に形成し
た。 【効果】 主ボンディングパッドに剥離が生じても、予
備ボンディングパッドを利用してボンディングワイヤの
修理打ちを行うことができ、製造歩留まりを向上でき
る。
る。 【構成】 配線部4に形成された主ボンディングパッド
5の基部に予備ボンディングパッド6を直列に形成し
た。 【効果】 主ボンディングパッドに剥離が生じても、予
備ボンディングパッドを利用してボンディングワイヤの
修理打ちを行うことができ、製造歩留まりを向上でき
る。
Description
【0001】
この考案は、ワイヤボンディングによって接続が行われる電子部品におけるボ ンディングパッドの改良に関する。
【0002】
IC等の電子部品の電極端子と、基板上にパターン形成されている配線部ある いは他の電子部品の電極端子との間をワイヤボンディングによって電気的に接続 する場合には、配線部に他の部分より幅が広くなったボンディングパッドが形成 される。図3はその一例を示したもので、11は電子部品、12はその側縁に沿 って配列されている複数の電極端子、13は電子部品11が実装される基板、1 4は電極端子12に対応して基板13上に形成された複数の配線部、15は各配 線部14の先端に設けられているボンディングパッドであり、ボンディングワイ ヤ16をボンディングすることにより対応する電極端子12とボンディングパッ ド15との間が接続される。
【0003】 例えばCOG方式の液晶表示素子の場合には、電子部品11は駆動用のIC、 基板13はガラス基板の一方であり、表示部用の透明導電膜からなる電極がシー ル部の外まで引き出されて配線部14として利用される。この場合には、配線部 14の表面にボンディングワイヤ16との密着強度の大きなアルミニウムや金等 の材料を積層することが行われるが、透明導電膜とこれらの材料との密着力を高 めるためにクロム等の中間層が一般に設けられる。
【0004】 しかしながら、液晶表示素子の高精細化が進むにつれて配線部14のパターン ピッチが小さくなり、必然的に配線部14の線幅も小さくなって十分な密着強度 を得ることが次第に困難になり、ワイヤボンディングの際にボンディングパッド 15が透明導電膜と中間層との界面から剥離して断線するという現象が生じやす くなる。図4はこの剥離状態を示したものであり、14aは透明導電膜、14b はクロム等の中間層、14cはアルミニウムや金等の表面層である。具体的な数 値例を示すと、図5の(a)のようにボンディングパッド15の大きさが200× 160μmの場合にはワイヤボンディング時のパッドの剥離不良の発生率は0. 1%以下であるのに対して、(b)のように配線ピッチが小さくなって大きさが1 50×120μmになると剥離不良発生率が2.6%に増加するという結果とな っている。
【0005】 また、ボンディングパッドの縁部は中心部よりも接着力が弱いために、面積が 比較的大きな場合でもワイヤの位置がずれてパッドの縁部にボンディングされる と、パッドは縁部から剥離して結果的に断線してしまうこともある。いずれにし ても、剥離断線してしまうとボンディングワイヤの修理打ちはできず、製造歩留 まりを低下させる一因となっていた。
【0006】
この考案はこの点に着目し、ボンディングワイヤの修理打ちを可能とすること を課題としてなされたものである。
【0007】
上述の課題を解決するために、この考案では、配線部に形成された主ボンディ ングパッドの基部に予備ボンディングパッドを直列に形成している。
【0008】
ワイヤのボンディングは主ボンディングパッドに対して行われるが、仮にパッ ドが剥離して断線することがあっても、予備ボンディングパッドを利用してボン ディングワイヤの修理打ちを行うことができる。
【0009】
次に、COG方式の液晶表示素子における一実施例について説明する。 図1において、1は駆動用IC、2はその側縁に沿って配列されている複数の 電極端子、3は駆動用IC1が実装されるガラス基板、4は電極端子2に対応し てガラス基板3上に形成された複数の配線部である。この配線部4は例えば厚さ 2000Åの透明導電膜、500Åのクロム層、10000Åのアルミニウム層 を順に連続スパッタ法により成膜し、その上にポジレジストを塗布して所定パタ ーンのマスクを介して露光し、各々の層をエッチングして形成されている。
【0010】 5は主ボンディングパッド、6は予備ボンディングパッドであって、主ボンデ ィングパッド5は各配線部4の先端に設けられ、また予備ボンディングパッド6 は主ボンディングパッド5の基部に直列に形成されており、両ボンディングパッ ド5,6間にはくびれ部7が形成されている。8はボンディングワイヤであり、 通常は互いに対応する電極端子2と主ボンディングパッド5の間がワイヤ8のボ ンディングによって接続される。
【0011】 この実施例は上述のような構成であり、仮に主ボンディングパッド5にワイヤ 8がボンディングされてパッド5がガラス基板3から剥離した場合でも、予備ボ ンディングパッド6との間にくびれ部7があるため剥離が予備ボンディングパッ ド6にまで波及することが少ない。従って、図中にAで示すように剥離した主ボ ンディングパッド5に続く予備ボンディングパッド6にワイヤ8をボンディング しなおすことにより、該当する電極端子2と配線部4の間を接続することが可能 であり、この部品が不良品として廃棄処分される事態を回避できるのである。
【0012】 上記の主ボンディングパッド5と予備ボンディングパッド6は例えば図5の(b )に例示したものと同様な150×120μmの大きさであり、その間隔が10 0μm以下、好ましくは10〜40μmになるようにくびれ部7が形成される。 図2の(a)はこれを図示したものであり、この程度の寸法のくびれ部7があれば 主ボンディングパッド5で生じた剥離が予備ボンディングパッド6に及ぶことは 十分防止できる。ちなみに、上述のように透明導電膜2000Å、クロム層50 0Å、アルミニウム層10000Åを成膜し、各層をエッチングして配線部4を 形成した後、配向処理、シール材印刷、スペーサ散布、圧着、分断、液晶注入、 ICのダイアタッチと、通常の液晶パネルの製造工程を経て太さ32μmの金ワ イヤ8でボンディングし、更に剥離不良の箇所を修理打ちしてボンディングを終 了した。その結果、最終的な剥離不良率は0.06%となり、この考案の効果を 確認することができた。
【0013】 なお、この考案は図2の(a)のようなパッド配置に限定されるものではなく、 基板3のスペースや配線部4のパターンなどに応じて他の配置を採用することが できる。図2の(b)はその一例であって、パッド5とパッド6の間隔を各パッド の長さ以上に広げ、その間に隣接する配線部4のパッド5あるいはパッド6がは まり込むような配置とした例を示している。
【0014】
上述の実施例から明らかなように、この考案は、COG方式の液晶表示素子や ELパネルのように半導体素子を基板上に搭載したものなど、導電膜からなる配 線部のボンディングパッドとこれに対応する電極端子との間をワイヤボンディン グによって電気的に接続する構造の電子部品において、配線部に形成された主ボ ンディングパッドの基部に予備ボンディングパッドを直列に形成するようにした ものである。 従って、ワイヤがボンディングされて主ボンディングパッドに剥離が生じるこ とがあっても、予備ボンディングパッドを利用してボンディングワイヤの修理打 ちを行うことが可能となって、製造歩留まりを向上し、また信頼性を高めること ができるのであり、特に配線部の線幅が小さく、ボンディングパッドに剥離が起 きやすい高精細化された超小型の電子部品の場合に大きな効果が得られる。
【図1】この考案の一実施例の要部の平面図である。
【図2】実施例のボンディングパッドの平面図である。
【図3】従来例の要部の平面図である。
【図4】従来例における剥離部分の側面図である。
【図5】ボンディングパッドの寸法例を示す平面図であ
る。
る。
1 駆動用IC 2 電極端子 3 ガラス基板 4 配線部 5 主ボンディングパッド 6 予備ボンディングパッド 7 くびれ部 8 ボンディングワイヤ
Claims (1)
- 【請求項1】 導電膜からなる配線部に形成されたボン
ディングパッドとこれに対応する電極端子との間をワイ
ヤボンディングによって電気的に接続する構造の電子部
品において、配線部の主ボンディングパッドの基部に予
備ボンディングパッドが直列に形成されていることを特
徴とする電子部品の端子構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP088666U JPH0650340U (ja) | 1992-11-30 | 1992-11-30 | 電子部品の端子構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP088666U JPH0650340U (ja) | 1992-11-30 | 1992-11-30 | 電子部品の端子構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0650340U true JPH0650340U (ja) | 1994-07-08 |
Family
ID=13949151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP088666U Pending JPH0650340U (ja) | 1992-11-30 | 1992-11-30 | 電子部品の端子構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0650340U (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060122A (ja) * | 2001-08-21 | 2003-02-28 | Texas Instr Japan Ltd | 半導体チップ搭載用基板及びそれを用いた半導体装置 |
JP2012030342A (ja) * | 2010-08-03 | 2012-02-16 | Nippon Telegr & Teleph Corp <Ntt> | Mems素子用パッケージ |
JP2012094866A (ja) * | 2010-10-22 | 2012-05-17 | Paragon Semiconductor Lighting Technology Co Ltd | 交流電源に直接電気的に接続されるマルチチップパッケージ |
-
1992
- 1992-11-30 JP JP088666U patent/JPH0650340U/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060122A (ja) * | 2001-08-21 | 2003-02-28 | Texas Instr Japan Ltd | 半導体チップ搭載用基板及びそれを用いた半導体装置 |
JP4586316B2 (ja) * | 2001-08-21 | 2010-11-24 | 日本テキサス・インスツルメンツ株式会社 | 半導体チップ搭載用基板及びそれを用いた半導体装置 |
JP2012030342A (ja) * | 2010-08-03 | 2012-02-16 | Nippon Telegr & Teleph Corp <Ntt> | Mems素子用パッケージ |
JP2012094866A (ja) * | 2010-10-22 | 2012-05-17 | Paragon Semiconductor Lighting Technology Co Ltd | 交流電源に直接電気的に接続されるマルチチップパッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5781253A (en) | Liquid crystal display having electrostatic discharge protection and method for manufacturing the same | |
KR100232680B1 (ko) | Acf 구조 | |
JP6862380B2 (ja) | 表示装置及び表示装置の製造方法 | |
KR100549488B1 (ko) | 반도체 장치 및 그것을 구비한 표시 패널 모듈 | |
CN109407358B (zh) | 一种显示面板的修复方法及显示面板 | |
JPH0650340U (ja) | 電子部品の端子構造 | |
CN100416343C (zh) | 增加金属连线可靠度的结构 | |
KR100824533B1 (ko) | 디스플레이 구동 칩 | |
JPH08304845A (ja) | 液晶表示装置 | |
JPH0933940A (ja) | 表示パネル駆動用半導体チップの実装構造 | |
JPH03190238A (ja) | 半導体チップおよびそれを用いた実装構造体 | |
JP3112470B2 (ja) | 電気素子の接続構造及び液晶パネル | |
JPH05313178A (ja) | パネルの実装方法および実装構造 | |
JPH06118433A (ja) | 液晶表示装置 | |
JP2000275659A (ja) | 液晶表示装置 | |
KR101100133B1 (ko) | 씨오지방식의 액정표시장치 | |
JP3256659B2 (ja) | 異方性導電薄膜および該異方性導電薄膜を使用したポリマー基板接続方法 | |
JPH05232496A (ja) | 半導体装置の修正方法及びその構造 | |
JPH07297541A (ja) | 基板の回路実装方法 | |
JP2000047244A (ja) | 液晶装置及びその製造方法 | |
JPH08271869A (ja) | 液晶表示パネルの製造方法 | |
JP3096192B2 (ja) | Icの実装構造および液晶ディスプレイ駆動用icの実装方法 | |
JP2011146500A (ja) | 回路基板、接続構造体、及び接続構造体の製造方法 | |
JPH07175059A (ja) | 液晶表示装置およびその端子接続構造 | |
JP2625595B2 (ja) | 印刷回路基板の接続装置 |