JPH0642255B2 - Ｉｃにおける機能ブロックの端子位置決定方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピュータエイデットデザイン（ＣＡＤ）の
ための方式に関し、特に、ＩＣの機能ブロックにおける
入出力端子の位置を決定する方式に関する。

〔従来の技術〕

近年、半導体集積回路装置の集積度の向上にともない、
特に、機能ブロック（ＣＰＵ，レジスタ，カウンタ等、
いくつもの素子が結合して、あるまとまりをもった大き
なブロック）をチップの最適位置に配置するというチッ
プフロアプランが必要不可欠になっており、CADを利用
したレイアウト設計が、この分野においても適用されつ
つある。チップフロアプランにおいて重要な問題の一つ
は、機能ブロック間を結ぶ配線を接続するための入出力
端子を機能ブロックの辺上の最適位置に配置することで
ある。この端子位置が不適切であると、機能ブロック間
を結ぶ配線が不必要に曲折し、配線領域が増大して機能
ブロック間の間隔が大きくなりチップ面積の増大を招
く。

従来の機能ブロックの端子位置を決定する方法の一例を
第９図，第10図，第11図を用いて説明する。

第９図はＣＡＤを利用したＩＣレイアウト設計の手順の
概略を示すフローチャートである。

まず、機能ブロックを概略的に配置し（ステップ130
0）、機能ブロック辺上に仮端子位置を決定する（ステ
ップ1400）。仮端子とは、各機能ブロックの辺上に配置
される複数の端子を代表して集約して表す仮の端子であ
り、以後の処理は、この仮端子を目印として行なわれ
る。この仮端子位置の決定方法の従来例を第10図に示
す。すなわち、機能ブロックの中心間を結ぶ線分と機能
ブロックの境界辺（実際には存在しないが、機能ブロッ
クが占有しているとみなされる領域の境界を定めた仮想
辺、以下、ブロック辺ともいう）との交点に端子を配置
する方法である（情報処理学会第30回（昭和60年前期）
全国大講演論文集（III）Ｐ、2077スタンダードセルLSI
のフロアプランシステム作成支援−システム概要−）。
ブロックＡとブロックＢ，Ｃ，Ｄとをそれぞれ接続する
場合、それぞれのブロックの中心O₁，O₂，O₃，O₄とを結
び、この線分と各機能ブロックの境界辺との交点に仮端
子Q₁〜Q₆を配置する。次に、各機能ブロック間をグロー
バル配線で接続する（ステップ1500）。グローバル配線
とは、チップ全体の配線密度の均一化を図るために、各
配線を機能ブロック間の配線チャネルに割当てる。仮端
子に対応する、ある一定の幅をもった仮想的な配線であ
る。次に、機能ブロック間の配線領域を算出し（ステッ
プ1600）、この結果に基づいて、機能ブロック間隔を修
正する（ステップ1700）。次に、仮端子位置の近傍に、
実際に必要な数の入出力端子を第11図に示すように配置
して端子位置を決定し（ステップ1800）、その後、チャ
ネル配線または機能ブロック内の設計を行なう（ステッ
プ1900）、第11図は上述のフローに従って設計されたレ
イアウトの一例である。図中、ブロックＡとブロックＢ
とを接続するための端子Ｐ₁₈，Ｐ₁₉，Ｐ₂₄，₂₅は白丸で
示され、それ以外の端子Ｐ₁₆，Ｐ₁₇，Ｐ₂₀，Ｐ₂₁，
Ｐ₂₂，Ｐ₂₃，Ｐ₂₇，Ｐ₂₆は黒丸で示されている。

〔発明が解決しようとする問題点〕

上述した従来の入出力端子位置決定方法は、機能ブロッ
クの中心の位置関係を考慮して仮端子を決定し、この仮
端子位置の近傍に入出力端子を配置するため、結果的
に、機能ブロックの中心の位置関係しか考慮されておら
ず、機能ブロックの大きさや機能ブロック間の向いにあ
った辺の重なり等の他の要因は何ら考慮されていないた
め、第11図のように、隣接する機能ブロックＡ，Ｂの向
いあった辺同士を結ぶ配線Ｌ₁₁，Ｌ₁₂とがそれぞれ接続
される端子Ｐ₁₆とＰ₂₂，Ｐ₁₇とＰ₂₃とが対向する位置に
なく、配線Ｌ₁₁，Ｌ₁₂が折れ曲がって配線領域が増大
し、最小の間隔を持って配置することが必要な隣接する
機能ブロック間の間隔が広がり、結果的にチップ面積が
増大するという欠点がある。

〔問題点を解決するための手段〕

本発明のICにおける機能ブロックの端子位置決定方式
は、 各機能ブロックの境界辺上に位置する各端子について、
その境界辺における好ましい配置位置の指標となる配置
優先方向を決定する配置優先方向決定手段と、 隣接し、かつ相互接続関係を有する一組の機能ブロック
について、それぞれの機能ブロックの境界辺をＸ軸また
はＹ軸に投影し、重なりが生じる場合に、その一組の機
能ブロックの相対位置関係を第１の位置関係と判別し、
重なりが生じない場合に第２の位置関係と判別する隣接
機能ブロック相対位置関係判別手段と、 第１の位置関係にある一組の機能ブロックにおける、少
なくともその一部が対向する各境界辺上において配置さ
れるべき端子のうち、前記一組のブロック間を結ぶ配線
が接続される端子以外の端子の位置を、前記配置優先方
向に基づいて決定する第１の端子位置割当て手段と、 前記各境界辺における端子の配置されていない部分をＸ
軸またはＹ軸に投影し、重なり部分の長さＬ_ａを求め、
この長さＬ_ａが前記一組のブロック間を接続する配線の
数と配線ピッチとの積以上のときは、前記一組の機能ブ
ロック間を接続する配線と接続される端子を、その配線
ができるだけ直線となるように、前記各境界辺における
端子の配置されない部分において配置する第２の端子位
置割当て手段と、 前記長さＬ_ａが、前記一組のブロック間を接続する配線
の数と配線ピッチとの積より小さいときは、すでに位置
が決定された前記一組のブロック間を結ぶ配線が接続さ
れる端子以外の端子を、前記長さＬ_ａが配線の数と配線
ピッチとの積以上になるように移動させ、次に、前記一
組のブロック間を結ぶ配線が接続される端子を、該配線
ができるだけ直線となるように各境界辺における端子の
配置されない部分において配置する第３の端子位置割当
て手段とを有している。

〔作用〕

隣接機能ブロックの相対位置関係判別手段により位置関
係１と判別されたものについて、まず、向い合わない辺
同士を結ぶ配線の端子位置を決め、残余の部分の重なり
部分において、向い合う辺同士を結ぶ配線の端子が対向
するようにその位置を決定し、それらの端子を配置する
ための領域が足りないときは、上述の向い合わない辺同
士を結ぶ配線の端子位置を適宜移動させ、端子配置領域
を確実に確保するため、隣接機能ブロック間を結ぶ配線
は、可能な限り直線となり、それらのブロック間の間隔
を最小にすることができ、最適のチップフロアプランを
達成することができる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の一実施例である機能ブロックの端子位
置決定手段13を用いたレイアウト設計方式の構成を示す
ブロック図、第２図は端子の配置優先方向を説明するた
めの図、第３図〜第５図は本実施例を用いてレイアウト
設計をした場合の主要な工程におけるレイアウト状態を
示す図、第６図は本実施例のレイアウト設計の手順を示
すフローチャートである。

本実施例のレイアウト設計方式は、入力される機能ブロ
ックの種類や配線接続関係等を示す種々の情報および制
御情報に基づき、機能ブロックの概略的配置を決定する
ブロック配置決定手段２と、前述の方法により仮端子位
置を決定する仮端子位置決定手段３と、グローバル配線
を施こし、配線領域を算出する配線領域算出手段４と、
この算出結果に基いて機能ブロック（以下，単にブロッ
クともいう）間隔を修正するブロック間隔修正手段５
と、端子位置決定手段13と、レイアウトパターン出力手
段11とからなっている。

さらに、端子位置決定手段13は、端子の配置優先方向を
決定する端子の配置優先方向決定手段６と、隣接機能ブ
ロック間の位置関係が位置関係１か位置関係２（後述）
かを判別する隣接機能ブロックの相対位置関係判別手段
７と、入力情報，端子の配置優先方向決定手段６および
隣接機能ブロックの相対位置関係判別手段７の出力等に
基き、後述する所定の処理を行ない端子位置を決定する
第１，第２，第３および第４の端子位置決定手段８，
９，１０，１１とからなっている。

次に、レイアウト設計手順について説明する。

本実施例による設計手順の概要は第９図の従来例の手順
と同じであるが、本実施例では、端子位置を決定するス
テップ1800の内容が従来例と異なるので、以下、主とし
てステップ1800の内容に関する部分について説明する。

ブロック配置決定手段２からブロック間隔修正手段５ま
での各手段により、第９図におけるステップ1300からス
テップ1700までの処理は、すでに終了しているものとす
る。

まず、本実施例の端子位置決定手段13では、端子の配置
優先方向決定手段６により、各端子について配置優先方
向を決定する。例えば、第２図に示すようにブロックＡ
とブロックＢおよびＤとの間に、それぞれ配線L₁，L₂に
よる接続関係がある場合、配線L₁の距離ｌを短縮し、配
線領域を小さくするには、端子Ｐ₁₂，Ｐ₁₄はそれぞれブ
ロック辺の上方向，下方向に配置したほうがよいので、
端子Ｐ₁₂についての優先方向は「上」であり、端子Ｐ₁₄
についての優先方向は「下」と決定される。端子Ｐ₁₃，
Ｐ₁₅についても同様であり、それぞれの優先方向は
「下」，「上」と決定される（ステップ100）。

次に、隣接機能ブロックの相対位置関係判別手段７によ
り、隣接機能ブロック間の相対位置関係が、ブロック辺
をＸ軸あるいはＹ軸に投影した場合に重なりが生じる位
置関係（位置関係１）であるか、重なりが生じない間係
（位置関係２）であるかを判別する（ステップ200）。
例えば、第３図において、ブロックＡとブロックＢの辺
をＹ軸に投影すると重なり部分16が生じるので、ブロッ
クＡとブロックＢとは、Ｙ軸に平行な辺に関して位置関
係１にある。一方、ブロックＡとブロックＢとの間には
Ｙ軸に投影した場合の重なりが生じないので位置関係２
にある。なお、Ｘ軸方向についても同様の処理が行なわ
れるのであるが、本実施例では説明は省略する。

次に、第１の端子位置割当て手段８により、端子の配置
が行なわれる。この場合、位置関係２にあるブロック間
での接続関係しかない場合は、第１の端子位置割当て手
段８による処理は行なわれず、その情報は、第２、第３
の端子位置割当て手段９，１０を介して第４の端子位置
割当て手段１１に送られ、この第４の端子位置割当て手
段１１により、従来と同様の手法により各端子位置が決
定され（ステップ1000）、端子位置決定手段13による処
理は終了する。一方、位置関係１にある隣接ブロックが
存在する場合は、このブロックの対向する２辺を結ぶ配
線が接続される端子と、このブロックの対向する２辺を
結ぶ配線以外の配線が接続される端子とが区別され、ま
ず、対向する２辺を結ぶ配線以外の配線が接続される端
子の配置を、上述の優先方向や実際にその端子に接続さ
れる配線の数（多重度）等を考慮して決定する（ステッ
プ300）。ブロックＡ，Ｂについて、この処理が終了し
た状態が第４図に示される。

次に、第２の端子位置割当て手段９は、対向する２辺に
おける端子が配置されない部分をＸ軸あるいはＹ軸に投
影し、重なり部分をａとし、その長さをＬ_ａとする（ス
テップ400）。次に、その長さＬ_ａと、対向する２辺を
結ぶ配線の数Ｎと配線ピッチＭとの積の関係がＬ_ａ＞Ｎ
・Ｍであるかどうか、あるいはＬ_ａ＝Ｎ・Ｍであるかど
うかを決定する（ステップ500，600）。

Ｌ_ａ＞Ｎ・Ｍの関係が成立するときは、対向する２辺を
結ぶ配線が直線となるように、ａ部分に対応するブロッ
ク辺の中央部分において端子位置を決定し（ステップ80
0）、Ｌ_ａ＝Ｎ・Ｍの関係が成立する場合は、対向する
２辺を結ぶ配線が直線となるように、ａ部分に対応する
ブロック辺において端子位置を決定する（ステップ90
0）。次に、第４の端子位置割当て手段10で位置関係２
にある辺のみと接続される辺上の端子位置を決定し（ス
テップ1000）、上述の場合は、これで端子位置決定装置
13による処理は終了する。

一方、上述した第２の端子位置決定手段の判定の結果、
Ｌ_ａ＜Ｎ・Ｍの関係が成立する場合は、第３の端子位置
割当て手段10は、まず、Ｌ_ａ≧Ｎ・Ｍの関係にするため
に、すでに配置が決定された対向する２辺以外を結ぶ配
線が接続される端子（第４図の端子P₁〜P₇）のうち、上
述の配置優先方向と実際にその端子に接続される配線数
とを考慮して移動させる（ステップ700）。配置優先方
向が同じ場合は、その端子に接続される配線数が少ない
端子を優先して移動させる。第５図では、端子P₂を下方
に移動させている。この後、対向する２辺におけるａ部
分に対応する部分に、この２辺間を結ぶ配線が直線とな
るように端子（第５図の端子P₈〜Ｐ₁₁）の位置を決定す
る（ステップ800またはステップ900）。次に、第４の端
子位置割当て手段11は、位置関係２にある辺のみと接続
される辺上の端子位置を決定し（ステップ1000）、端子
位置決定装置13による処理は終了する。

以上の処理により配置が決定された端子に、レイアウト
パターン出力手段11により所定の配線が付加され、構成
されたレイアウトパターンが出力され、プロッタ，CRT
（不図示）により図面化、あるいは表示される。なお、
第５図のレイアウトパターンにおいて、ブロックＡ，Ｂ
間を結ぶ配線L₄，L₅とブロックＡ，Ｄ間を結ぶ配線L₆と
が交差しているが、配線L₄，L₅または配線L₆のいずれか
一方が、例えば、ポリシリコンで形成され、他方が、例
えば、一層目アルミニュウム配線で形成されている。

以上説明したように本実施例では、隣接するブロック間
を結ぶ配線を直線化することを最優先させ、他の端子位
置を適宜移動させ、これを確実に実行することにより、
対向する辺を有する隣接する機能ブロック間隔を最小に
でき、結果的に最適のチップフロアプランを達成するこ
とが可能となる。

第７図は本発明の他の実施例が適用されるＩＣにおける
ブロック間の位置関係の一例を示すレイアウト図、第８
図は本他の実施例における処理手順を示すフローチャー
トである。

上述の実施例では、対象となるICは一層配線のICであっ
たが、本実施例は二層（あるいはそれ以上）の配線のIC
について本発明を適用したものである。

多層配線のICでは、上述した実施例の場合と異なり、隣
接するブロック上を通過して他のブロックと電気的接続
をとることが可能であり、このような場合は、次の処理
を行ない上述の実施例と同様の処理を実行する。すなわ
ち第７図に示すように、ブロックＥとブロックＧとを二
層目の配線Ｌ₁₂で接続する場合には、この配線Ｌ₁₂はブ
ロックＦ上を通過するが、このような場合は、この配線
Ｌ₁₂とブロックＦの辺とが、上面からみて交差する点
K₁，L₂（図中、三角形で示される。）を仮想端子とし、
入出力端子と同等の取り扱いをして処理する。このた
め、ブロックＥとブロックＧとを結ぶ配線を接続する端
子Ｐ₃₂，Ｐ₃₃の位置を決定するときは、ブロックＥとブ
ロックＦ，およびブロックＦとブロックＧとの位置関係
を考慮して仮想端子K₁，K₂をなかだちとしてそれらの位
置を決定する。

なお、同一層の同種の配線は交差できない、あるいは、
設計上、あるブロックの特定領域上には配線を通過させ
ることができない等の禁則情報は、あらかじめ入力端末
１を介して入力されている。次に、本実施例の処理手順
を説明する。

本実施例における処理手順のは、上述した実施例の処理
手順とほぼ同じであるが、ステップ1100が新規に付加さ
れ、ステップ100に代ってステップ1200が設けられてい
る点が異なる。

ステップ1100は、グローバル配線時に、ブロック上を通
過した配線が、そのブロックの辺と交差する点を求めて
仮想端子とするステップであり、ステップ1200は、各端
子のみならず各仮想端子についても配置優先方向を決定
するステップである。以後のステップは上述の実施例と
同様である。本実施例では、本発明の効果と多層配線を
用いた効果とが相乗され、チップサイズが最小のチップ
フロアプランを達成することができる。

〔発明の効果〕

以上説明したよう本発明は、Ｘ軸あるいはＹ軸に投影し
たとき重なりが生じる機能ブロック間を結ぶ配線が接続
される端子の位置を、この配線が可能な限り直線となる
よう優先して決定すことにより、配線の折れ曲がりによ
る配線領域の増加を抑制でき、最適のチップフロアプラ
ンを達成できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例である機能ブロックの端子位
置決定手段13を用いたレイアウト設計方式の構成を示す
ブロック図、第２図は端子の配置優先方向を説明するた
めの図、第３図〜第５図は本実施例を用いてレイアウト
設計をした場合の主要な工程におけるレイアウト状態を
示す図、第６図は本実施例のレイアウト設計の手順を示
すフローチャート、第７図は本発明の他の実施例が適用
されるＩＣにおけるブロック間の位置関係の一例を示す
レイアウト図、第８図は本他の実施例における処理手順
を示すフローチャート、第９図はＣＡＤを利用したＩＣ
レイアウト設計の手順の概略を示すフローチャート、第
10図は仮端子位置の決定方法の従来例を説明するための
図、第11図は従来例により決定されたレイアウトパター
ンの一例を示すレイアウト図である。 ２……ブロック配置決定手段、 ３……仮端子位置決定手段、 ４……配線領域算出手段、 ５……ブロック間隔修正手段、 ６……端子の配置優先方向決定手段、 ７……隣接機能ブロックの相対位置関係判別手段、 ８……第１の端子位置割当て手段、 ９……第２の端子位置割当て手段、 10……第３の端子位置割当て手段、 11……第４の端子位置割当て手段、 12……レイアウトパターン出力手段、 13……端子位置決定手段、 16……重なり部分、 100〜1200……ステップ、 L₁〜Ｌ₁₂……配線、 Ａ〜Ｇ……機能ブロック、 P₁〜P₇，Ｐ₂₈，Ｐ₂₉……対向する２辺を結ぶ配線以外の
配線と接続される入出力端子、 P₈〜Ｐ₁₁，Ｐ₃₂，Ｐ₃₃……対向する２辺を結ぶ配線と接
続される入出力端子、 K₁，K₂……仮想端子、 ａ……隣接する機能ブロックの対向する２辺における端
子が配置されない部分をＸ軸あるいはＹ軸に投影した場
合の重なり部分、 Ｌ_ａ……ａの部分の長さ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】Ｘ−Ｙ平面上に配置されるＣＰＵ，レジス
   タ等の機能ブロックの端子位置を決定する端子位置決定
   方式であって、 各機能ブロックの境界辺上に位置する各端子について、
   その境界辺における好ましい配置位置の指標となる配置
   優先方向を決定する配置優先方向決定手段と、 隣接し、かつ相互接続関係を有する一組の機能ブロック
   について、それぞれの機能ブロックの境界辺をＸ軸また
   はＹ軸に投影し、重なりが生じる場合に、その一組の機
   能ブロックの相対位置関係を第１の位置関係と判別し、
   重なりが生じない場合に第２の位置関係と判別する隣接
   機能ブロック相対位置関係判別手段と、 第１の位置関係にある一組の機能ブロックにおける、少
   なくともその一部が対向する各境界辺上において配置さ
   れるべき端子のうち、前記一組のブロック間を結ぶ配線
   が接続される端子以外の端子の位置を、前記配置優先方
   向に基づいて決定する第１の端子位置割当て手段と、 前記各境界辺における端子の配置されていない部分をＸ
   軸またはＹ軸に投影し、重なり部分の長さＬ_ａを求め、
   この長さＬ_ａが前記一組のブロック間を接続する配線の
   数と配線ピッチとの積以上のときは、前記一組の機能ブ
   ロック間を接続する配線と接続される端子を、その配線
   ができるだけ直線となるように、前記各境界辺における
   端子の配置されない部分において配置する第２の端子位
   置割当て手段と、 前記長さＬ_ａが、前記一組のブロック間を接続する配線
   の数と配線ピッチとの積より小さいときは、すでに位置
   が決定された前記一組のブロック間を結ぶ配線が接続さ
   れる端子以外の端子を、前記長さＬ_ａが配線の数と配線
   ピッチとの積以上になるように移動させ、次に、前記一
   組のブロック間を結ぶ配線が接続される端子を、該配線
   ができるだけ直線となるように各境界辺における端子の
   配置されない部分において配置する第３の端子位置割当
   て手段とを有するICにおける機能ブロックの端子位置決
   定方式。